JP2009517997A - チャージポンプ回路及び集積回路 - Google Patents

Abstract

回路電圧を増大させるチャージポンプ回路であって、前記回路電圧よりも高い電圧にチャージポンプするように配置したコンデンサのアレイを有し、且つ前記高い電圧を出力するように配置した出力リード（８）を有するＤＣ−ＤＣアップコンバータ（１４）と、前記出力リードに接続され、且つ前記高い電圧をダウンポンプするように配置したコンデンサ及びダイオードのアレイを有するＤＣ−ＤＣダウンコンバータ（３０）と、ＥＳＤ（静電放電防止）回路とを備え、前記ＥＳＤ回路は、３以上の整数をＮとして、出力リードからの電流をシンクするように配置した一連のＮ個直列に接続したダイオードの列（４２）を備え、各ダイオードは、前記出力リードに恒久的に接続されるアノードと、基準電位に恒久的に接続されるカソードとを有し、前記一連のダイオードは、ＤＣ−ＤＣダウンコンバータのダイオードを含む。

Description

本発明は、チャージポンプ回路及び集積回路に関する。

典型的には、ＤＣ電圧回路の電圧を増大させるためのチャージポンプ回路は、
− 前記回路の電圧よりも高い電圧にチャージポンプするように配置したコンデンサのアレイを有し、且つ前記高い電圧を出力するように配置した出力リードを有するＤＣ−ＤＣアップコンバータと、
− 前記出力リードに接続され、且つ前記高い電圧をダウンポンプするように配置したコンデンサとダイオードのアレイを有するＤＣ−ＤＣダウンコンバータと、
を備えることができる。

ＤＣ−ＤＣアップコンバータは、出力リードから当該ＤＣ−ＤＣアップコンバータを経て電流がシンクするのを防止するダイオードも有する。

ＤＣ−ＤＣダウンコンバータを経て電流がシンクするのは、ＤＣ−ＤＣダウンコンバータがアクティブにされるときにのみ可能である。ＤＣ−ＤＣアップコンバータがディセーブルにされるときにのみ、ＤＣ−ＤＣダウンコンバータをアクティブにすることができる。

従って、ＤＣ−ＤＣアップ又はダウンコンバータを経て、電流を基準電位にシンクすることが常に可能であるというわけではないので、上述の回路は、出力りーどにおける静電放電に対して耐性がない。

このような従来のチャージポンプ回路の例は、以下の論文に記載されている。

従って、本発明の目的は、改善したチャージポンプ回路を提供することにある。

本発明は、チャージポンプ回路を提供するものであり、本発明のチャージポンプ回路は、ＥＳＰ（静電防止電圧：Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ Ｐｒｏｔｅｃｔｉｏｎ）回路を有し、前記ＥＳＤ回路は、３以上の整数をＮとして、出力リードからの電流をシンクするように配置した一連のＮ個直列に接続したダイオードの列を備え、各ダイオードは、前記出力リード側に恒久的に接続されるアノードと、基準電位側に恒久的に接続されるカソードとを有し、前記一連のダイオードは、前記ＤＣ−ＤＣダウンコンバータのダイオードを含むようにした。

ＤＣ−ＤＣダウンコンバータは、動的にダウンポンプすることによって、出力リードの放電速度を高めることができる。これは、出力リードが例えば容量性負荷に接続される場合に、極めて有益である。

上述のＤＣ−ＤＣダウンコンバータは、チャージポンプ回路がＥＳＰ回路を有しているので、出力リードにおける静電放電に対してより耐性を有するようになる。

更に、このチャージポンプ回路の全オンチップ領域は、ダイオードがＤＣ−ＤＣダウンコンバータ及びＥＳＰ回路の双方に共通であるので減少する。

上述の回路の例は、以下の特徴事項の１つ又は幾つかを有することができる。
− 直列接続したダイオードの全ての順バイアス電圧の合計が、ＤＣ−ＤＣアップコンバータで生成される高い電圧よりも大きいこと。
− ＤＣ−ＤＣダウンコンバータは、出力リードと基準電位との間に直列接続した幾つかのダウンポンプ段を備え、各段は、１つだけのダイオードと、１つだけのコンデンサとを有すること。− ＥＳＰ回路に直列に用いられるＤＣ−ＤＣダウンコンバータにおけるダイオードの数は、厳密にＮより少ないこと。
− ＤＣ−ＤＣアップコンバータは、ディクソン（Ｄｉｃｋｓｏｎ）型のチャージポンプ回路であること。
− ＤＣ−ＤＣアップ又はダウンコンバータに用いるコンデンサは、金属−金属タイプのコンデンサであること。

チャージポンプ回路の上述の例は、以下の利点を提示する。
− 前記高い電圧よりも大きい全ダイオードの順バイアス電圧を有することにより、出力リードから基準電位に流れうるリーク電流を低減又はキャンセルすることができる。
− ＤＣ−ＤＣダウンコンバータ段が、１つのダイオード及び１つのコンデンサのみを有することにより、チャージポンプ回路を実装するのに必要とされるオンチップ領域を低減させることができる。
− ＤＣ−ＤＣダウンコンバータにおけるダイオードの数を、Ｎよりも少なくすることにより、チャージポンプ回路を実装するのに必要とされるオンチップ領域を低減させることができる。
− ディックソン型のチャージポンプ回路を用いることにより、チャージポンプ回路を実装するのに必要とされるオンチップ領域を低減させることができる。
− 金属−金属タイプのコンデンサを用いることにより、コンデンサのリーク電流を減少させ、且つＤＣ−ＤＣアップ又はダウンコンバータの性能を著しく改善させることができる。

また、本発明は、上述のチャージポンプ回路を有する集積回路にも関する。

本発明のこれらの態様及び他の態様は、以下の説明、図面、及び請求の範囲から明らかになる。

図１は、集積回路２を示している。以下、当業者にとって周知の機能又は構成は、詳細には説明しない。

より正確には、図１は、チャージポンプ回路４がＤＣ回路電圧Ｖ_ｄｄを増大させるように実装される集積回路のオンチップ領域の一部を示している。

回路４は、電圧Ｖ_ｄｄを受電する入力リード６と、高いＤＣ電圧Ｖ_ＯＵＴを出力する出力リード８とを有する。

リード８は、オンチップの負荷１０に接続される。例えば、負荷１０は、コンデンサ１２を有する容量性の負荷とする。

ＤＣ−ＤＣアップコンバータ１４は、リード６及び８間に直接接続され、リード８を高い電圧Ｖ_ＯＵＴにチャージポンプする。

例えば、コンバータ１４は、ディクソン型のチャージポンプコンバータとする。このようなコンバータは、例えば、以下の文献に記載されている。

＜＜Ｏｎ−Ｃｈｉｐ ｈｉｇｈ−ｖｏｌｔａｇｅ ｇｅｎｅｒａｔｉｏｎ ｉｎ ＮＭＯＳ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ ｕｓｉｎｇ ａｎ ｉｍｐｒｏｖｅｄ ｖｏｌｔａｇｅ ｍｕｌｔｉｐｌｉｅｒ ｔｅｃｈｎｉｑｕｅ＞＞ Ｊ．Ｆ．Ｄｉｃｋｓｏｎ−ＩＥＥEＪ．Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．１１，Ｎｏ．３，ｐｐ．３７４−３７８，Ｊｕｎｅ １９７６．

コンバータ１４は、リード６及び８間に直列接続されるＭ個のチャージポンプ段Ｍ_ｉを有する。簡単にするために、図１は、Ｍ_１，Ｍ_２，Ｍ_３，及びＭ_ｍのみを示す。

各段Ｍ_ｉは、
− １つの電圧入力端Ｉ_ｉと、
− １つの電圧出力端Ｏ_ｉと、
− １つのクロック信号入力端Ｃｌ_ｉと、
を有する。

第１段Ｍ_１の入力端Ｉ_１は、リード６に直接接続される。他の入力端Ｉ_ｉは、前段Ｍ_ｉ−１の出力端に直接接続される。

最終段Ｍ_ｍの出力端Ｏ_ｍは、リード８に直接接続されるカソードを有するダイオード２０を経てリード８に接続される。

クロック入力端Ｃｌ_ｉは、マルチプレクサ２６を経てクロック信号発生器２４に接続される。

各段Ｍ_ｉは、
− 電圧入力端Ｉ_ｉに接続されるアノードと、電圧出力端Ｏ_ｉに接続されるカソードとを有する１つだけのダイオードＤ_ｉと、
− 電圧出力端Ｏ_ｉとクロック信号入力端Ｃｌ_ｉとの間に接続される１つだけのコンデンサＣ_ｉと、
を有する。

各コンデンサＣ_ｉの容量は、例えば５ｐＦよりも小さくする。ここでは、容量を１ｐＦに等しいものとする。

各コンデンサＣ_ｉは、金属−金属タイプのコンデンサとする。 例えば、コンデンサＣ_ｉの構造は、以下の文献の図２に開示されたものとする。

＜＜Ｃａｐａｃｉｔｙ ｌｉｍｉｔｓ ａｎｄ ｍａｔｃｈｉｎｇ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｉｎｔｅｇｒａｔｅｄ ｃａｐａｃｉｔｏｒｓ＞＞ Ｒｏｂｅｒｔｏ Ａｐａｒｉｃｉｏ, ａｎｄ Ａｌｉ Ｈａｊｉｍｉｒｉ, ＩＥＥＥ, ｖｏｌ.３７, ｎ^ｏ３, Ｍａｒｓ ２００２.

各ダイオードＤ_ｉは、例えば０．７Ｖに等しい順バイアス電圧Ｖ_ｄを有する。順バイアス電圧は、ダイオードが導通しているときのダイオードに起因する電圧降下である。

回路４は、出力リード８と基準電位Ｖ_ｒｅｆとの間に接続されたＤＣ−ＤＣダウンコンバータ３０を有する。基準電位Ｖ_ｒｅｆは、例えばグランドとする。

コンバータ３０は、電圧Ｖ_ＯＵＴをダウンポンプするように配置した、コンデンサとダイオードのアレイを有する。

コンバータ３０は、リード８に直接接続される１つの入力端３２と、基準電位Ｖ_ｒｅｆに接続される１つの出力端３４とを有する。

コンバータ３０は、入力端３２と出力端３４との間に直列接続したＬ個のダウンポンプ段Ｒ_ｉを有する。各段Ｒ_ｉは、
− １つの電圧入力端Ｉ'_１と、
− １つの電圧出力端Ｏ'_ｉと、
− １つのクロック入力端Ｃｌ'_ｉと、
を有する。

電圧入力端Ｉ'_１は、入力端３２に直接接続され、出力端Ｏ'_ｉは、ダイオード３６のアノードに直接接続される。ダイオード３６のカソードは、出力端３４に直接接続される。他の出力端Ｏ'_ｉは、次段Ｒ_ｉ＋１の入力端Ｉ'_ｉ＋１に接続される。簡単にするために、段Ｒ_１，Ｒ_２，Ｒ_Ｌ−１，及びＲ_Ｌのみを図１に示す。

各段Ｒ_ｉは、
− 電圧入力端Ｉ'_ｉに接続されるアノードと、電圧出力端Ｏ'_ｉに接続されるカソードとを有する１つだけのダイオードＤ'_ｉと、
− 電圧出力端Ｏ'_ｉとクロック信号入力端Ｃｌ'_ｉとの間に接続される１つだけのコンデンサＣ'_ｉと、
を有する。

ダイオードＤ'_ｉは、例えばダイオードＤ_ｉと同じである。ここに、例証のために、コンデンサＣ'_ｉは、コンデンサＣ_ｉのものより小さい容量を有する。例えば、コンデンサＣ'_ｉは、コンデンサＣ_ｉのものよりも少なくとも２倍小さい容量を有する。ここで、コンデンサＣ'_ｉの容量は、０．５ｐＦに等しいとする。コンデンサＣ_ｉのものよりも小さい容量を有するコンデンサＣ'_ｉとすることで、回路４を実装するのに必要なオンチップ領域を低減させる。

出力端３４は、一連のＫ個のダイオードＥ_ｉの列４０を経て、基準電位Ｖ_ｒｅｆに接続される。簡単にするために、ダイオードＥ_１，Ｅ_２，Ｅ_３，Ｅ_Ｋ−１，及びＥ_Ｋのみを図１に示す。

各ダイオードＥ_ｉのアノードは、出力端３４側に接続され、各カソードは、基準電位Ｖ_ｒｅｆ側に接続される。ダイオードＥ_ｉは、例えばダイオードＤ'_ｉと同じである。

回路４のレイアウトから分かるように、リード８は、一連のＮ個のダイオードの列４２を経て、基準電位Ｖ_ｒｅｆに直接且つ恒久的に接続される。尚、Ｎは、Ｌ＋Ｋ＋１に等しい。より正確には、一連のＮ個のダイオードの列４２は、
− Ｌ個の直列接続したダイオードＤ'_ｉと、
− ダイオード３６と、
− Ｋ個の直列接続したダイオードＥ_ｉと、
を有する。

一連のＮ個のダイオードの列４２は、ＥＳＰ回路を形成する。ダイオードＤ'_ｉ及びダイオード３６は、コンバータ３０及びＥＳＰ回路の双方に共通である。

ＥＳＰ回路のダイオードの数Ｎは、式（１）に従うように選定されている。

Ｎ.Ｖ_ｄ＞Ｖ_ＯＵＴ （１）

ここに、
− Ｖ_ＯＵＴは、コンバータ１４で生成される電圧である。
− Ｖ_ｄは、ダイオードＤ'_ｉ、３６及びＥ_ｉの順バイアス電圧である。

従って、Ｖ_ＯＵＴがＮ.Ｖ_ｄよりも小さい限り、Ｎ個の直列接続したダイオードを経て電流が、リークすることはない。

インタラプタ４４，４６，４８，及び５０の切り換えは、制御入力ポート５２によって制御される。

ここで、図３を参照して、回路４の動作を説明する。

まず、ステップ６０にて、マルチプレクサ２６は、インタラプタ４４及び４６を閉成して、インタラプタ４８及び５０を開放し、コンバータ１４のみをアクティブにして、コンバータ３０をディセーブルにする。

次に、ステップ６２にて、チャージポンプを行う。ステップ６２の間、コンバータ１４は、電圧Ｖ_ｄｄを増大させ、電圧Ｖ_ＯＵＴを得る。コンバータ１４の動作は周知であり、詳細に説明しない。

必要であれば如何なる理由でも、ステップ６４で、マルチプレクサ２６は、インタラプタ４４及び４６を開放し、且つインタラプタ４８及び５０を閉成するようにポート５２によって制御される。これにより、ステップ６４で、コンバータ１４は、ディセーブルにされ、コンバータ３０はアクティブにされる。

アクティブになると、ステップ６６にて、コンバータ３０は、ダウンポンプ電圧Ｖ_ＯＵＴに対するコンバータ１４のように動作する。従って、ステップ６６を詳細に説明しない。

ステップ６６にて、電流は、負荷１０から、ダイオードＤ'_ｉ、ダイオード３６、及びダイオードＥ_ｉを経て、基準電位Ｖ_ｒｅｆに流れる。コンバータ３０をアクティブにすることによって、ダイオードのみを用いていた場合よりも、負荷１０を素早く放電させることができる。

ステップ６０〜６６と並行して、ステップ７０で、リード８に静電放電がある場合には、電圧Ｖ_ＯＵＴが、Ｎ.Ｖ_ｄよりも大きくなる。従って、ステップ７０で、ダイオードＤ'_ｉ、ダイオード３６、及びダイオードＥ_ｉが導通する。電流は、コンバータ３０及びダイオードの列４０を経てシンクする。これにより、Ｖ_ＯＵＴを急速に減少させ、静電放電に対して回路４を保護するのに役立つ。

一旦、コンバータの端子間の電圧が電圧Ｖ_ｄよりも大きくなると、ダイオードが自動的に導通し始めるので、たとえコンバータ３０がディセーブルになってもＥＳＰ回路は動作することに留意すべきである。従って、回路４は、静電放電に対して如何なる場合でも常に保護される。

他の多くの実施例が可能である。例えば、数Ｌは、数Ｍに等しくする必要はない。回路４を実装するのに必要とされるオンチップ領域を低減させるには、数Ｌを数Ｍよりも小さくするのが好適である。

ダイオードＥ_ｉの数Ｋは、ゼロと同程度に小さくすることができる。

ＤＣ−ＤＣアップコンバータ１４は、異なる構造を有するＤＣ−ＤＣアップコンバータに取り替えることができる。例えば、ＷＯ９８／２０４０１号の図３Ｃに開示されたものと同様の構造を用いることができる。コンバータ１４は、以下の論文に開示されている構造を有するＤＣ−ＤＣアップコンバータに取り替えることができる。

＜＜Ｐｏｗｅｒ ｅｆｆｉｃｉｅｎｔ ｃｈａｒｇｅ ｐｕｍｐ ｉｎ ｄｅｅｐ ｓｕｂｍｉｃｒｏｎ ｓｔａｎｄａｒｄ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ ＞＞ Ｒｏｂｅｒｔｏ Ｐｅｌｌｉｃｏｎｉ, Ｄａｖｉｄ Ｊｅｚｚｉ, Ａｎｄｒｅａ Ｂａｒｏｎｉ, Ｍａｒｃｏ Ｐａｓｏｔｔｉ, Ｐｉｅｒ Ｌｕｉｇｉ Ｒｏｌａｎｄｉ - ＳＴＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ - Ｃｅｎｔｒａｌ Ｒ＆Ｄ

チャージポンプ回路を有する集積回路の一部の概略図である。 図１のチャージポンプ回路内に用いられるクロック信号のタイムチャートである。 図１のチャージポンプ回路内に用いられるクロック信号のタイムチャートである。 図１のチャージポンプ回路の動作方法のフローチャートである。

Claims (7)

1. 回路電圧を増大させるチャージポンプ回路であって、
   前記回路電圧よりも高い電圧にチャージポンプするように配置したコンデンサのアレイを有し、且つ前記高い電圧を出力するように配置した出力リードを有するＤＣ−ＤＣアップコンバータと、
   前記出力リードに接続され、且つ前記高い電圧をダウンポンプするように配置したコンデンサとダイオードのアレイを有するＤＣ−ＤＣダウンコンバータと、
   ＥＳＰ（静電放電防止）回路とを備え、
   前記ＥＳＤ回路は、３以上の整数をＮとして、出力リードからの電流をシンクするように配置した一連のＮ個直列に接続したダイオードの列を備え、各ダイオードは、前記出力リード側に恒久的に接続されるアノードと、基準電位側に恒久的に接続されるカソードとを有し、前記一連のダイオードは、前記ＤＣ−ＤＣダウンコンバータのダイオードを含む、チャージポンプ回路。
2. 前記直列に接続したダイオードの全ての順バイアス電圧の合計が、前記ＤＣ−ＤＣアップコンバータで生成される高い電圧よりも大きい、請求項１に記載のチャージポンプ回路。
3. 前記ＤＣ−ＤＣダウンコンバータは、前記出力リードと前記基準電位との間に直列接続した幾つかのダウンポンプ段を備え、各段は、１つだけのダイオードと、１つだけのコンデンサとを有する、請求項１又は２に記載のチャージポンプ回路。
4. 前記ＥＳＰ回路に直列に用いられるＤＣ−ＤＣダウンコンバータにおけるダイオードの数は、厳密にＮより少ない、請求項１〜３のいずれか一項に記載のチャージポンプ回路。
5. 前記ＤＣ−ＤＣアップコンバータは、ディクソン型のチャージポンプ回路である、請求項１〜４のいずれか一項に記載のチャージポンプ回路。
6. 前記ＤＣ−ＤＣアップコンバータ又はＤＣ−ＤＣダウンコンバータに用いるコンデンサは、金属−金属タイプのコンデンサである、請求項１〜５のいずれか一項に記載のチャージポンプ回路。
7. 請求項１〜６のいずれか一項に記載のオンチップのチャージポンプ回路を有する集積回路。

Images