CN111161782A - 一种新型anti-fuse单元 - Google Patents

一种新型anti-fuse单元 Download PDF

Info

Publication number
CN111161782A
CN111161782A CN201911154277.9A CN201911154277A CN111161782A CN 111161782 A CN111161782 A CN 111161782A CN 201911154277 A CN201911154277 A CN 201911154277A CN 111161782 A CN111161782 A CN 111161782A
Authority
CN
China
Prior art keywords
fuse
novel anti
fuse unit
row
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911154277.9A
Other languages
English (en)
Inventor
田敏志
张睿
晏颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201911154277.9A priority Critical patent/CN111161782A/zh
Publication of CN111161782A publication Critical patent/CN111161782A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种新型anti‑fuse单元，其特征在于该单元是由一个anti‑fuse编程管和一个二极管构成的两端口器件，包括VH和VL端，其中anti‑fuse编程管的栅端形成anti‑fuse单元的VH端，连接外部的敏感放大器SA和列选择信号线BL，anti‑fuse编程管的源端和二极管的P端连接，二极管的N端形成anti‑fuse单元的VL端。新型anti‑fuse单元改进了传统单元的内部电路，通过采用新的工艺结构，有效减少anti‑fuse单元的面积；所述新型anti‑fuse单元可应用在存储器阵列上，可减少行选择信号所控制NMOS管数量，使阵列结构更简单，编程和读操作的响应速度更快。

Description

一种新型anti-fuse单元
技术领域
本发明涉及集成电路设计技术，尤其涉及一种新型anti-fuse单元。
背景技术
anti-fuse(反熔丝)是一种常规的一次性可编程存储器(One Time Programable，OTP)，它通过击穿多晶硅层和N+扩散层之间的绝缘层，使得两层之间的电阻值发生变化，导致等效逻辑值改变的方式进行编程。anti-fuse单元面积较小，采用标准CMOS工艺，成本低，安全性好。随着对芯片指标的要求越来越高，作为芯片内部用于参数设置的专用模块，OTP面积越来越受到重视。由于传统anti-fuse单元的面积较大，随着需求容量的增加，使得采用anti-fuse单元的OTP版图面积变得不可接受，同时基于传统anti-fuse单元的存储器控制每行anti-fuse单元导通需要较多NMOS控制管，结构复杂且寄生电容大，响应速度较慢。
发明内容
本发明目的在于针对现有技术的不足，提出一种新型的anti-fuse单元，采用这种单元的存储模块可以缩小面积，降低成本，提高响应速度。
本发明的目的是通过以下技术方案来实现的：一种新型anti-fuse单元，该单元由一个anti-fuse编程管和一个二极管构成的两端口器件结构，包括VH和VL端，VH端电压比VL端高，其中，anti-fuse编程管的栅端形成anti-fuse单元的VH端，分别接外部的敏感放大器SA和列选择信号线BL，anti-fuse编程管的源端和二极管的P端连接，二极管的N端形成anti-fuse单元的VL端。
进一步地，加载在anti-fuse单元的VH端和VL端的编程电压，击穿anti-fuse编程管的栅端和源端之间的绝缘层，导致栅端和源端之间的绝缘层的电阻值变小。
一种新型anti-fuse单元的应用，该单元应用在存储器阵列上，所述存储器阵列包括m*n个新型anti-fuse单元组成，每列的新型anti-fuse单元的VH端共同连接到一根列选择信号线BL上，每行的新型anti-fuse单元的VL端共同连接到NMOS管的漏端，每个NMOS管栅端连接有一根行选择信号线WL，且每个NMOS管源端接地。
进一步地，所述存储器阵列进行编程操作时，每次只能对一个新型anti-fuse单元进行编程，该新型anti-fuse单元所在的列选择信号线BL上为编程电压，该新型anti-fuse单元所在的行选择信号线WL选通，NMOS管打开，编程电压加载在该新型anti-fuse单元的VH端和VL端之间。
进一步地，所述存储器阵列进行读操作时，每次能读出一行的新型anti-fuse单元的信息，该行的每个新型anti-fuse单元的VH端分别接敏感放大器SA1～SAn模块，该行的行选择信号WL选通，SA1～SAn模块对WL所控制的通路上流经每个新型anti-fuse单元的电流值进行放大转换，输出对应逻辑值。
本发明通过采用新型的anti-fuse单元，有效减少anti-fuse单元的面积，使版图结构更加紧凑，降低成本，同时，通过在新型anti-fuse单元中引入二极管，增加了新型anti-fuse单元的可靠性。进一步地，本发明也改进了基于anti-fuse单元的存储器阵列结构，减少了行选择信号所控制NMOS管的数量，使得存储器阵列结构更加简单，编程操作和读操作的响应速度更快，并且有效降低了基于anti-fuse单元的存储器的面积和成本；同时，存储器功耗也进一步降低。
附图说明
图1为一种常规的三端口anti-fuse单元结构；
图2为本发明的两端口anti-fuse单元；
图3为传统的anti-fuse单元的工艺截面示意图；
图4为本发明anti-fuse单元的工艺截面示意图；
图5为本发明anti-fuse单元的基本应用电路；
图6为采用传统的anti-fuse单元的存储器阵列；
图7为采用本发明anti-fuse单元的存储器阵列；
图8为采用本发明anti-fuse单元的存储器阵列编程操作示例；
图9为采用本发明anti-fuse单元的存储器阵列读操作示例。
具体实施方式
以下结合附图对本发明具体实施方式作进一步详细说明。
如图1所示，为常规anti-fuse单元，由一个编程管和一个NMOS选通控制管构成；其工作原理是利用高电压击穿编程管的栅氧层，导致栅氧层之间电阻值变化，进而转换成不同逻辑状态。
如图2所示，本发明提供的一种新型anti-fuse单元，由一个anti-fuse编程管和一个二极管构成的两端口器件(VH,VL)结构，其中，anti-fuse编程管的栅端形成anti-fuse单元的VH端，分别接外部的敏感放大器SA和列选择信号线BL，anti-fuse管的源端和二极管的P端连接，二极管的N端形成anti-fuse单元的VL端。
对比本发明和传统的anti-fuse单元电路结构，可以看出本发明的anti-fuse单元由传统三端口单元变为两端口单元，控制方法更简单，版图结构可以更加紧凑，进一步地可以简化基于此anti-fuse单元的存储器阵列结构；同时通过引入二极管代替原有的NMOS，提高了anti-fuse单元的可靠性，减少了anti-fuse单元的物理面积，降低了工艺生产成本。
如图3所示，一种常规anti-fuse的工艺截面示意图，以PMOS型管作为anti-fuse编程管为例，Psub电位为0V，NWell区的电位保持为VH；在Nwell层包围下，VH接到编程管的栅极，编程管的源极和选择管漏极共享，选择管的栅极接WL信号，其源极接VL。
如图4所示，本发明的anti-fuse单元的工艺截面图。仍以P型管作为anti-fuse编程管为例，Psub电位为0V，NWell区的电位保持为VL；编程管的栅极上接VH，编程管的源极P+和Nwell之间存在等效二极管。在VH和VL之间构成了如图2所示的电路结构。
对比本发明和传统的anti-fuse单元的工艺截面图，可以看出N+区在传统anti-fuse单元中仅作为NWell区中阱的作用，当anti-fuse编程管击穿时，电流流经与VL连接的P+区流入外部电路；本发明的anti-fuse单元中的N+区不仅作为NWell区中阱的作用，也与临近的P+区构成二极管，当anti-fuse编程管击穿时，电流可以流经N+区连通外部电路；同时N+区连接VL，VL作为阱电压同时也作为二极管的负极电位。综上，本发明的anti-fuse单元通过使用N+区与临近P+区构成二极管替代原有的N+阱与NMOS的结构，使得新型的anti-fuse单元的面积更小，工艺结构更简单。
图5是本发明anti-fuse单元的基本应用电路。其中SA是指敏感放大器SenseAmplifier模块，用于把编程管的栅氧层之间的电阻值转换为逻辑输出(高电阻值为“1”，低电阻值为“0”)。BLC信号控制anti-fuse阵列的列选通信号线(BL)与编程电源(VPP)之间的选通，WL信号控制WL选择管的对地选通。anti-fuse的VH端接在BL线上，分别接SA模块和编程电源控制管的漏端，该管的源端接编程电源VPP，其栅端接BLC选通信号；anti-fuse单元的VL端接字线(WL)选择管的漏端，该选择管的源端接地，栅端接WL选通信号。应用本发明的新型anti-fuse单元的电路，能够达到与应用传统anti-fuse单元时一样目的，并且本发明的新型anti-fuse单元的电路结构简单，面积更小，功耗更低，响应速度更快。
如图6所示，为基于传统的anti-fuse单元的存储器阵列，该存储器阵列包括3*3个传统anti-fuse单元组成，每列的传统anti-fuse单元的VH端共同连接到一根列选择信号线BL上，每行的传统anti-fuse单元的控制管的栅端共同连接到一根行选择信号线WL上，且每个传统anti-fuse单元的VL端分别接地。
如图7所示，为基于本发明anti-fuse单元的存储器阵列，该存储器阵列包括3*3个新型anti-fuse单元组成，每列的新型anti-fuse单元的VH端共同连接到一根列选择信号线BL上，每行的新型anti-fuse单元的VL端共同连接到NMOS管的漏端，每个NMOS管栅端连接有一根行选择信号线WL，且每个NMOS管源端接地。
对比基于本发明anti-fuse单元的存储器阵列和基于传统anti-fuse单元的存储器阵列，基于本发明anti-fuse单元的存储器阵列只需要一个NMOS管就可以控制某一行全部anti-fuse单元的导通和关闭，有效减少了行选择信号线WL所连接的NMOS管数量，简化了存储器阵列的结构，降低了制造存储器阵列的成本；同时，减少行选择信号线WL所连接的NMOS管数量也可以减小行选择信号线WL上的寄生电容，提高行阵列选通的速度，使存储器阵列的响应速度更快。
图8和图9是本发明anti-fuse单元的存储器阵列在不同操作下的工作状态示意图。
如图8所示，当编程操作时，每次只能对一个新型anti-fuse单元进行编程，以存储器阵列的第一行第二列的anti-fuse单元为例，存储器阵列的第二列选择信号线BL2上为编程电压，存储器阵列的第一行选择信号WL1＝1(WL1＝1代表所控制的NMOS管导通，WL1＝0代表所控制的NMOS管关闭)，存储器阵列的第一行的NMOS管N1打开，编程电压加载在存储器阵列的第一行第二列的anti-fuse编程管的栅端和单向二极管d2的N端之间，编程电压击穿存储器阵列的第一行第二列的anti-fuse编程管的栅端和源端之间的绝缘层，使得其阻值变小。存储器阵列中的其他anti-fuse单元编程操作与存储器阵列的第一行第二列的anti-fuse单元编程操作一致。
如图9所示，当读取操作时，每次能读出一行的新型anti-fuse单元的信息，以存储器阵列的第一行为例，存储器阵列的第一行的每个anti-fuse单元的VH端分别接SA1～SA3模块，存储器阵列的第一行选择信号WL1＝1，SA1～SA3的电流分别经存储器阵列的第一行的每个anti-fuse编程管和单向二极管d1～d3以及WL控制管的N1到地。编程操作后，anti-fuse管的阻值(管的栅-源之间)发生变化，使得WL1所控制的通路上不同列的anti-fuse单元阻值不同，因此流经anti-fuse单元的电流值不同(电阻值高，电流值小；电阻值低，电流值大)，经过SA1～SA3放大转换，输出对应逻辑值。存储器阵列的其他行读取操作与存储器阵列的第一行读取操作一致。
上述实施例用来解释说明本发明，而不是对本发明进行限制，在本发明的精神和权利要求的保护范围内，对本发明作出的任何修改和改变，都落入本发明的保护范围。

Claims (5)

1.一种新型anti-fuse单元，其特征在于，该单元是由一个anti-fuse编程管和一个二极管构成的两端口器件结构，包括VH和VL端，VH端电压比VL端高。anti-fuse编程管的栅端形成anti-fuse单元的VH端，分别接外部的敏感放大器SA和列选择信号线BL，anti-fuse编程管的源端和二极管的P端连接，二极管的N端形成anti-fuse单元的VL端。
2.根据权利要求1所述的一种新型anti-fuse单元，其特征在于，加载在anti-fuse单元的VH端和VL端的编程电压，击穿anti-fuse编程管的栅端和源端之间的绝缘层，导致栅端和源端之间的绝缘层的电阻值变小。
3.一种新型anti-fuse单元的应用，其特征在于，该单元应用在存储器阵列上，所述存储器阵列包括m*n个新型anti-fuse单元组成。每列的新型anti-fuse单元的VH端共同连接到一根列选择信号线BL上，每行的新型anti-fuse单元的VL端共同连接到NMOS管的漏端，每个NMOS管栅端连接有一根行选择信号线WL，且每个NMOS管源端接地。
4.根据权利要求3所述的一种新型anti-fuse单元的应用，其特征在于，所述存储器阵列进行编程操作时，每次只能对一个新型anti-fuse单元进行编程。该新型anti-fuse单元所在的列选择信号线BL上为编程电压，该新型anti-fuse单元所在的行选择信号线WL选通，NMOS管打开，编程电压加载在该新型anti-fuse单元的VH端和VL端之间。
5.根据权利要求3所述的一种新型anti-fuse单元的应用，其特征在于，所述存储器阵列进行读操作时，每次能读出一行的新型anti-fuse单元的信息。该行的每个新型anti-fuse单元的VH端分别接敏感放大器SA1～SAn模块，该行的行选择信号WL选通，SA1～SAn模块对WL所控制的通路上流经每个新型anti-fuse单元的电流值进行放大转换，输出对应逻辑值。
CN201911154277.9A 2019-11-22 2019-11-22 一种新型anti-fuse单元 Pending CN111161782A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911154277.9A CN111161782A (zh) 2019-11-22 2019-11-22 一种新型anti-fuse单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911154277.9A CN111161782A (zh) 2019-11-22 2019-11-22 一种新型anti-fuse单元

Publications (1)

Publication Number Publication Date
CN111161782A true CN111161782A (zh) 2020-05-15

Family

ID=70556128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911154277.9A Pending CN111161782A (zh) 2019-11-22 2019-11-22 一种新型anti-fuse单元

Country Status (1)

Country Link
CN (1) CN111161782A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467971A (zh) * 2010-11-15 2012-05-23 三星电子株式会社 包括熔丝阵列的半导体器件和操作其的方法
CN102982845A (zh) * 2012-11-30 2013-03-20 苏州大学 一种电子可编程熔丝电路
CN104795397A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 存储单元、存储器及其布局结构
CN106057810A (zh) * 2015-04-06 2016-10-26 爱思开海力士有限公司 反熔丝存储单元及其阵列
CN107924703A (zh) * 2015-09-01 2018-04-17 美国莱迪思半导体公司 多次可编程的非易失性存储器单元
CN109712663A (zh) * 2018-12-29 2019-05-03 上海华力集成电路制造有限公司 熔丝编程单元、熔丝电路及其编程过程
CN110400596A (zh) * 2019-07-24 2019-11-01 上海华力微电子有限公司 一种efuse阵列
CN110400595A (zh) * 2019-07-24 2019-11-01 上海华力微电子有限公司 一种具备修正功能的antifuse

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467971A (zh) * 2010-11-15 2012-05-23 三星电子株式会社 包括熔丝阵列的半导体器件和操作其的方法
CN102982845A (zh) * 2012-11-30 2013-03-20 苏州大学 一种电子可编程熔丝电路
CN104795397A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 存储单元、存储器及其布局结构
CN106057810A (zh) * 2015-04-06 2016-10-26 爱思开海力士有限公司 反熔丝存储单元及其阵列
CN107924703A (zh) * 2015-09-01 2018-04-17 美国莱迪思半导体公司 多次可编程的非易失性存储器单元
CN109712663A (zh) * 2018-12-29 2019-05-03 上海华力集成电路制造有限公司 熔丝编程单元、熔丝电路及其编程过程
CN110400596A (zh) * 2019-07-24 2019-11-01 上海华力微电子有限公司 一种efuse阵列
CN110400595A (zh) * 2019-07-24 2019-11-01 上海华力微电子有限公司 一种具备修正功能的antifuse

Similar Documents

Publication Publication Date Title
KR101088954B1 (ko) 프로그램이 가능한 비휘발성 메모리
US8456884B2 (en) Semiconductor device
US6577530B2 (en) Semiconductor memory device having memory cells each capable of storing three or more values
TWI574353B (zh) 非揮發性記憶胞結構及其裝置
US9548131B1 (en) Reduced power read sensing for one-time programmable memories
US7965569B2 (en) Semiconductor storage device
CN107230488A (zh) 存储器装置
CN113345506B (zh) 一种反熔丝存储单元及其数据读写电路
CN101169968A (zh) 半导体存储装置
US20110019464A1 (en) Smart Well Assisted SRAM Read and Write
CN103943138A (zh) 每单元多比特存储装置
JP4245147B2 (ja) 階層ワード線方式の半導体記憶装置と、それに使用されるサブワードドライバ回路
CN112652338B (zh) 存储器的行译码器
US5267192A (en) Semiconductor memory device
CN107967929B (zh) 一种存储单元及其存储阵列结构、操作方法
US8134859B1 (en) Method of sensing a programmable non-volatile memory element
CN111161782A (zh) 一种新型anti-fuse单元
CN108766499B (zh) E-fuse存储阵列、e-fuse以及e-fuse操作方法
CN109817253B (zh) 一种控制体电位的mram芯片
Xu et al. Design techniques for a 30-ns access time 1.5-V 200-KB embedded EEPROM memory
CN112750491B (zh) 一种efuse阵列结构及其编程方法和读方法
CN110136760B (zh) Mram芯片
CN107845398B (zh) 一种使用杂交mos管的mram芯片
JPH0512862A (ja) 半導体集積回路装置
US20230117141A1 (en) Semiconductor device having a non-voltaile memory with high speed-read operation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200515