CN110400596A - 一种efuse阵列 - Google Patents

一种efuse阵列 Download PDF

Info

Publication number
CN110400596A
CN110400596A CN201910673881.6A CN201910673881A CN110400596A CN 110400596 A CN110400596 A CN 110400596A CN 201910673881 A CN201910673881 A CN 201910673881A CN 110400596 A CN110400596 A CN 110400596A
Authority
CN
China
Prior art keywords
efuse
array
pipe
unit
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910673881.6A
Other languages
English (en)
Inventor
晏颖
金建明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910673881.6A priority Critical patent/CN110400596A/zh
Publication of CN110400596A publication Critical patent/CN110400596A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种efuse阵列，由efuse单元构成的N*N矩阵；efuse单元由一个efuse熔丝和一个控制管组成；N*N个efuse熔丝的一端相互连接构成efuse阵列的Fsource端；每个efuse单元中的efuse熔丝的另一端与该efuse单元中的控制管的漏极连接；该N*N矩阵中同一行的控制管的栅极连接一路WL信号，同一列的控制管的源极连接一路SA模块和一个编程管。采用本发明的efuse单元阵列结构的OTP模块可以减少芯片面积。

Description

一种efuse阵列
技术领域
本发明涉及芯片设计领域，特别是涉及一种efuse阵列。
背景技术
efuse是一种一次性可编程存储器(OTP)，它基于电子迁移(EM)原理，通过熔断熔丝的方式，实现在芯片上编程功能。随着对芯片指标的要求越来越高。efuse作为芯片内部用于参数设置的专用模块，整体面积成为efuse模块重要指标之一。而在efuse的内部功能模块中，efuse单元阵列占据整个面积的一半以上，特别是大容量efuse中的比例更大，因此，控制efuse单元及efuse阵列面积是缩减整个efuse模块面积的关键途径。
因此，需要提出一种新的eFuse阵列来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种efuse阵列，用于解决现有技术中efuse阵列占据芯片面积大的问题。
为实现上述目的及其他相关目的，本发明提供一种efuse阵列，至少包括：由efuse单元构成的N*N矩阵；所述efuse单元由一个efuse熔丝和一个控制管组成；所述N*N个efuse熔丝的一端相互连接构成所述efuse阵列的Fsource端；每个efuse单元中的efuse熔丝的另一端与该efuse单元中的所述控制管的漏极连接；该N*N矩阵中同一行的所述控制管的栅极连接一路WL信号，同一列的所述控制管的源极连接一路SA模块和一个编程管。
优选地，所述编程管为NMOS管。
优选地，所述N*N矩阵中，同一列控制管的源极连接与所述编程管的漏极连接。
优选地，所述编程管的源极接地，其栅极接一路BS信号。
优选地，所述efuse阵列的操作包括编程操作和读取操作。
优选地，所述efuse阵列编程操作时采用位模式。
优选地，所述efuse阵列读取操作时采用字模式。
优选地，所述efuse阵列编程操作时，所述Fsource端为编程电压VDDQ。
优选地，所述efuse阵列读取操作时，所述Fsource端接地；所述BS信号接地。
如上所述，本发明的efuse阵列，具有以下有益效果：采用本发明的efuse单元阵列结构的OTP模块可以减少芯片面积。
附图说明
图1显示为现有技术中的一种由5端口efuse单元及其组成的N*N阵列示意图；
图2显示为现有技术中的一种3端口efuse单元及其组成的N*N阵列示意图；
图3a显示为本发明的efuse单元示意图；
图3b显示为本发明的efuse阵列示意图；
图4显示为本发明的efuse阵列编程操作示意图；
图5显示为本发明的efuse阵列读取操作示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图3a所示，图3a显示为本发明的efuse单元示意图。本发明提供一种efuse阵列，包括：由efuse单元构成的N*N矩阵；其中所述矩阵的每一行设有N个所述efuse单元，所述矩阵的每一列设有N个所述efuse单元。
本发明中的所述efuse单元由一个efuse熔丝和一个控制管组成；其中每个所述efuse单元中的efuse熔丝与该efuse单元中的所述控制管相互串联，每个所述efuse单元中的efuse熔丝的一端与该efuse单元中的所述控制管的漏极D连接。
如图3b所示，图3b显示为本发明的efuse阵列示意图。所述N*N个efuse熔丝的一端相互连接构成所述efuse阵列的Fsource端；也就是说，所有efuse单元中的efuse熔丝的一端连接在一起构成所述efuse阵列的Fsource端。每个efuse单元中的efuse熔丝的另一端与该efuse单元中的所述控制管的漏极连接。
该N*N矩阵中同一行的所述控制管的栅极连接一路WL信号，亦即处于所述N*N矩阵的同一行的所述每个efuse单元中的所述控制管的栅极都连接同一WL信号，如图3b所示，第一行的所述每个efuse单元中的所述控制管的栅极连接WL1信号；第二行的所述每个efuse单元中的所述控制管的栅极连接WL2信号…以此类推，第N行的所述每个efuse单元中的所述控制管的栅极连接WLn信号。
所述efuse阵列中的同一列的所述控制管的源极连接一路SA模块和一个编程管。如图3b所示，所述efuse阵列中处于同一列的所述每个efuse单元中的所述控制管的源极连接同一SA模块(Sense Amplifier模块)，参考图3b，第一列的所述每个efuse单元中的所述控制管的源极连接SA1模块，第二列的所述每个efuse单元中的所述控制管的源极连接SA2模块…以此类推，第N列的所述每个efuse单元中的所述控制管的源极连接SAn模块。在所述efuse阵列中，每个所述efuse单元构成一个3端口器件(Fsource、WL、Q)。
所述efuse阵列中的同一列的所述控制管的源极连接一路SA模块的同时，连接一个所述编程管。本发明优选地，所述编程管为NMOS管。并且所述N*N矩阵中，同一列控制管的源极连接与所述编程管的漏极连接。
本发明进一步地，如图3b所示，所述编程管的源极接地，其栅极接一路BS信号。并且所述efuse阵列中第一列编程管的栅极都接同一BS1信号，第二列编程管的栅极都接同一BS2信号，以此类推，第N列编程管的栅极都接同一BSn信号。
本发明进一步地，所述efuse阵列的操作包括编程操作和读取操作。本发明的efuse阵列的工作原理如下：
(1)编程操作：如图4所示，图4显示为本发明的efuse阵列编程操作示意图。图4中显示在位编程操作时的编程电流方向、控制管设置以及被选择编程的efuse单元。所述efuse阵列在编程操作时采用位模式，Fsource为编程电压VDDQ，WL(n)线和BS(n)线中各自选择1路为高电平，两者控制选通一个所述efuse单元，并形成从VDDQ经过该efuse熔丝到地的通路，完成对WL和BS所对应某位的编程操作。
(2)读取操作：如图5所示，图5显示为本发明的efuse阵列读取操作示意图。图5中是读取操作时的字读取模式、控制管设置以及SA到地的电流方向。所述efuse阵列在读取操作时采用字模式，Fsource为地电平，BS(n)全部接地，WL(n)线选择1路为高电平，形成了SA(1～n)分别经过1个熔丝到地的n条通路，并输出WL(n)所对应字的n位逻辑值。
两种传统结构efuse单元阵列如图1和图2所示。其中图1显示为现有技术中的一种由5端口efuse单元及其组成的N*N阵列示意图；图2显示为现有技术中的一种3端口efuse单元及其组成的N*N阵列示意图。图3b是本发明efuse阵列结构。对比这三种efuse阵列，本发明的efuse阵列所用器件数量及面积有明显的优势。
以一个N*N的阵列为例，相对于图1中阵列，其需要的器件数(N管和P管)是8*N*N，而本发明的阵列所需器件数是N*(N+1)。虽然图1中有些器件的尺寸(比如与门)可以很小，但计算阵列总面积，本发明efuse阵列仍然要比图1中的阵列小30％左右。
以一个N*N的阵列为例，相对于图2中阵列，本发明的efuse阵列需要的器件数(N管和P管)与之相同相同，都是N*(N+1)。但图2中采用由BS控制的PMOS管作为编程管，在编程操作时控制来自VDDQ经过efuse到地的电流，而本发明阵列采用由BS控制的NMOS编程管，编程电流从FSOURCE端流过efuse单元，再经该NMOS编程管流到地。由于efuse编程对于熔丝上流过的电流有较大需求，每个控制管的宽度一般都较大(在400um以上)。在流过相同电流密度的条件下，采用NMOS管所需尺寸将小于PMOS管，因此，本发明efuse阵列的实际面积要小于图2中的efuse阵列。特别对于小规模容量(小于1Kb)的efuse，本发明efuse阵列将使得版图面积减少更加明显。
综上所述，本发明为了减少传统efuse的面积，对efuse单元端口和阵列进行改进。本发明由一个efuse熔丝和1个控制管构成的efuse单元器件(Fsource,WL,Q，VSS)组成的矩阵阵列结构，其中，所有efuse熔丝的一端形成阵列的Fsource端，每个efuse熔丝的另一端和1个控制管漏极drain端连接，阵列中同处一行的所有控制管的栅极gate端接一路WL信号(WL0～WLn)，阵列中同处一列的所有控制管的源极source端接一路SA模块(SA0～SAn)和1个NMOS编程管的漏极drain端，该编程管的源极source端接地，该编程管的栅极gate端接一路BS信号(BS0～BSn)。本发明efuse阵列，所用器件数量及面积明显小于常规efuse阵列。特别对于小规模容量(小于1Kb)的efuse，采用本发明efuse阵列所导致的面积减少更加明显。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种efuse阵列，其特征在于，至少包括：
由efuse单元构成的N*N矩阵；所述efuse单元由一个efuse熔丝和一个控制管组成；所述N*N个efuse熔丝的一端相互连接构成所述efuse阵列的Fsource端；
每个efuse单元中的efuse熔丝的另一端与该efuse单元中的所述控制管的漏极连接；
该N*N矩阵中同一行的所述控制管的栅极连接一路WL信号，同一列的所述控制管的源极连接一路SA模块和一个编程管。
2.根据权利要求1所述的efuse阵列，其特征在于：所述编程管为NMOS管。
3.根据权利要求2所述的efuse阵列，其特征在于：所述N*N矩阵中，同一列控制管的源极连接与所述编程管的漏极连接。
4.根据权利要求3所述的efuse阵列，其特征在于：所述编程管的源极接地，其栅极接一路BS信号。
5.根据权利要求4所述的efuse阵列，其特征在于：所述efuse阵列的操作包括编程操作和读取操作。
6.根据权利要求5所述的efuse阵列，其特征在于：所述efuse阵列编程操作时采用位模式。
7.根据权利要求5所述的efuse阵列，其特征在于：所述efuse阵列读取操作时采用字模式。
8.根据权利要求6所述的efuse阵列，其特征在于：所述efuse阵列编程操作时，所述Fsource端为编程电压VDDQ。
9.根据权利要求7所述的efuse阵列，其特征在于：所述efuse阵列读取操作时，所述Fsource端接地；所述BS信号接地。
CN201910673881.6A 2019-07-24 2019-07-24 一种efuse阵列 Pending CN110400596A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910673881.6A CN110400596A (zh) 2019-07-24 2019-07-24 一种efuse阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910673881.6A CN110400596A (zh) 2019-07-24 2019-07-24 一种efuse阵列

Publications (1)

Publication Number Publication Date
CN110400596A true CN110400596A (zh) 2019-11-01

Family

ID=68325984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910673881.6A Pending CN110400596A (zh) 2019-07-24 2019-07-24 一种efuse阵列

Country Status (1)

Country Link
CN (1) CN110400596A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111161782A (zh) * 2019-11-22 2020-05-15 浙江大学 一种新型anti-fuse单元

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101283412A (zh) * 2005-10-07 2008-10-08 国际商业机器公司 电一次可编程和一次可擦除熔丝
CN1901093B (zh) * 2005-07-22 2010-12-08 三星电子株式会社 用于非易失性存储设备的冗余选择器电路
CN102272854A (zh) * 2009-12-16 2011-12-07 英特尔公司 反熔丝可编程存储器阵列
CN102982845A (zh) * 2012-11-30 2013-03-20 苏州大学 一种电子可编程熔丝电路
CN104505122A (zh) * 2014-12-27 2015-04-08 山东华芯半导体有限公司 一种e-fuse链路结构及其控制方法
CN108346449A (zh) * 2017-01-22 2018-07-31 中芯国际集成电路制造(上海)有限公司 一种eFuse存储电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901093B (zh) * 2005-07-22 2010-12-08 三星电子株式会社 用于非易失性存储设备的冗余选择器电路
CN101283412A (zh) * 2005-10-07 2008-10-08 国际商业机器公司 电一次可编程和一次可擦除熔丝
CN102272854A (zh) * 2009-12-16 2011-12-07 英特尔公司 反熔丝可编程存储器阵列
CN102982845A (zh) * 2012-11-30 2013-03-20 苏州大学 一种电子可编程熔丝电路
CN104505122A (zh) * 2014-12-27 2015-04-08 山东华芯半导体有限公司 一种e-fuse链路结构及其控制方法
CN108346449A (zh) * 2017-01-22 2018-07-31 中芯国际集成电路制造(上海)有限公司 一种eFuse存储电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111161782A (zh) * 2019-11-22 2020-05-15 浙江大学 一种新型anti-fuse单元

Similar Documents

Publication Publication Date Title
US7952916B2 (en) Resistance-change memory
CN100505458C (zh) 保险丝电路
US7173846B2 (en) Magnetic RAM and array architecture using a two transistor, one MTJ cell
CN107230488A (zh) 存储器装置
CN103839585A (zh) 一种具有读取自参考功能的 2-1t1r rram 存储单元
CN105741864B (zh) 一种读出放大器及mram芯片
CN105869670B (zh) 电阻式随机存取存储器
CN106158000A (zh) 自旋转移扭矩磁存储器单元和存储器
CN105761745B (zh) 一种读出放大器及mram芯片
US9058872B2 (en) Resistance-based random access memory
CN108335716B (zh) 一种基于非易失存储器的内存计算方法
US20070279967A1 (en) High density magnetic memory cell layout for spin transfer torque magnetic memories utilizing donut shaped transistors
Tatsumura et al. High density, low energy, magnetic tunnel junction based block RAMs for memory-rich FPGAs
CN110400596A (zh) 一种efuse阵列
CN203733475U (zh) 一种具有读取自参考功能的 2-1t1r rram 存储单元
CN101833992B (zh) 具有冗余存储单元的相变随机存储器系统
CN105006244A (zh) 一种信号放大器、磁存储器的读取电路及其操作方法
CN104882157A (zh) 一种磁随机存储系统及其读取操作方法
US9934834B2 (en) Magnetoresistive memory device
CN102915761B (zh) 一种应用于存储单元的延时控制电路以及静态随机存储器
CN107644664A (zh) 三维垂直型存储器电路及位线与字线电压配置方法
CN110223725A (zh) 一种非易失性随机存储器数据读取电路、存储器及方法
CN105355232A (zh) 静态随机存储器
CN104134455B (zh) 一种磁逻辑器件的并联编程电路
CN110136760B (zh) Mram芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191101

RJ01 Rejection of invention patent application after publication