CN101833992B - 具有冗余存储单元的相变随机存储器系统 - Google Patents

Abstract

本发明的具有冗余存储单元的相变随机存储器系统至少包括：主相变存储阵列、副相变存储阵列、替换信息存储单元、主副存储阵列切换单元、主译码器、副译码器、及读写单元，当主相变存储阵列中的部分存储单元失效时，副相变存储阵列以可选择的方式替换主相变存储阵列中失效的存储单元，而由主副存储阵列切换单元依据替换信息存储单元所存储的信息决定替换的策略，并通过控制主译码器及副译码器实行替换。替换信息存储单元所存储的信息可以由外部输入，由于其采用了相变材料或者金属丝，如此可使写入替换信息极为方便，无需如现有技术要采用大电流或紫外线方式，因此可有效降低成本。

Description

具有冗余存储单元的相变随机存储器系统

技术领域

本发明涉及一种相变随机存储器系统，特别涉及一种具有冗余存储单元的相变随机存储器系统。

背景技术

相变存储器技术是基于Ovshinsky在20世纪60年代末(Phys.Rev.Lett.，21，1450～1453，1968)70年代初(Appl.Phys.Lett.，18，254～257，1971)提出的相变薄膜可以应用于相变存储介质的构想建立起来的，是一种价格便宜、性能稳定的存储器件。相变存储器可以做在硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材料，研究热点也就围绕其器件工艺展开：器件的物理机制研究包括如何减小器件材料等。相变存储器的基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出操作。

相变存储器由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品和最先成为商用产品的器件。

相变存储器的读、写、擦操作就是在器件单元上施加不同宽度和高度的电压或电流脉冲信号：擦操作(RESET)，当加一个短且强的脉冲信号使器件单元中的相变材料温度升高到熔化温度以上后，再经过快速冷却从而实现相变材料多晶态到非晶态的转换，即“1”态到“0”态的转换；写操作(SET)，当施加一个长且中等强度的脉冲信号使相变材料温度升到熔化温度之下、结晶温度之上后，并保持一段时间促使晶核生长，从而实现非晶态到多晶态的转换，即“0”态到“1”态的转换；读操作，当加一个对相变材料的状态不会产生影响的很弱的脉冲信号后，通过测量器件单元的电阻值来读取它的状态。

尽管相变存储器巨大的应用前景，并且吸引了业界广泛的关注，但是依然有几个关键技术点没有得到很好的解决。其中，相变存储器的成品率是相变存储器能否为企业赢取利润的重要因素。较早的技术是这样的，在普通存储器中，布置冗余单元以替换失效的存储单元，从而提升存储器最后成片的成品率。该冗余单元以行或者列或者簇(cluster)的形式布置在正常存储阵列的周围，并与正常存储阵列共享字线或位线。在存储器出厂前，对存储器进行整体测试，以确定存储器失效图样，然后根据失效图样对存储芯片写入修复信息。存储器根据该修复信息，用冗余单元替换失效单元，通常是按照行或者列或者簇的方式替换的。按照较早的技术，所述修复信息是以反熔丝为载体保存在芯片中的。反熔丝的连接为第一状态，反熔丝的不连接为第二状态，通过合适的电路将第一状态对应第一电平，将第二状态对应于第二电平，从而读出金属熔丝中的数据。而写入过程可以是通过紫外线修复，或者大电流烧录。

如图1所示，其为存储一位(即0或1)存储修复信息的单元302的一种可能实施方式。熔丝或反熔丝单元的一个端子连接电源，另一个端子连接NMOS管NM1的漏端。NM1的栅端为控制端(即fuse_ctrl输入端子)，其源端和体端接地。反相器的输入端连接NM1的漏端，反相器的输出端连接NM2的栅端。NM2的漏端连接到反相器的输入端。反相器的输出端子作为存储修复信息的单元302的输出端子。在写入修复信息的阶段，外部测试仪器通过测试针脚将大电流(其由至少大于10V的电压所提供)灌入由图示的COM端引出的PAD引脚，可以将熔丝或反熔丝单元烧断。在芯片上电阶段，fuse_ctrl有一个逻辑“1”的脉冲信号，将COM端遗留的电荷施放掉。在实际读取修复信息阶段，NM1断开。如果熔丝或反熔丝单元处于连接状态，则存储修复信息的单元302输出一个低电平；如果熔丝或反熔丝单元处于断开状态，则存储修复信息的单元302输出一个高电平。由此，可将更多个如此单元连接后用于存储修复信息(即替换的地址信息)。

上述方法虽然可以提高相变存储器的成品率，然而，检测相变存储器的读写等操作只需要在5V以下进行，而大电流烧录，至少需要在10V以上进行，由此就需要额外具有该烧录功能的外部测试仪器，并且还需要芯片留出足够大的扎针引脚方可进行烧录；而若采用紫外线修复，则需要增加额外的测试步骤，更是提高存储器成本。再者，由于冗余单元单纯采用行或者列或者簇的方式分布，容易导致由于冗余单元数目不够而无法使所有失效的相变存储单元被替换。

故而，鉴于现有提高相变存储器成品率的方法操作极为不便，且成本过高，实有必要，为之提高思考一套低成本，高效率之方法。

发明内容

本发明的目的在于提供一种操作简单易施、且成品率高的具有冗余存储单元的相变随机存储器系统。

为了达到上述目的及其他目的，本发明提供的具有冗余存储单元的相变随机存储器系统，其包括：包括多个用于存储数据的主相变存储单元的主相变存储阵列；包括多个副相变存储单元且用于替换所述主相变存储阵列中失效的主相变存储单元的副相变存储阵列；用于存储所述主相变存储阵列中失效的主相变存储单元的地址信息且包含多个用于存储0或1一位数据的子存储单元的替换信息存储单元，其中，所有子存储单元的材料为金属线、相变材料、及反熔丝材料中的一种，但所有子存储单元的材料不都同时为反熔丝材料；用于根据外部输入的待操作的相变存储单元的地址、及所述替换信息存储单元所存储的地址信息确定所述待操作的相变存储单元的地址所对应的主相变存储单元是否需要被替换，若是则确定用于替换的副相变存储单元的地址，并提供一屏蔽信号的主副存储阵列切换单元；与所述主副存储阵列切换单元相连接，用于当无屏蔽信号接入时，根据外部输入的待操作的相变存储单元的地址进行译码以便从所述主相变存储阵列中选择出地址所对应的主相变存储单元；而有屏蔽信号接入则不进行译码的主译码器；与所述主副存储阵列切换单元相连接，用于当有屏蔽信号接入时，根据所述主副存储阵列切换单元所确定的副相变存储单元的地址进行译码以便从所述副相变存储阵列中选择出地址所对应的副相变存储单元；而当无屏蔽信号接入则不进行译码的副译码器；用于根据所述主译码器或副译码器的译码对所选择出的相应的主相变存储单元或副相变存储单元进行包括读写在内的各操作的读写单元。

其中，所有子存储单元的材料可都采用金属线，或者都采用相变材料；或者部分子存储单元采用金属线而其余子存储单元采用相变材料；又或者部分子存储单元采用相变材料而其余子存储单元采用反熔丝材料；又或者部分子存储单元采用金属线而其余子存储单元采用反熔丝材料；又或者部分子存储单元采用金属线、部分子存储单元采用反熔丝材料、而其余子存储单元采用相变材料。所述相变材料可以为GeSbTe、SiSbTe、SiGe、SbTe或SiSb等。

较佳的，如果所述副相变存储阵列的副相变存储单元和主相变存储阵列的主相变存储单元数目相同，则所述副相变存储阵列的副相变存储单元沿主相变存储阵列的位线方向和字线方向分别布置，每一位线方向布置的副相变存储单元与相应位线方向布置的主相变存储单元共享字线，且每一位线方向的副相变存储单元数目与主相变存储单元数目相同；每一字线方向布置的副相变存储单元与相应字线方向布置的主相变存储单元共享位线，其每一字线方向的副相变存储单元数目与主相变存储单元数目相同。

综上所述，本发明的具有冗余存储单元的相变随机存储器系统在替换信息存储单元并非完全采用反熔丝，而是采用金属丝或者相变材料，这使得替换信息的写入极为方便，相对于现有采用大电流或紫外线方式，可大大降低成本。

附图说明

图1为现有以反熔丝作为修复信息存储单元材料的存储单元结构示意图。

图2为本发明的具有冗余存储单元的相变随机存储器系统的基本架构示意图。

图3为本发明的具有冗余存储单元的相变随机存储器系统的主相变存储阵列的结构示意图。

图4为本发明的具有冗余存储单元的相变随机存储器系统的主相变存储单元的结构示意图。

图5为本发明的具有冗余存储单元的相变随机存储器系统的实施例示意图。

图6为本发明的具有冗余存储单元的相变随机存储器系统的替换信息存储单元的简化示意图。

图7为本发明的具有冗余存储单元的相变随机存储器系统的主副存储阵列切换单元电路结构示意图。

图8为本发明的具有冗余存储单元的相变随机存储器系统的主行译码器的电路结构示意图。

图9为本发明的具有冗余存储单元的相变随机存储器系统的列选通门电路结构示意图。

图10为本发明的具有冗余存储单元的相变随机存储器系统的读写单元电路结构示意图。

具体实施方式

请参阅图2，本发明的具有冗余存储单元的相变随机存储器系统至少包括：主相变存储阵列、副相变存储阵列、替换信息存储单元、主副存储阵列切换单元、主译码器、副译码器、及读写单元等。

再请参阅图3，所述主相变存储阵列100包括多个用于存储数据的主相变存储单元110，各主相变存储单元110以行列的形式排列，每行的主相变存储单元共享字线(例如，第1行共享字线WL0，第2行共享字线WL1……第n+1行共享字线WLn)，每列的主相变存储单元共享位线(例如，第1列共享位线BL0，第2列共享字线BL1……第n+1列共享字线BLn)。而主相变存储单元110的结构可如图4所示。相变存储材料10被例化为一个具有两个端子的类似电阻器件，其第一端子连接选通MOS管11的漏端，第二端子为主相变存储单元110的引出端子BL。选通MOS管11的漏端与相变存储材料10的第一端子相连接，选通MOS管11的栅端为主相变存储单元110的引出端子WL，选通MOS管11的源端与体端共同连接到地(GND)。此外，主相变存储单元也可采用其他结构，在此不再多述。

所述副相变存储阵列包括多个副相变存储单元，用于替换所述主相变存储阵列100中失效的主相变存储单元。请参见图5，在本实施例中，所述副相变存储阵列101的副相变存储单元和主相变存储阵列100的主相变存储单元110数目相同，所述副相变存储阵列101的副相变存储单元沿主相变存储阵列的位线方向(即BL0、BL1……BLn)和字线方向(即WL0、WL1……WLn)分别布置，每一位线方向布置的副相变存储单元与相应位线方向布置的主相变存储单元共享字线，且每一位线方向的副相变存储单元数目与主相变存储单元数目相同；每一字线方向布置的副相变存储单元与相应字线方向布置的主相变存储单元共享位线，其每一字线方向的副相变存储单元数目与主相变存储单元数目相同，由此可见，即便所有的主相变存储单元都失效，也有相应的副相变存储单元来替换。当然，随着工艺水平的提高，如果生产厂商经过统计发现其生产的主相变存储阵列中的主相变存储单元失效的概率较低，则可以根据实际情况制备较少的副相变存储单元用于替换，以节约成本。

所述替换信息存储单元304(即图5中的OTP)用于存储所述主相变存储阵列中失效的主相变存储单元的地址信息，其包含多个用于存储0或1一位数据的子存储单元，其中，所有子存储单元的材料为金属线、相变材料、及反熔丝材料中的一种，但所有子存储单元的材料不都同时为反熔丝材料，也就是说，可以是所有子存储单元的材料都采用金属线，也可以都采用相变材料，还可以部分子存储单元采用金属线而其余子存储单元采用相变材料，还可以部分子存储单元采用相变材料而其余子存储单元采用反熔丝材料，还可以部分子存储单元采用金属线而其余子存储单元采用反熔丝材料，甚至也可以部分子存储单元采用金属线，部分子存储单元采用反熔丝材料，其余子存储单元采用相变材料，而相变材料可以是GeSbTe、SiSbTe、SiGe、SbTe或SiSb等。生产厂商可以根据成本控制及操作的便利性来选择作为子存储单元的材料。

如图6所示，其为采用相变材料形成的替换信息存储单元的简化示意图。由GeSbTe、SiSbTe、SiGe、SbTe或SiSb等相变材料作为基本存储子单元被例化为一个电阻。所述被例化的电阻的一个端子连接电源，另一个端子连接NMOS管NM1的漏端。NM1的栅端为fuse_ctrl输入端子，其源端和体端接地。反相器的输入端连接NM1的漏端，反相器的输出端连接NM2的栅端。NM2的漏端连接到反相器的输入端。反相器的输出端子作为OTP单元的输出端子。在写入替换信息时，外部测试仪器可通过测试针脚将电流灌入由图示的COM端引出的PAD引脚(即图6中的黑色方块)，可以将所述被例化的电阻烧断。在芯片上电阶段，fuse_ctrl有一个逻辑“1”的脉冲信号，将COM端遗留的电荷施放掉。在实际读取阶段，NM1断开。如果所述被例化的电阻处于连接状态，则OTP单元输出一个低电平；如果所述被例化的电阻处于断开状态，则OTP单元输出一个高电平。由此，可将更多个如此单元连接后用于存储替换的地址信息等。

此外，替换信息存储单元也可采用金属线，其原理和上述采用相变材料类似，故在此不再详述。

所述主副存储阵列切换单元303用于根据外部输入的待操作的相变存储单元的地址、及所述替换信息存储单元304所存储的信息确定所述待操作的相变存储单元的地址所对应的主相变存储单元是否需要被副相变存储单元替换，若是则确定用于替换的副相变存储单元的地址，并提供一屏蔽信号。

如图7所示，其为主副存储阵列切换单元303的一种可能电路形式。OTP<1:0>表示OTP单元302的输出端子，ADDR<1:0>表示外部输入的地址数据，两个异或非门的输入分别是OTP和ADDR，其输出作为一个与非门的输入。如果ADDR与OTP的数据相同，则该与非门输出一个逻辑“0”信号；如果不相同，则该与非门输出一个逻辑“1”信号。所述与非门的输出作为一个反相器和一个缓冲器的输入。所述反相器的输出作为副行/列译码器控制，所述缓冲器的输出作为主行/列译码器控制。如果与非门输出为逻辑“1”，则主行/列译码器工作，而副行/列译码器不工作；如果与非门的输出为逻辑“0”，则副行/列译码器工作，而主行/列译码器不工作。由此可见，当ADDR与OTP数据相同时，表示外部输入的地址被记录在OTP中，是需要被副存储阵列替换的地址，此时主行/列译码器不工作，而副行/列译码器工作，实际的读写操作发生在副相变存储阵列中。而当ADDR与OTP数据不相同时，表示这个地址没有被记录在OTP中，是不需要被副存储阵列替换的地址，此时主行/列译码器工作，而副行/列译码器不工作，实际的读写操作发生在主相变存储阵列中。

所述主译码器与所述主副存储阵列切换单元相连接，用于当无屏蔽信号接入时，根据外部输入的待操作的相变存储单元的地址进行译码以便从所述主相变存储阵列中选择出地址所对应的主相变存储单元；而有屏蔽信号接入则不进行译码。如图5所示，其可包括对主相变存储阵列的行进行译码的主行译码器200和对列进行译码的主列译码器202。

图8为主行译码器200的一种可能电路形式。输入A和B分别通过反相器获得反相信号AN和BN，然后将输入A和B、反相信号AN和输入B、输入A和反相信号BN，反相信号AN和反相信号BN分别作为二输入与门的输入，得到四个输出OUT<3:0>。将多个这样的电路组合形成的组合电路的输出可以作为字线信号或者位线信号(在本实施例中，是通过列选通门204控制位线BL0，BL1…BLn信号，因此，可将列选通门的一部分归于主译码器，而另一部分归于副译码器)。此外，主列译码器202也可以采用如图8所示的电路形式，当然，也可采用其他电路形式。

所述副译码器与所述主副存储阵列切换单元303相连接，用于当有屏蔽信号接入时，根据所述主副存储阵列切换单元303所确定的副相变存储单元的地址进行译码以便从所述副相变存储阵列中选择出地址所对应的副相变存储单元；而当无屏蔽信号接入则不进行译码。如图5所示，其可包括对副相变存储阵列的行进行译码的副行译码器201和对列进行译码的副列译码器203。副行译码器201和副列译码器203也可采用图8所示的电路形式，须注意的是，副列译码器203输出作为列选通门204的控制信号控制位线SBL0，SBL1…SBLn信号。

如图9所示，前述的列选通门204可以是由多个NMOS管构成。每两个NMOS管的漏端连接在一起，并与主相变存储阵列100和副相变存储阵列101的位线相连接。漏端相连的两个NMOS管各自的栅端也连接在一起，分别形成接入端CD0、CD1……CDn，并与图5中的主列译码器202和副列译码器203的输出连接在一起。正如接下去会讲到的。在本实施例中，主列译码器202和副列译码器203的输出数目与主相变存储阵列100及副相变存储阵列101所有的位线数目相同，并且一一对应。而接入端CD0，CD1…CDn与共有的漏端(BL0，BL1…BLn)也是满足一一对应关系。而漏端相连的两个NMOS管中的一个NMOS管的源端与读写单元的一个输入端子——写驱动相连接；另一个NMOS管与读写单元的另一个输入端子——读驱动相连接。由此可见，由于主译码器和副译码器不同时工作，因此，根据接入端CD0，CD1…CDn各个连接线的电平，可以唯一的选择主相变存储阵列100或副101中相应的存储单元。

所述读写单元(即读写驱动电路300)用于根据所述主译码器或副译码器的译码对所选择出的相应的主相变存储单元或副相变存储单元进行包括读写在内的各操作。

图10为读写驱动电路300的一种可能结构，PMOS管PM1的源端和体端接电源(VDD)，其漏端和栅端连接在一起，并与一系列开关的一个端子及PMOS管PM2和PM3的栅端相连。PMOS管PM2的源端和体端接电源(VDD)，栅端与PM1的栅端相连，漏端连接列选通门204的一个端子——写驱动。PM3的源端和体端接电源(VDD)，栅端与PM1的栅端相连，漏端连接列选通门204的一个端子——读驱动相连。图10中的3个开关，其每个开关有一个端子与其他两个开关中的一个端子相连接，并且都连接到PM1的栅端，读写信号及数据控制这些开关的打开与关闭状态。这些开关的另一个端子分别连接SET参考电流源，RESET参考电流源和读参考电流源。

在存储器出厂前，先开始配置OTP，即向替换信息存储单元写入替换信息：首先，对主相变存储阵列和副相变存储阵列进行测试；其次，根据测试结果，决定主相变存储阵列的某些单元需要被副相变存储单元替换；最后，将需要被替换的主相变存储阵列单元的地址和对应的准备用于替换所述需要被替换的主相变存储阵列单元的副相变存储单元的地址写入到OTP中，此即为OTP的配置信息。出厂后，在相变随机存储器系统上电之后，OTP将所述配置信息送入主副存储阵列切换单元303。而后，当开始实际的读写操作时，地址首先在主副存储阵列切换单元303中进行比对，如果该地址被认为是指向所述需要被替换的主相变存储阵列单元，则主副存储阵列切换单元303发出屏蔽信号，使屏蔽主行译码器200和主列译码器202不工作，同时使副行译码器201和副列译码器203进行译码，这样。实际进行的读写操作将会发生在所述被替换的副相变存储单元中。

综上所述，本发明的具有冗余存储单元的相变随机存储器系统由于采用的替换信息存储单元并非完全都是反熔丝，而是可以采用相变材料或金属丝，而这两种材料的读写都极为方便，因为可直接采用检测相变随机存储器系统的主存储单元是否失效的检测装置对替换信息存储单元进行替换信息写入的操作，而不需要如反熔丝般需要增加额外具有烧录功能的测试仪器或紫外线，因此可有效降的生产厂商的检测成本，同时还可大大提高相变随机存储器的成品率。

上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (9)

1.一种具有冗余存储单元的相变随机存储器系统，其特征在于包括：

主相变存储阵列，包括多个用于存储数据的主相变存储单元；

副相变存储阵列，包括多个副相变存储单元，用于替换所述主相变存储阵列中失效的主相变存储单元；

替换信息存储单元，用于存储所述主相变存储阵列中失效的主相变存储单元的地址信息，其包含多个用于存储0或1一位数据的子存储单元，其中，所有子存储单元的材料为金属线、相变材料、及反熔丝材料中的一种，但所有子存储单元的材料不都同时为反熔丝材料；

主副存储阵列切换单元，用于根据外部输入的待操作的相变存储单元的地址、及所述替换信息存储单元所存储的地址信息确定所述待操作的相变存储单元的地址所对应的主相变存储单元是否需要被替换，若是则确定用于替换的副相变存储单元的地址，并提供一屏蔽信号；

主译码器，与所述主副存储阵列切换单元相连接，用于当无屏蔽信号接入时，根据外部输入的待操作的相变存储单元的地址进行译码以便从所述主相变存储阵列中选择出地址所对应的主相变存储单元；而有屏蔽信号接入则不进行译码；

副译码器，与所述主副存储阵列切换单元相连接，用于当有屏蔽信号接入时，根据所述主副存储阵列切换单元所确定的副相变存储单元的地址进行译码以便从所述副相变存储阵列中选择出地址所对应的副相变存储单元；而当无屏蔽信号接入则不进行译码；

读写单元，用于根据所述主译码器或副译码器的译码对所选择出的相应的主相变存储单元或副相变存储单元进行包括读写在内的各操作。

2.如权利要求1所述的具有冗余存储单元的相变随机存储器系统，其特征在于：所有子存储单元的材料都采用金属线。

3.如权利要求1所述的具有冗余存储单元的相变随机存储器系统，其特征在于：所有子存储单元都采用相变材料。

4.如权利要求1所述的具有冗余存储单元的相变随机存储器系统，其特征在于：部分子存储单元采用金属线，其余子存储单元采用相变材料。

5.如权利要求1所述的具有冗余存储单元的相变随机存储器系统，其特征在于：部分子存储单元采用相变材料，其余子存储单元采用反熔丝材料。

6.如权利要求1所述的具有冗余存储单元的相变随机存储器系统，其特征在于：部分子存储单元采用金属线，其余子存储单元采用反熔丝材料。

7.如权利要求1所述的具有冗余存储单元的相变随机存储器系统，其特征在于：部分子存储单元采用金属线，部分子存储单元采用反熔丝材料，其余子存储单元采用相变材料。

8.如权利要求1或3或4或5或6或7所述的具有冗余存储单元的相变随机存储器系统，其特征在于：所述相变材料为GeSbTe、SiSbTe、SiGe、SbTe或SiSb中的一种。

9.如权利要求1所述的具有冗余存储单元的相变随机存储器系统，其特征在于：如果所述副相变存储阵列的副相变存储单元和主相变存储阵列的主相变存储单元数目相同，则所述副相变存储阵列的副相变存储单元沿主相变存储阵列的位线方向和字线方向分别布置，每一位线方向布置的副相变存储单元与相应位线方向布置的主相变存储单元共享字线，且每一位线方向的副相变存储单元数目与主相变存储单元数目相同；每一字线方向布置的副相变存储单元与相应字线方向布置的主相变存储单元共享位线，其每一字线方向的副相变存储单元数目与主相变存储单元数目相同。

Images