CN103971747B - 一种反熔丝型可编程式存储器 - Google Patents

Abstract

本发明适用于抗单粒子翻转领域，提供了一种反熔丝可编程式存储器；该存储器包括存储单元、信号预处理电路、信号输出端以及信号输入端；在所述存储单元与所述信号输入端之间设置第一冗余结构模块和/或在所述存储单元与所述信号输出端之间设置第二冗余结构模块；所述第一冗余结构模块和/或所述第二冗余结构模块，通过算法和概率事件的方式纠正单粒子翻转事件；还可以在信号的输入端或者信号的输出端设置滤波电路对逻辑控制信号中出现的单粒子事件进行滤波处理；采用上述方案，能够有效屏蔽掉由于单粒子事件产生电路脉冲而造成的数据错误，确保电子系统在宇宙辐射环境中能够正常工作。

Description

一种反熔丝型可编程式存储器

技术领域

本发明属于抗辐照加固微电子学领域，尤其涉及一种反熔丝型可编程式存储器。

背景技术

随着航天技术的飞速发展，帮助人们对外太空的探索，用于卫星、运载火箭等搭建电子控制系统的半导体器件越来越多；在外太空中，各种射线和重离子组成的宇宙射线具有极强的穿透力，一般的半导体器件难以适应这种穿透力强的工作环境；尤其是用于存储电子控制系统基本数据及指令的存储器件，存储器件中的数据一旦受辐射影响出错，将直接影响控制系统的正常工作，甚至导致整个系统的失效。

单粒子翻转是宇宙辐射环境下集成电路最常见的可靠性问题之一，一般的存储器件遇到单粒子事件容易出现读出数据翻转的可能，数据的翻转可能会导致整个系统工作异常，因此需要对存储器件进行加固，减小单粒子翻转事件对电子系统的影响；由于反熔丝存储器的存储单元具有防单粒子翻转的结构特点，存储单元在编程或者非编程状态都不会出现翻转的现象；但是，反熔丝存储器中的预充电电路、译码电路、逻辑控制电路等与存储单元连接的电路结构依然容易受到辐射干扰产生单粒子事件，影响存储器甚至是整个电子控制系统的正常工作。

发明内容

本发明实施例的目的在于提供一种反熔丝型可编程式存储器，旨在解决现有的可编程式存储器在辐射环境容易受到单粒子翻转事件而影响电子控制系统正常工作的问题。

本发明实施例是这样实现的，一种反熔丝型可编程式存储器，包括存储单元、信号预处理电路、信号输入端以及信号输出端；所述信号预处理电路连接在所述信号输入端与所述存储单元之间，接收输入的输入信号，并将处理后的信号输出到存储单元；所述信号输出端接收所述存储单元的输出数据；在所述存储单元与所述信号输入端之间设置第一冗余结构模块和/或在所述存储单元与所述信号输出端之间设置第二冗余结构模块；所述第一冗余结构模块和/或所述第二冗余结构模块，通过算法和概率事件屏蔽冗余结构模块中产生翻转脉冲的方式纠正单粒子翻转事件。

进一步的，所述第一冗余结构模块设置在所述信号输入端和所述信号预处理电路之间，其中，所述第一冗余结构模块包括n路冗余信号输出，所述信号预处理电路包括与所述第一冗余结构模块n路冗余信号输出相对应的n个预处理子电路，所述n个预处理子模块分别对应连接所述的n路冗余信号输出；并分别连接到所述存储单元中；n为大于1的正整数（下文中出现的n同样表示为大于1的正整数）；

所述第一冗余结构模块设置在所述信号预处理电路中或者设置在所述信号预处理电路与所述存储单元之间；其中，所述信号预处理电路连接信号输入端接收输入信号；所述第一冗余结构模块包括n路冗余信号输出，所述第一冗余结构模块接收所述信号预处理电路处理信号，n路冗余信号输出分别连接到所述存储单元中。

再进一步的，所述第一冗余结构模块包括译码冗余结构子模块以及预充电冗余结构子模块；所述信号预处理电路包括译码子电路以及预充电子电路，所述译码冗余结构子模块连接所述译码子电路，接收所述译码子电路输出的译码信号，并连接到所述存储单元将所接收的译码信号冗余成多路冗余信号输出到所述存储单元中；所述预充电冗余结构子模块连接所述预充电子电路，接收所述预充电子电路输出的地址跳变信息，并连接到所述存储单元将所接收的地址跳变信息冗余成多路冗余信号输出到所述存储单元中。

在所述信号输入端和/或所述信号输出端还可以包括滤波电路模块；所述滤波电路模块接收输入的信号并滤除电路中产生的单粒子翻转脉冲信号。

在本发明实施例中，反熔丝型可编程式存储器，通过在信号输入端与存储单元之间和/或在存储单元与信号输出端之间设置冗余结构模块，利用所述冗余结构模块通过算法和概率事件等方式纠正单粒子翻转事件对存储器的影响，能够有效屏蔽掉由于单粒子事件产生电路脉冲而造成的输出数据错误，确保电子系统在宇宙辐射环境中能够正常工作。

附图说明

图1是本发明实施例一提供的反熔丝可编程式存储器结构图；

图2a是本发明实施例一提供的一种连接方式结构图；

图2b是本发明实施例一提供的另一种连接方式结构图；

图2c是本发明实施例一提供的第三种连接方式结构图；

图3是本发明实施例二提供的反熔丝可编程式存储器结构图；

图4是本发明实施例三提供的反熔丝可编程式存储器结构图；

图5是本发明实施例四中提供的第一冗余结构模块的电路结构图；

图6是本发明实施例四中提供的第二冗余结构模块的电路结构图；

图7是本发明实施例四中提供的滤波电路模块的电路结构图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在本发明实施例中，基于反熔丝型可编程式存储器，包括信号输入端、信号预处理电路、存储单元以及信号输出端；通过在信号输入端与存储单元之间和/或在存储单元与信号输出端之间设置冗余结构模块，利用所述冗余结构模块通过算法和概率事件等方式纠正存储器中数据受辐射发生单粒子翻转事件；从而加强了存储器应对辐射环境的工作能力。

实施例一：

图1示出了本实施例提供的反熔丝可编程式存储器结构图；所述存储器包括信号输入端100、信号预处理电路200、存储单元400以及信号输出端600；所述信号预处理电路200连接在所述信号输入端100与所述存储单元400之间，接收输入的输入信号，并将处理后的信号输出到存储单元400；所述信号输出端600接收所述存储单元400的输出数据；在所述信号输入端100和所述存储单元400之间以及所述存储单元400和所述信号输出端600之间分别设置有第一冗余结构模块300和第二冗余结构模块500；其中，所述第一冗余结构模块300可以设置在所述信号输入端100与所述存储单元400之间的信号传输路径上，例如，可以设置在所述信号输入端100与所述信号预处理电路200之间；或者设置在所述信号预处理电路200中；或者还可以设置在所述信号预处理电路200与所述存储单元400之间；所述第一冗余结构模块300用于通过算法和概率事件等方式将所接收信号冗余成多路冗余信号输出；所述第二冗余结构模块500，接收所述存储单元400的输出信号，通过算法和概率事件等方式处理后通过所述信号输出端输出数据；所述第一冗余结构模块300或者所述第二冗余结构模块500通过算法和概率事件的方式处理接收的数据，能够纠正电路中传输的信号发生单粒子翻转事件；可以有效防止存储器中单粒子翻转的问题，当存储器中数据受到辐射时，通过所述第一冗余结构模块300或者所述第二冗余结构模块500，能够屏蔽掉发生单粒子翻转产生的信号脉冲，避免输出数据错误。

以下以所述第一冗余结构模块300设置在所述信号输入端100和所述信号预处理电路300之间为例做说明，图2a示出本实施例提供的一种连接方式结构图；所述第一冗余结构模块300包括n路冗余信号输出，所述第一冗余结构模块300连接所述信号输入端100，接收所述信号输入端100输入的信号，并将所接收的输入信号冗余成n路冗余信号；所述信号预处理电路300包括n个与所述第一冗余结构模块的n路冗余信号相对应的n个预处理子电路，每一所述的处理子模块分别接收一路冗余信号，即所述第一冗余结构模块300输出的冗余信号分别连接第一预处理子电路、第二预处理子电路、直至第n预处理子电路；各预处理子模块分别对所接收的信号进行处理并将处理后的信号分别输出到所述存储单元中。将输入信号冗余成多路冗余信号并分别由不同处理子模块进行处理，如果某一路的信号发生翻转，与其它之路的信号不同则舍弃该路传输的数据，可以避免输入信号受到辐射环境影响，发生单粒子事件而影响输出的数据。

以下以所述第一冗余结构模块300设置在所述信号预处理电路300与所述存储单元400之间为例做说明，图2b示出本实施例中提供的另一种连接方式结构图；所述第一冗余结构模块300包括n路冗余信号输出，所述第一冗余结构模块300接收所述信号预处理电路200的输出信号，并将所接收的信号冗余成n路冗余信号分别输出到所述存储单元400中；将所述信号预处理电路200处理后的信号冗余成多路冗余信号并分别输入到所述存储单元400中，如果某一路传输的信号发生翻转，与其它之路的信号不同则舍弃该路传输的数据，可以避免信号受到辐射环境影响，发生单粒子事件而影响输出的数据。

以下以所述第一冗余结构模块300设置在所述信号预处理电路200中为例做说明，图2c示出本实施例中提供的第三种连接方式结构图；所述第一冗余结构模块300设置在所述信号预处理电路200中，所述信号预处理电路200处理的信号直接通过所述第一冗余结构模块300冗余成多路冗余信号，然后分别输出到所述存储单元400中；由于在辐射环境中，电子系统各模块电路之间的连接更为容易发生单粒子翻转事件，影响系统稳定性，因此将所述第一冗余结构模块300直接设置在所述信号预处理电路200中，可以避免系统中暴露过多的模块电路之间连接，降低所述电子系统发生单粒子翻转事件的概率；提高所述电子系统的稳定性。

值得注意的，上述在所述信号输入端100和所述存储单元400之间以及所述存储单元400和所述信号输出端600之间同时设置冗余结构模块的方案只作为本发明的较优实施方式说明，在实际设计中，也可以只选择在所述信号输入端100和所述存储单元400之间设置所述第一冗余结构模块300；或者只在所述存储单元400和所述信号输出端600之间设置所述第二冗余结构模块500；只设置所述第一冗余结构模块300或者只设置所述第第二冗余模块500，通过利用冗余结构模块的算法和概率事件等方式，同样可以有效纠正单粒子翻转事件，屏蔽掉输出的错误数据。

实施例二：

图3示出了本实施例中提供的反熔丝可编程式存储器结构图；所述反熔丝可编程式存储器包括信号输入端100，信号预处理电路200，n个存储单元400，信号输出端600，设置在所述信号处理电路200与所述存储单元400之间的第一冗余结构子模块300以及设置在所述存储单元400与所述信号输出端600之间的第二冗余结构模块500；其中，所述预处理电路200包括译码子电路201以及预充电子电路202，所述译码子电路201从所述信号输入端100接收输入信号，处理并输出译码信号；所述预充电子电路202从所述信号输入端100接收输入信号，处理并输出地址跳变信息；所述第一冗余结构模块300包括译码冗余结构子模块301以及预充电冗余结构子模块302；所述译码冗余结构子模块301接收所述译码电路201输出的译码信号，并将所接收的译码信号冗余n路冗余信号，每一路冗余信号对应输入到对应的一个存储单元400中；所述预充电冗余结构子模块302接收所述预充电子电路202输出的地址跳变信息，并将所接收的地址跳变信息冗余成n路冗余信号，每一路冗余信号对应输入到对应的一个存储单元400中。所述第二冗余结构模块500设置在所述存储单元400与所述信号输出端之间，包括m路信号输入，其中m为大于1的正整数（下文中出现的m同样表示为大于1的正整数）；所述第二冗余结构模块500的m路输入分别从n个存储单元中选择m个对应连接（若m>n则悬空多出的部分输入）；所述第二冗余结构模块500将从多个存储单元400中接收的信号进行计算处理，并将处理结构通过所述信号输出端向外输出数据。通过将信号冗余成多路冗余信号进行处理，可以提高数据屏蔽输出的准确性，而且，可以处理同时出现多路信号中出现单粒子翻转的情况。将译码信号和地址跳变信息分开到对应的处理模块处理，并分别采用对应子模块冗余信号，能够提高处理的效率。

同样的，本实施例中也不限于同时在信号输入端和信号输出端同时设置冗余结构模块，可以只在信号输入端或者信号输出端设置冗余结构模块。

实施例三：

图4示出本实施例中提供的反熔丝可编程式存储器结构图；所述存储器包括信号输入端100、译码子电路201、预充电子电路202、译码冗余结构子模块301、预充电冗余结构子模块302、三个存储单元400第二冗余结构模块500以及信号输出端600；所述译码冗余结构子模块301设置在所述译码子电路201中，包括三路冗余信号输出；所述预充电冗余结构子模块302设置在所述预充电子电路中，包括三路冗余信号输出；所述译码冗余结构子模块301接收译码信号，并将所接收的译码信号冗余成三路冗余信号分别输出到对应的三个存储单元400中；所述预充电冗余结构子模块302接收地址跳变信息，并将所接收的地址跳变信息冗余成三路冗余信号分别输出到对应的三个存储单元400中；所述第二冗余结构模块500包括三路冗余输入，三路冗余输入分别连接三个对应的存储单元400。在外太空辐射环境下，一般情况，容易在某一路中出现单粒子翻转事件，而同时出现两路或者多路发生单粒子翻转事件的概率非常的低，采用多路冗余输出输入的方式将对电路的分析能力要求非常高，因此，本实施例中采用较优的三路冗余信号，方便快速对其中单路中出现单粒子事件进行纠正。

进一步的，在所述信号输入端和信号的输出端还可以分别包括第一滤波电路模块101和第二滤波电路模块601，所述第一滤波电路模块101接收输入的逻辑控制信号，并将所接收的逻辑控制信号进行滤波处理后将信号输出到所述第二冗余结构模块500，所述信号输出端600设置的第二滤波电路模块601接收所述第二冗余结构模块500的输出信号，并将所接收的信号进行滤波处理。如果单粒子翻转事件出现在预充电路或者译码电路中，其恢复的时间一般相对较长，但是如果单粒子翻转事件出现在控制逻辑电路中，其恢复的时间一般比较短，因此，控制逻辑的控制信号可以单独输入到所述第一滤波电路模块101中，通过滤波方式快速滤除逻辑控制电路中由于单粒子翻转事件出现的脉冲信号；通过将译码电路，预充电电路，逻辑控制电路分别采用不同的方式纠正单粒子翻转产生的错误输出进行处理，可以快速有效恢复输出数据的正确性。当然，所述译码子电路201或者所述预充电子电路202所接收的信号同样可以先通过所述第一滤波电路模块101进行滤波处理后再输入到对应子电路中。

值得注意，本实施例中的滤波电路模块，同样可以只设置在信号输入端或者信号的输出端；即，只在所述信号输入端100设置所述第一滤波电路模块101，或者只在所述信号输出端600设置所述第二滤波电路模块601。

实施例四：

图5示出本实施例提供的第一冗余结构模块的结构图；所述第一冗余结构模块30包括译码冗余结构子模块301或预充电冗余结构子模块302，所述译码冗余结构子模块301或预充电冗余结构子模块302包括由第一至第七反相器连接组成，所述第一反相器INV1的输入端接收所述译码冗余结构子模块301输出的译码信号或者所述预充电冗余结构子模块输出的地址跳变信息；所述第一反相器INV1、第二反相器INV2和第三反相器INV3串联连接形成第一路冗余信号输出X0；所述第一反相器INV1、第四反相器INV4和第五反相器INV5串联连接形成第二路冗余信号输出X1；所述第一反相器INV1、第六反相器INV6和第七反相器INV7串联连接形成第三路冗余信号输出X2；三路冗余信号输出X0、X1、X2分别连接到三个存储单元400。当然，所述译码冗余结构子模块301或者所述预充电冗余结构子模块302也可以设置为包括由多个反相器串联组成的n路并联输出，由于设置的支路越多对电路处理分析能力的要求越强，花费的处理时间也越长，另外，两条支路或者多余两条支路同时出现单粒子翻转事件的概率非常低；为了电路能够更高效的纠正单粒子翻转事件，本实施例采用三条并列支路的冗余输出方式。

图6示出本实施例提供的第二冗余结构模块的电路结构图；所述第二冗余结构模块500为三路冗余信号输入，所述第二冗余结构模块500包括第一至第三两输入与非门NAND1、NAND2、NAND3以及一个三输入与非门NAND4；其中，三路冗余信号输入分别接收三个所述存储单元400的输出信号，从三路冗余信号中选择不同的两路信号输入到所述两输入与非门的输入端，且不同的两输入与非门的输入信号不能完全相同，三个两输入与非门的输出端分别连接所述三输入与非门NAND4的输入端，所述三输入与非门NAND4的输出端连接到所述信号输出端600；所述三输入与非门NAND4的输出信号为所述第二冗余结构的输出信号；例如，所述三个存储单元分别输出信号A、B和C，所述第一两输入与非门NAND1的输入端接收信号A和B；所述第二两输入与非门NAND2的输入端接收信号A和C；所述第三两输入与非门NAND3的输入端接收信号B和C；所述三输入与非门NAND4的输入端分别接收所述第一两输入与非门NAND1、所述第二两输入与非门NAND2以及所述第三两输入与非门NAND3的输出信号，所述三输入与非门NAND4的输出信号为所述第二冗余结构的输出信号，所述三输入与非门NAND4的输出端连接所述信号输出端600，将处理后的数据通过所述信号输出端600输出；同样的，所述第二冗余结构模块500也可以设置为包括并联的n路输入，但设置多支路对电路处理分析能力的要求高，花费的处理时间也长，另外，两条支路或者多余两条支路同时出现单粒子翻转事件的概率非常低；为了电路能够更高效的纠正单粒子翻转事件，本实施例采用三条并列支路的冗余输入方式。

图7示出本实施例提供的滤波电路模块的电路结构图；所述第一滤波电路模块101或者所述第二滤波模块601，包括第八反相器INV8、第九反相器INV9、第一滤波电容C0以及第二滤波电容C1；其中，所述第八反相器INV8的输入端接收输入的逻辑控制信号，所述第九反相器INV9的输入端连接所述第八反相器INV8的输出端；所述第一滤波电容C0的一端连接所述第八反相器INV8的输出端，另一端接地；所述第二滤波电容C1的一端连接所述第九反相器INV9的输出端，另一端接地；从所述第九反相器INV9的输出端输出所述滤波电路模块的输出信号。当逻辑控制电路中发生单粒子事件产生脉冲时，所述产生的脉冲输入到滤波电路模块时，滤波电路将会对信号中的脉冲进行滤波处理，滤除电路中的脉冲后输出正确的数据；可以有效纠正逻辑控制电路中发生的单粒子翻转事件。

在本发明实施例中，基于反熔丝型的只读存储器，通过在信号的输入端与存储单元之间或者存储单元与信号的输出端之间设置冗余结构模块，通过将信号进行冗余分析处理，能够有效屏蔽掉由于单粒子翻转事件而产生的电路脉冲，避免因为电路中发生单粒子翻转事件而输出错误的数据而影响电子控制系统的正常工作；进一步，通过设置译码冗余结构子模块和预充电冗余结构子模块分别对译码信号和地址跳变信息进行冗余处理，以及设置滤波电路模块对逻辑控制信号进行滤波处理；能够有效针不同的电路模块出现单粒子翻转事件进行不同的处理，提高存储器抗单粒子翻转的能力。而且，本发明设置增加的电路不会影响存储器本来的拓扑结构和读写逻辑功能，同时对芯片功耗影响较小，在牺牲部分读取速度和芯片面积的同时较大的提高了存储器芯片抗单粒子翻转的能力。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种反熔丝型可编程式存储器，包括存储单元、信号预处理电路、信号输入端以及信号输出端；所述信号预处理电路连接在所述信号输入端与所述存储单元之间，接收输入的输入信号，并将处理后的信号输出到存储单元；所述信号输出端接收所述存储单元的输出数据；其特征在于，在所述存储单元与所述信号输入端之间设置第一冗余结构模块和在所述存储单元与所述信号输出端之间设置第二冗余结构模块；所述第一冗余结构模块和所述第二冗余结构模块，通过算法和概率事件屏蔽所述冗余结构模块中产生翻转脉冲的方式纠正单粒子翻转事件；

或者在所述存储单元与所述信号输出端之间设置第二冗余结构模块，所述第二冗余结构模块通过算法和概率事件屏蔽所述第二冗余结构模块中产生翻转脉冲的方式纠正单粒子翻转事件；

所述信号输入端和所述信号输出端分别包括滤波电路模块，其中，所述信号输入端设置第一滤波电路模块，所述信号输出端设置第二滤波电路模块；所述第一滤波电路模块和所述第二滤波电路模块分别连接所述第二冗余结构模块，所述第一滤波电路模块接收逻辑控制信号，并将所述逻辑控制信号输入到所述第二冗余结构模块；所述第二滤波电路模块接收所述第二冗余结构模块的输出信号。

2.如权利要求1所述的存储器，其特征在于，所述第一冗余结构模块设置在所述信号输入端和所述信号预处理电路之间，其中，所述第一冗余结构模块包括n路冗余信号输出，所述信号预处理电路包括与所述第一冗余结构模块n路冗余信号输出相对应的n个预处理子电路，所述n个预处理子模块分别对应连接所述的n路冗余信号输出；并分别连接到所述存储单元中；n为大于1的正整数。

3.如权利要求1所述的存储器，其特征在于，所述第一冗余结构模块设置在所述信号预处理电路中或者设置在所述信号预处理电路与所述存储单元之间；其中，所述信号预处理电路连接信号输入端接收输入信号；所述第一冗余结构模块包括n路冗余信号输出，所述第一冗余结构模块接收所述信号预处理电路处理信号，n路冗余信号输出分别连接到所述存储单元；n为大于1的正整数。

4.如权利要求3所述的存储器，其特征在于，所述第一冗余结构模块包括译码冗余结构子模块以及预充电冗余结构子模块；所述信号预处理电路包括译码子电路以及预充电子电路，所述译码冗余结构子模块连接所述译码子电路，接收所述译码子电路输出的译码信号，并连接到所述存储单元将所接收的译码信号冗余成多路冗余信号输出到所述存储单元中；所述预充电冗余结构子模块连接所述预充电子电路，接收所述预充电子电路输出的地址跳变信息，并连接到所述存储单元将所接收的地址跳变信息冗余成多路冗余信号输出到所述存储单元中。

5.如权利要求4所述的存储器，其特征在于，所述译码冗余结构子模块和/或预充电冗余结构子模块的冗余信号输出为三路；所述译码冗余结构子模块或者所述预充电冗余结构子模块包括第一至第七反相器，其中，所述第一反相器的输入端接收输入信号；所述第一、第二和第三反相器串联连接形成第一路冗余信号输出；所述第一、第四和第五反相器串联连接形成第二路冗余信号输出；所述第一、第六和第七反相器串联连接形成第三路冗余信号输出；三路冗余信号输出分别连接到三个存储单元中。

6.如权利要求1－5任一项所述的存储器，其特征在于，所述第二冗余结构模块包括m路冗余信号输入，所述第二冗余结构模块的m路冗余信号输入分别连接对应的存储单元；其中，m为大于1的整数。

7.如权利要求6所述的存储器，其特征在于，所述第二冗余结构模块为三路冗余信号输入，所述第二冗余结构模块包括第一至第三两输入与非门以及一个三输入与非门；其中，三路冗余信号输入分别接收三个存储单元的输出信号，从三路冗余信号中选择不同的两路信号输入到两输入与非门的输入端且不同的两输入与非门的输入信号不能完全相同，三个两输入与非门的输出端分别连接所述三输入与非门的输入端，所述三输入与非门的输出信号为所述第二冗余结构的输出信号。

8.如权利要求1所述的存储器，其特征在于，所述第一滤波电路模块和/或所述第二滤波电路模块包括第八反相器、第九反相器、第一滤波电容以及第二滤波电容；其中，所述第八反相器的输入端接收输入信号，所述第九反相器的输入端连接所述第八反相器的输出端；所述第一滤波电容的一端连接所述第八反相器的输出端，另一端接地；所述第二滤波电容的一端连接所述第九反相器的输出端，另一端接地；从所述第九反相器的输出端输出所述滤波电路模块的输出信号。