CN101101793A - 包括硫族化物材料的一次可编程器件及其操作方法 - Google Patents

包括硫族化物材料的一次可编程器件及其操作方法 Download PDF

Info

Publication number
CN101101793A
CN101101793A CNA2007101278207A CN200710127820A CN101101793A CN 101101793 A CN101101793 A CN 101101793A CN A2007101278207 A CNA2007101278207 A CN A2007101278207A CN 200710127820 A CN200710127820 A CN 200710127820A CN 101101793 A CN101101793 A CN 101101793A
Authority
CN
China
Prior art keywords
fuse
electrode
chalkogenide
pattern
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101278207A
Other languages
English (en)
Inventor
郑椙旭
孔晙赫
吴泂录
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101101793A publication Critical patent/CN101101793A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

提出了一种对一次可编程器件进行编程的方法。将衬底中设置的开关器件导通，并且向与开关器件电连接的熔丝施加编程电流从而切断熔丝。所述熔丝包括：第一电极，与开关器件相连；第二电极，与第一电极间隔开；以及硫族化物图案，设置在第一电极与第二电极之间。还公开了相关的一次可编程器件、相变存储器件和电子系统。

Description

包括硫族化物材料的一次可编程器件及其操作方法
技术领域
本发明涉及一种半导体器件和包括所述半导体器件的电子系统，更具体地，涉及一种一次可编程器件、具有所述一次可编程器件的存储器件、包括所述一次可编程器件的电子系统、以及操作所述一次可编程器件的方法。
背景技术
电子系统可以包括一个或更多集成电路器件，例如微处理器、输入/输出(I/O)单元、可编程门阵列、存储器件。存储器件可以包括冗余修复器件。当在制造器件之后在其上执行预定的编程操作时，可以改变具有冗余修复电路的器件的功能或电路结构。
可以将存储器件分类为易失性存储器件和非易失性存储器件。相变存储器件(phase change memory device)是一种众所周知的非易失性存储器件。相变存储器件可以包括设置在衬底的单元区域中的相变存储单元的阵列。相变存储单元包括开关器件和与开关器件串联的数据存储元件。数据存储元件可以具有顶部电极和底部电极以及其间的相变材料层，在所述数据存储器件上电极之一与开关器件电连接。相变材料可以包括硫族化合物材料。
然而，当单元之一有缺陷时，相变存储器件可能不能正确地操作。为了克服该问题，广泛地采用提供冗余修复电路的技术。冗余修复电路包括衬底的熔丝(fuse)区中的一个或更多熔丝。使用测试过程找到有缺陷的单元，并且使用修复过程切断与有缺陷单元相连的熔丝。在这种情况下，通过冗余修复电路将有缺陷的单元用相应的冗余存储单元代替。
切断熔丝的方法可以包括用激光束熔化熔丝。在这种情况下，为了在切断与有缺陷单元相连的熔丝的同时防止相邻的熔丝损坏，熔丝之间的间隔应该大于激光束照射的区域。因此熔丝之间间隔的减小可能受限于由激光束照射区域的尺寸。此外，可能难以将其它器件堆叠到熔丝上。因此，采用激光束切断熔丝的方法可能减小器件的集成密度。
为了解决该问题，可以电学地切断与有缺陷单元相连的熔丝。传统的熔丝由多晶硅层或金属层形成。可以提供较高的驱动电流以切断与有缺陷单元相连的熔丝。因为可能需要较高的驱动电流，开关器件的尺寸也需要相对较大。较大的开关器件可能消耗过多的面积和/或功率。
同时，在2004年3月9日出版的、与美国专利6,703,680相对应的Toyoshima Yoshiaki的题为“Programmable Element，ProgrammableCircuit and Semiconductor Device”的韩国专利公开No.2003-0045603中公开了形成熔丝的其它方法。在2006年5月30日出版的、与美国专利7,052,941相对应的Sang Yun Lee的题为“Three Dimensional ICStructure and Fabricating Method Thereof for Forming VariousSemiconductor Devices Having Vertical Structure By ApplingThree-Dimensional IC”的韩国专利公开No.10-2005-0003326中公开了形成熔丝的其它方法。
最后，在Matsuo Mie等人的题为“Fuse Device”的日本专利公开No.2004-103604中描述了一种熔丝设备。如在该专利公开摘要的英语译文中所描述的，熔丝器件配置有：在半导体衬底上形成的绝缘膜，以及在绝缘膜内部形成的、并且利用由来自加热装置的热引起的相变来改变电阻以设定信息的熔丝。相变熔丝由致使马氏体转变(martensitetransformation)的硫族化物或其合金组成。在加热熔丝之后，使其迅速地冷却以便存储信息。
发明内容
本发明的一些实施例提出了一种对包括硫族化物材料的熔丝进行编程的方法。这些方法提供足够的电流通过熔丝，以切断包括硫族化物材料的熔丝。在一些实施例中，对硫族化物材料本身进行切断。
本发明的其它实施例涉及对一次可编程器件进行编程的方法，所述一次可编程器件包括衬底中彼此电连接的开关器件和熔丝。这些编程方法包括导通开关器件以施加足够的编程电流来切断熔丝。熔丝包括：第一电极，与开关器件相连；第二电极，与第一电极间隔开；以及硫族化物图案，将第一电极与第二电极电连接。
本发明的其它实施例涉及熔丝本身。这些熔丝可以包括衬底和熔丝本体，所述熔丝本体包括衬底上的硫族化物材料。熔丝本体包括切断部分，其中所述切断部分将熔丝本体分为两个紧密地间隔开的部分。在一些实施例中，硫族化物本身包括切断部分。
本发明的其它实施例涉及一次可编程器件。一次可编程器件包括在衬底中设置的开关器件。熔丝与开关器件电连接。熔丝包括：第一电极，与开关器件电连接；第二电极，与第一电极间隔开；以及硫族化物图案，设置在第一和第二电极之间。当开关器件导通并且将编程电流施加到熔丝上时，熔丝被切断。
在本发明的一些示范性实施例中，开关器件可以具有可以切断熔丝的电流驱动能力。此外，开关器件可以包括：金属氧化物半导体(MOS)晶体管；彼此并联的多个MOS晶体管；二极管和/或彼此并联的多个二极管。
在其它示范性实施例中，第一电极和硫族化物图案之间的接触区具有比硫族化物图案小的宽度。
仍然在其它示范性实施例中，硫族化物图案的至少一部分可以具有比第一电极和硫族化物图案之间的接触区小的截面面积。
在一些示范性实施例中，可以通过所施加的编程电流切断第一电极的一部分。在其它实施例中，可以通过所施加的编程电流来切断第一电极和硫族化物图案之间的接触区。仍然在其它实施例中，可以通过所施加的编程电流来切断硫族化物图案本身的一部分。
在其它示范性实施例中，第一电极可以包括Ti、Zr、Hf、V、Nb、Ta、W、TiN、ZrN、HfN、VN、NbN、TaN、WN、CoSi、TiSi、TaSi、NiSi、TiAlN、TiCN、TaCN、TiSiN和/或TaSiN。
在其它示范性实施例中，硫族化物图案可以包括锗(Ge)、锑(Sb)和碲(Te)的合金。
本发明的其它实施例提出了一种集成电路相变存储器件。这些相变存储器件包括在集成电路衬底中包括相变材料的相变存储器件的阵列。还将包括相变材料的冗余相变存储单元的阵列设置在集成电路衬底中。还将电路设置在集成电路衬底中，所述集成电路衬底被配置成将一个冗余相变存储单元代替有缺陷的至少一个相变存储单元。所述电路包括至少一个熔丝，所述熔丝包括相变材料。
根据本发明其它实施例的相变存储器件包括：衬底，所述衬底包括单元阵列区、冗余单元阵列区和冗余修复电路区。将相变存储单元设置在单元阵列区中。将冗余存储单元设置在冗余单元阵列区中。将开关器件设置在冗余修复电路区中。熔丝与开关器件电连接。熔丝包括：第一电极，与开关器件电连接；第二电极，与第一电极间隔开；以及硫族化物图案，设置在第一和第二电极之间。当开关器件导通并且将编程电流施加到熔丝时，熔丝被切断。
本发明的其它实施例涉及一种电子系统，包括：微处理器；输入/输出单元，与微处理器通信数据；以及一次可编程器件，与微处理器通信数据。电子系统的一次可编程器件包括设置在衬底中的开关器件。熔丝与开关器件电连接。熔丝包括：第一电极，与开关器件电连接；第二电极，与第一电极间隔开；以及硫族化物图案，设置在第一和第二电极之间。当开关元件导通并且将编程电流施加到熔丝时，熔丝被切断。
附图说明
图1示意性地说明根据本发明一些实施例的具有一次可编程器件的相变存储器件。
图2是根据本发明一些实施例的具有一次可编程器件的冗余修复电路的等效电路图。
图3是说明根据本发明一些实施例的一次可编程器件的等效电路图。
图4是根据本发明一些实施例的一次可编程器件的平面图。
图5至图7是沿图4的线I-I’得到的剖面图，说明根据本发明一些实施例的一次可编程器件的编程操作。
图8是根据本发明一些实施例的一次可编程器件的平面图。
图9是沿图8的II-II’线得到的剖面图，说明根据本发明一些实施例的一次可编程器件。
图10是说明根据本发明一些实施例的一次可编程器件的编程操作的平面图。
图11是沿图10的II-II’线得到的剖面图，说明根据本发明一些实施例的一次可编程器件的编程操作。
图12是说明根据本发明一些实施例的一次可编程器件的等效电路图。
图13是说明根据本发明一些实施例的一次可编程器件的等效电路图。
图14是说明根据本发明一些实施例的一次可编程器件的平面图。
图15和图16是沿图14的III-III’线得到的剖面图，说明根据本发明一些实施例的一次可编程器件的编程操作。
图17和图18是沿图14的III-III’线得到的剖面图，说明根据本发明一些实施例的一次可编程器件的编程操作。
图19示意性地说明采用根据本发明一些实施例的一次可编程器件的电子系统。
图20是说明根据本发明一些实施例的一次可编程器件的编程操作测试结果的电阻特征的曲线。
具体实施方式
现在将参考附图对本发明进行更全面地描述，附图中示出本发明的示例实施例。然而，本发明可以实施为很多不同的形式，并且不应该被解释为局限于这里阐述的示例实施例。相反地，提出这些公开的实施例使得使该公开将变得彻底和完整，而且对于本领域的技术人员来说将可以完全传达本发明的范围。在附图中，为清楚起见，可以对层和区域的尺寸和相对尺寸进行夸大。此外，这里描述和说明的每一个实施例还包括其互补导电类型的实施例。贯穿全文，相似的数字表示相似的元件。
应该理解的是，当将一个元件或层称作在另一个元件或层“上面”或者与另一个元件“连接”和/或“耦接”时，它可以位于另一个元件或层的直接上面、或者与另一个元件直接连接或耦接，或者可以存在其它中间元件或层。相反，当将一个元件称作在另一个元件或层的“直接上面”、或者与另一个元件或层“直接连接”和/或“直接耦接”时，不存在中间元件或层。如这里所使用的，术语“和/或”包括一个或更多个相关的所列项目的任何和全部组合。
应该理解的是，尽管在这里可以使用术语第一、第二、第三等来描述不同的元件、部件、区域、层和/或部分，这些元件、部件、区域、层和/或部分并不应该由这些术语所限定。这些术语仅用于将一个元件、部件、区域、层和/或部分与另一个元件、部件、区域、层和/或部分相区分。例如，在不背离本发明教义的情况下，可以将以下讨论的第一元件、部件、区域、层和/或部分称作第二元件、部件、区域、层和/或部分。
这里可以将诸如“下方”“下部”“上方”“上部”等之类的空间相关术语用于简化说明以描述如图中说明的相对于另一个元件(或多个)和/或特征(或多个)的元件和/或特征的关系。应该理解的是，空间相关术语意欲包括在使用或操作中除了附图所示的取向之外的不同取向。例如，如果将图中的器件旋转，如所描述的在其它元件或特征“下方”的元件然后取向为在其它元件或特征的“上方”。因此，示例术语“下方”可以包含上方和下方两个取向。可以将器件另外地取向(旋转90°或其它取向)，并且因此可以解释这里使用的空间相对描述词。此外，术语“在…下面”表示一个层或区域与另一个层或区域相对于衬底的关系，如图中说明。
这里使用的术语仅用于描述具体实施例的目的，并且并非意欲限制本发明。如这里所使用的，单数形式的冠词和定冠词也包括复数形式，除非上下文清楚地另外描述。应该进一步理解的是，当在说明书中使用时，术语“包括”、“包含”指存在所声明的特征、整体、步骤、操作、元素、和/或部件，但是不排除存在或附加一个或多个其他特征、整体、步骤、操作、元素、部件、和/或其组合。
这里参考作为本发明理想实施例(和中间结构)的示意性说明的平面和剖面说明来描述本发明的示例实施例。从而，例如，可以期望作为制造技术和/或容限的结果对所说明形状的变体。因此，不应该将本发明所公开的示例实施例解释为限制于本文说明的具体形状的区域，除非这里清楚地如此限定，而是包括例如由制造产生的形状背离。例如典型地，作为矩形说明的注入区具有圆形的或弯曲的特征和/或在其边缘处注入浓度的梯度，而不是从注入区到非注入区的二态改变。同样地，通过注入形成的掩埋区可以导致在掩埋区和通过其发生注入的表面之间的区域中的一些注入。因此，图中所示的区域本质上是示意性的，并且它们的形状并非意欲说明设备区域的实际形状，并且并非意欲限制本发明的范围，除非这里清楚地如此限定。
除非另外定义，这里使用的所有术语(包括技术和科学术语)具有由该示例实施例所属领域的技术人员通常所理解的相同意义。应该进一步理解的是，例如那些在常用字典中定义的术语，应该被解释为具有与在相关领域和本公开内容中的意义一致的含义，并且将不被解释为理想化或过于刻板的理解，除非这里清楚地如此限定。
首先，将参考图1和图2描述根据本发明一些实施例的具有一次可编程器件和冗余修复电路的相变存储器件。
参考图1，根据本发明一些实施例的具有一次可编程器件的相变存储器件包括单元阵列区10、冗余单元阵列区20、行解码器16、读/写控制电路14、列解码器12、和冗余修复电路区30。
单元阵列区10即存储单元区具有多条字线WL、多条位线BL、和多个相变存储单元100。位线BL可以与字线WL交叉，并且可以将相变存储单元100设置在字线WL和位线BL的交叉点处。
冗余单元阵列区20可以与单元阵列区10相邻。多条字线WL可以延伸至冗余单元阵列区20中。冗余单元阵列区20可以具有多条开关位线SBL和冗余存储单元100’。开关位线SBL可以与字线WL交叉，并且可以将冗余存储单元100’设置在字线WL与开关位线SBL的交叉点处。
每一个相变存储单元100均包括：相变电阻器RP，与位线BL之一电连接；以及单元开关器件，与相变电阻器RP电连接。相变电阻器RP可以包括第一和第二端子以及插入到第一和第二端子之间的相变材料层，并且单元开关器件可以包括具有栅电极、源极区和漏极区的存取晶体管TA。在一些实施例中，相变电阻器RP的第一端子与存取晶体管TA的漏极区电连接，而相变电阻器RP的第二端子与位线BL电连接。此外，存取晶体管TA的栅电极与任意一条字线WL相连，并且存取晶体管TA的源极区与源极线电连接。
每一个冗余存储单元100’均包括：另一个相变电阻器RP’，与开关位线SBL之一电连接；以及冗余单元开关器件，与相变电阻器RP’电连接。冗余单元开关器件可以是具有栅电极、源极区和漏极区的另一个存取晶体管TA’。
可以将行解码器16设置在单元阵列区10的一侧处，并且与字线WL电连接。行解码器16可以用于选择任意一条字线WL。
可以将列解码器12设置在单元阵列区10的另一侧处，并且经由读/写控制电路14与位线BL电连接。列解码器12可以用于选择位线BL。可以将读/写控制电路14设置在列解码器12和单元阵列区10之间。
冗余修复电路区30可以与读/写控制电路14相邻。冗余修复电路区30可以具有冗余修复电路。冗余修复电路可以与读/写控制电路14以及列解码器12电连接。冗余修复电路可以用于用选定的开关位线SBL代替选定的位线BL。在这种情况下，可以将有缺陷的相变存储单元100用相应的冗余存储单元100’代替。
图2是根据本发明一些实施例的具有一次可编程器件的冗余修复电路的等效电路图。
参考图2，冗余修复电路可以包括一次可编程器件200、固定电阻器R2、一对负载晶体管TL1和TL2、一对驱动晶体管TD1和TD2、以及一对复位晶体管TR1和TR2。
一次可编程器件200可以包括开关器件和熔丝RF。开关器件可以是开关晶体管TS。开关晶体管TS的栅电极可以与栅极输电线相连W1。开关晶体管TS的漏极区可以通过第一互连211与熔丝RF的一端相连。熔丝RF的另一端可以与电源线VCC相连。开关晶体管TS的源极区可以与地线Vss或源极线相连。
驱动晶体管TD1和TD2以及复位晶体管TR1和TR2可以是N型金属氧化物半导体(NMOS)晶体管，并且那对负载晶体管TL1和TL2可以是PMOS晶体管。
第一负载晶体管TL1的源极区可以通过第一互连211与熔丝RF的一端相连。第二负载晶体管TL2的源极区可以与固定电阻器R2的一端相连。固定电阻器R2的另一端可以与电源线Vcc相连。即，熔丝RF和固定电阻器R2可以与电源线Vcc电连接。熔丝RF可以具有比固定电阻器R2地的电阻。
第一驱动晶体管TD1的源极区可以与地线Vss电连接，并且第一驱动晶体管TD1的漏极区可以与第一负载晶体管TL1的漏极区相连。类似地，第二驱动晶体管TD2的源极区可以与地线Vss电连接，并且第二驱动晶体管TD2的漏极区可以与第一负载晶体管TL1的漏极区相连。
第二负载晶体管TL2的漏极区和第二驱动晶体管TD2的漏极区与第一节点N1相对应。第一节点N1可以与控制信号线S1相连。第一负载晶体管TL1的漏极区和第一驱动晶体管TD1的漏极区与第二节点N2相对应。第一负载晶体管T1的栅电极和第一驱动晶体管TD1的栅电极可以与第一节点N1电连接。第二负载晶体管TL2的栅电极和第二驱动晶体管TD2的栅电极可以与第二节点N2电连接。
第一复位晶体管TR1的漏极区可以与第二节点N2电连接。第一复位晶体管TR1的源极区可以与地线Vss相连。第二复位晶体管TR2的漏极区可以与第一节点N1电连接。第二复位晶体管TR2的源极区可以与地线Vss相连。第一复位晶体管TR1的栅电极和第二复位晶体管TR2的栅电极可以与复位栅极输电线W0相连。
当将高于阈值电压的复位栅极电压施加到复位栅极输电线W0时，第一复位晶体管TR1和第二复位晶体管TR2可以导通。在这种情况下，第一节点N1和第二节点N2可以具有与地线Vss实质相同的电势差。随后，停止提供复位栅极电压，并且将修复操作电压施加到输电线Vcc。在这种情况下，熔丝RF具有低于固定电阻器R2的电阻，使得第二节点N2表现出比第一节点N1相对较高的电势差。即，可以通过控制信号线S1获得输出信号“0”。
同时，当将高于阈值电压的编程栅极电压施加到栅极输电线W1、并且将编程电压施加到输电线Vcc时，编程电流IW可以流过熔丝RF。在一些实施例中，编程电流IW具有足够切断熔丝RF的量。在这种情况下，可以通过所施加的编程电流IW来切断熔丝RF。此外，开关晶体管TS可以具有可以切断熔丝RF的电流驱动能力。
如上所述，熔丝RF具有低于固定电阻器R2的电阻。然而，已切断的熔丝具有高于固定电阻器R2的电阻。在这种情况下，当将修复操作电压施加到输电线Vcc时，第一节点N1表现出比第二节点N2相对较高的电势差。即，可以通过控制信号线S1获得输出信号“1”。
输出信号“0”和输出信号“1”可以用于利用选定的开关位线SBL来代替选定的位线BL。因此，冗余修复电路可以用于利用选定的开关位线SBL来代替选定的位线BL。在这种情况下，有缺陷的相变存储单元100可以用相应的冗余存储单元100’来代替。
图3是说明根据本发明其它实施例的一次可编程器件的等效电路图。
参考图3，根据本发明这些实施例的一次可编程器件200’可以包括第一和第二开关晶体管TS1和TS2、以及熔丝RF。第一和第二开关晶体管TS1和TS2可以用作开关器件。
第一和第二开关晶体管TS1和TS2的栅电极可以与栅极输电线W1相连。第一和第二开关晶体管TS1和TS2的漏极区可以通过第一互连211与熔丝RF的一端电连接。熔丝RF的另一端可以与电源线Vcc相连。第一和第二开关晶体管TS1和TS2的源极区可以与地线Vss或源极线相连。
如图3所示，第一和第二开关晶体管TS1和TS2可以彼此并联。因此它们可以具有相对较高的电流驱动能力。
如参考图2所述，编程电流IW可以具有足够切断熔丝RF的量。因此，开关器件应该具有能够切断熔丝RF的电流驱动能力。因此，可以通过彼此并联地连接多个晶体管来实现所述开关器件。
现在将参考图4至图7描述根据本发明一些实施例的一次可编程器件及其操作方法。
参考图4和图5，根据本发明一些实施例的一次可编程器件200可以具有隔离层202以限定衬底201中的有源区203。衬底201可以是体晶片，例如单晶硅晶片或绝缘体上半导体(SOI)衬底。隔离层202可以包括诸如氧化硅层之类的绝缘材料。
可以将绝缘栅电极207设置为横跨有源区203。可以将漏极区204和源极区205设置在与栅电极207的相对侧相邻的有源区中。栅电极207可以包括多晶硅层、金属层和/或金属硅化物层。漏极区204和源极区205可以是高浓度杂质区。栅电极207、有源区203、漏极区204和源极区205可以组成开关晶体管TS。栅电极207可以与栅极输电线(图2的W1)相连。
栅电极207、漏极区204和源极区205可以由层间绝缘层206覆盖。层间绝缘层206可以包括诸如氧化硅层、氮化硅层和/或氮氧化硅层之类的绝缘层。
可以将第一互连211设置在层间绝缘层206内部。第一互连211可以通过第一接触柱塞(plug)208与漏极区204电连接。可以将第二互连224设置在层间绝缘层206上。可以将熔丝RF设置在第一互连211和第二互连224之间。可以将熔丝RF设置在层间绝缘层206内部。第二互连224可以与电源线Vcc相连。
熔丝RF可以包括第一电极215、第二电极217和硫族化物图案216。第一电极215可以与第一互连211接触。可以将第二电极217设置在第一电极215上面。可以将硫族化物图案216设置在第一电极215和第二电极217之间。如所说明的那样，第一电极215和硫族化物图案216之间的接触区可以具有比硫族化物图案216小的宽度。硫族化物图案216可以将第一电极215与第二电极217电连接。第二电极217可以通过第二接触柱塞223与第二互连224电连接。
第一互连211、第一接触柱塞208、第二互连224和第二接触柱塞223可以包括多晶硅层、金属层和/或金属硅化物层。第一电极215可以包括Ti、Zr、Hf、V、Nb、Ta、W、TiN、ZrN、HfN、VN、NbN、TaN、WN、CoSi、TiSi、TaSi、NiSi、TiAlN、TiCN、TaCN、TiSiN和/或TaSiN。硫族化物图案216可以是锗(Ge)、锑(Sb)和碲(Te)的合金。第二电极217可以是诸如氮化钛层之类的导电层。
可以将第三互连212设置在层间绝缘层206内部。第三互连212可以通过第三接触柱塞209与源极区205电连接。第三互连212和第三接触柱塞209可以包括多晶硅层、金属层和/或金属硅化物层。第三互连212可以与地线Vss或源极线相连。
参考图4和图6，可以将比阈值电压高的编程栅极电压施加到栅电极207上，并且可以将编程电压施加到第二互连224上。在这种情况下，编程电流可以流过熔丝RF。当编程电流具有可以切断熔丝RF的量时，可以通过编程电流切断熔丝RF。
如图6所示，第一电极215可以具有比硫族化物图案216小的截面面积。此外，第一电极215可以具有组合的薄和厚图案。可以通过编程电流切断第一电极215。例如，可以切断第一电极215的最薄部分。开关晶体管TS可以具有可以切断第一电极215的电流驱动能力。
已切断的第一电极215’可以用于将硫族化物图案216与第一互连211电绝缘。即已切断的第一电极215’、硫族化物图案216和第二电极217可以组成已切断的熔丝RF’。已切断的熔丝RF’可以具有比固定电阻器(图2的R2)高的电阻。
参考图4和图7，第一电极215和硫族化物图案216之间的接触区可以具有比硫族化物图案215小的宽度。可以通过编程电流切断第一电极215和硫族化物图案216之间的接触区。
具体地，可以将比阈值电压高的编程栅极电压施加到栅电极207上，并且可以将编程电压施加到第二互连224上。在这种情况下，编程电流可以流过熔丝RF。当编程电流具有可以切断熔丝RF的量时，可以通过编程电流切断熔丝RF。
切断了接触区的第一电极215”、硫族化物图案216、和第二电极217可以组成已切断的熔丝RF’。已切断的熔丝RF’可以具有比固定电阻器(图2的R2)高的电阻。
在一些实施例中，与由传统的金属或多晶硅层形成的熔丝相比，甚至可以通过相对较小的编程电流来切断第一电极215和硫族化物图案216之间的接触区。因此，可以减小或者最小化开关器件的尺寸。即，可以实现有利于高集成度的一次可编程器件。
图8和图10是说明根据本发明其它实施例的一次可编程器件200”及其编程操作的平面图，以及图9和图11是沿图8和图10的II-II’线得到的剖面图，说明根据本发明这些实施例的一次可编程器件200”及其编程操作。
参考图8和图9，根据本发明这些实施例的一次可编程器件200”可以具有隔离层202以限定半导体衬底201中的有源区203。现在将简要描述这些一次可编程器件200”和参考图4至图7描述的根据实施例的一次可编程器件200之间的差别。
可以将绝缘栅电极207设置为横跨有源区203。可以将漏极区204和源极区205设置在与栅电极207的相对侧相邻的有源区203中。栅电极207、有源区203、漏极区204和源极区205可以组成开关晶体管TS。栅电极207可以与栅极输电线(图2的W1)相连。
栅电极207、漏极区204和源极区205可以由层间绝缘层206覆盖。可以将第一互连211设置在层间绝缘层206内部。第一互连211可以通过第一接触柱塞208与漏极区204电连接。可以将第二互连234设置在层间绝缘层206上。可以将熔丝RF1设置在第一互连211和第二互连234之间。可以将熔丝RF1设置在层间绝缘层206内部。第二互连224可以与电源线Vcc相连。
熔丝RF1可以包括第一电极231、第二电极233、和硫族化物图案232。第一电极231可以与第一互连211接触。可以将第二电极233设置在第一电极231上方。可以将硫族化物图案232设置在第一电极231和第二电极233之间。即，硫族化物图案232的一端可以与第一电极231接触，而硫族化物图案232的另一端可以与第二电极233接触。
硫族化物图案232可以具有如图8所示的条形。硫族化物图案232可以在第一电极231和第二电极233附近具有相对较大的宽度。此外，硫族化物图案232可以具有组合的薄和厚图案。硫族化物图案232可以将第一电极231与第二电极233电连接。第二电极233可以与第二互连234电连接。
第一电极231可以包括Ti、Zr、Hf、V、Nb、Ta、W、TiN、ZrN、HfN、VN、NbN、TaN、WN、CoSi、TiSi、TaSi、NiSi、TiAlN、TiCN、TaCN、TiSiN和/或TaSiN。硫族化物图案232可以是Ge、Sb和Te的合金。第二电极233可以是诸如氮化钛层之类的导电层。
可以将第三互连212设置在层间绝缘层206内部。第三互连212可以通过第三接触柱塞209与源极区205电连接。第三互连212可以与地线Vss或源极线相连。
参考图10和图11，可以将比阈值电压高的编程栅极电压施加到栅电极207上，并且可以将编程电压施加到第二互连234上。在这种情况下，编程电流可以流过熔丝RF1。当编程电流具有可以切断熔丝RF1的量时，可以通过编程电流切断熔丝RF1。
如图10所示，硫族化物图案232可以具有组合的薄和厚图案。可以通过编程电流切断硫族化物图案。例如，可以切断硫族化物图案232的最薄部分。
已切断的硫族化物图案232’可以用于将第一电极231与第二电极233电绝缘。即已切断的硫族化物图案232’、第一电极231和第二电极233可以组成已切断的熔丝RF1’。已切断的熔丝RF1’可以具有比固定电阻器(图2的R2)高的电阻。
与金属或多晶硅层相比，甚至可以通过相对较小的编程电流来切断硫族化物图案232。因此，可以减小或最小化开关器件的尺寸。即，可以实现有利于高集成度的一次可编程器件。
图12是说明根据本发明其它实施例的一次可编程器件的等效电路图，以及图13是说明根据本发明仍其它实施例的一次可编程器件的等效电路图。
参考图12，根据本发明这些实施例的一次可编程器件300可包括开关二极管DS和熔丝RF。开关二极管DS可以用作开关器件。开关二极管的一端可以通过第一互连211与熔丝RF的一端电连接。熔丝RF的另一端可以与电源线Vcc相连。
参考图13，根据本发明这些实施例的一次可编程器件300’可以包括第一和第二开关二极管DS1和DS2、以及熔丝RF。第一和第二开关二极管DS1和DS2可以用作开关器件。第一和第二开关二极管DS1和DS2可以通过第一互连211与熔丝RF的一端电连接。熔丝RF的另一端可以与输电线Vcc相连。
第一和第二开关二极管DS1和DS2可以如所说明的那样彼此并联。因此，它们可以具有相对较高的电流驱动能力。
如参考图2所述的，编程电流IW可以具有可以切断熔丝RF的量。因此，开关器件应该具有可以切断熔丝RF的电流驱动能力。因此，多个二极管可以彼此相连以实现开关器件。另外，多个二极管和多个晶体管可以彼此组合以实现开关器件。
现在将参考图14和图16描述根据本发明一些实施例的一次可编程器件300及其操作。
参考图14和图15，根据本发明的这些实施例的一次可编程器件300可以具有设置在半导体衬底201中的隔离层202。现在将简要描述一次可编程器件300和根据参考图4至图7所述实施例的一次可编程器件200之间的差别。
可以将第四互连355设置在具有隔离层202的半导体衬底201中。第四互连355可以是高浓度杂质注入区或导电层。可以将具有第四互连355的半导体衬底201用层间绝缘层206覆盖。
可以将开关二极管DS、第一互连211和熔丝RF设置在层间绝缘层206内部。可将第二互连224设置在层间绝缘层206上。
开关二极管DS可以具有顺序堆叠的n型半导体区352和p型半导体351。n型半导体352可以与第四互连355电连接，而p型半导体351可以与第一互连211电连接。可以将熔丝RF设置在第一互连211和第二互连224之间。第二互连224可以与电源线Vcc相连。
熔丝RF可以具有第一电极215、第二电极217和硫族化物图案216。第一电极215可以与第一互连211接触。可以将第二电极217设置在第一电极215上面。可以将硫族化物图案216设置在第一电极215和第二电极217之间。第一电极215和硫族化物图案216之间的接触区可以具有比硫族化物图案216小的宽度。硫族化物图案216可以将第一电极215与第二电极217电连接。第二电极217可以通过第二接触柱塞223与第二互连224电连接。
第一电极215可以包括Ti、Zr、Hf、V、Nb、Ta、W、TiN、ZrN、HfN、VN、NbN、TaN、WN、CoSi、TiSi、TaSi、NiSi、TiAlN、TiCN、TaCN、TiSiN和/或TaSiN。硫族化物图案216可以是Ge、Sb和Te的合金。第二电极217可以是诸如氮化钛层之类的导电层。
参考图14和图16，可以选择第四互连355，并且可以将编程电压施加到第二互连224上。在这种情况下，编程电流可以流过熔丝RF。当编程电流具有可以切断熔丝RF的量时，可以通过编程电流切断熔丝RF。
如图6所示，第一电极215可以具有比硫族化物图案216小的截面面积。此外，第一电极215可以具有组合的薄和厚图案。可以通过编程电流切断第一电极215。例如，可以切断第一电极215的最薄部分。开关二极管DS可以具有可以切断第一电极215的电流驱动能力。
已切断的第一电极215’可以用于将硫族化物图案216与第一互连211电绝缘。即，已切断的第一电极215’、硫族化物图案216和第二电极217可以组成已切断的熔丝RF’。已切断的熔丝RF’可以具有比固定电阻器(图2的R2)高的电阻。
图17和图18是沿图14的III-III’线得到的剖面图，说明根据本发明一些实施例的一次可编程器件的编程操作。
参考图17，根据本发明这些实施例的一次可编程器件300’可以具有设置在半导体衬底201中的隔离层202。现在将简要描述一次可编程器件300”和根据参考图15和图16所述实施例的一次可编程器件300之间的差别。
可以将第四互连355设置在具有隔离层202的半导体衬底201中。第四互连355可以是高浓度杂质注入区或导电层。可以将具有第四互连355的半导体衬底201用层间绝缘层206覆盖。
可以将开关二极管DS、第一互连211和熔丝RF设置在层间绝缘层206内部。可将第二互连224设置在层间绝缘层206上。
开关二极管DS可以具有顺序堆叠的n型半导体区352和p型半导体区351。n型半导体352可以与第四互连355电连接，而p型半导体351可以与第一互连211电连接。可以将熔丝RF设置在第一互连211和第二互连224之间。第二互连224可以与电源线Vcc相连。
熔丝RF可以具有第一电极215、第二电极217和硫族化物图案216。第一电极215可以与第一互连211接触。可以将第二电极217设置在第一电极215上方。可以将硫族化物图案216设置在第一电极215和第二电极217之间。
硫族化物图案216可以具有延长216E。延长216E可以具有比第一电极215小的宽度。延长216E可以与第一电极215接触。在这种情况下，延长216E和第一电极215之间的接触区可以小于第一电极215的截面面积。硫族化物图案216可以将第一电极215与第二电极217电连接。第二电极217可以通过第二接触柱塞223与第二互连224电连接。
第一电极215可以包括Ti、Zr、Hf、V、Nb、Ta、W、TiN、ZrN、HfN、VN、NbN、TaN、WN、CoSi、TiSi、TaSi、NiSi、TiAlN、TiCN、TaCN、TiSiN和/或TaSiN。硫族化物图案216可以是Ge、Sb和Te的合金。延长216E也可以是Ge、Sb和Te的合金。第二电极217可以是诸如氮化钛层之类的导电层。
参考图18，可以选择第四互连355，并且可以将编程电压施加到第二互连224上。在这种情况下，编程电流可以流过熔丝RF。当编程电流具有可以切断熔丝RF的量时，可以通过编程电流切断熔丝RF。
如图18所示，延长216E可以具有比第一电极215小的截面面积。可以通过编程电流切断延长216E。例如，可以切断延长216E的最薄部分。开关二极管DS可以具有可以切断延长216E的电流驱动能力。
已切断的延长216E’可以用于将第一电极215与第二电极217电绝缘。即，第一电极215、已切断的延长216E’、硫族化物图案216和第二电极217可以组成已切断的熔丝RF’。已切断的熔丝RF’可以具有比固定电阻器(图2的R2)高的电阻。
图6、图7、图10、图11、图16和图18还说明通过向熔丝提供足够的电流以切断熔丝来对包括硫族化物材料的熔丝进行编程的方法。在一些实施例，切断硫族化物材料本身。这些附图还说明根据本发明其它实施例的熔丝，其中所述熔丝包括衬底和熔丝本体，所述熔丝本体包括衬底上的硫族化物材料，所述熔丝包括将熔丝本体分为两个紧密间隔开的区域的切断部分。在一些实施例中，切断硫族化物材料本身。最后，图1和图2还说明根据本发明其它实施例的相变存储器件，包括：集成电路衬底，所述集成电路衬底包括相变存储单元的阵列，所述相变存储单元包括相变材料；冗余相变存储单元的阵列，包括相变材料和电路，所述电路被配置为将至少一个冗余相变存储单元来代替有缺陷的至少一个相变存储单元。该电路包含也包括相变材料的至少一个熔丝。
图19是采用根据本发明实施例的一次可编程器件的电子系统600的示意性方框图。
参考图19，电子系统600可以包括相变存储器件602、与相变存储器件602电连接的微处理器604。
在这种情况下，相变存储器件602可以具有如参考图1至图18所述的一次可编程器件612、相变存储单元以及冗余存储单元。电子系统600可以与便携笔记本计算机、数字视频摄像机、蜂窝电话、或其它电子设备的一部分相对应。在这种情况下，可以将微处理器604和相变存储器件602设置在板(board)上，并且相变存储器件602可以用作数据存储介质，用于微处理器604执行所存储的程序。
电子系统600可以经由I/O单元606与诸如个人计算机或计算机网络之类的其它电子系统交换数据。I/O单元606可以使用计算机的外围总线、高速数字传输线、和/或无线发射/接收天线以提供数据。可以使用典型的计算机总线结构来执行微处理器604和I/O单元606之间的数据通信以及微处理器604和相变存储器件602之间的数据通信。
图20是说明根据本发明一些实施例的一次可编程器件的编程操作测试结果的电阻特征的曲线。图20的水平轴表示电阻R，其单位是欧姆。图20的垂直轴表示分布D，其单位是％。
参考图20，将一次可编程器件制造为包括具有第一和第二电极的熔丝以及第一和第二电极之间的硫族化物图案。第一电极由TiAlN形成，并且具有60nm直径的柱状结构。硫族化物图案由Ge、Sb和Te合金形成以具有大于第一电极的截面面积。第二电极由TiN形成以覆盖硫族化物图案。
曲线171表示从熔丝获得的初始电阻测量的分布，曲线174表示在将4mA的电流施加到熔丝500ns之后获得的电阻测量分布，以及曲线176表示在在将6mA的电流施加到熔丝500ns之后获得的电阻测量分布。
如曲线176和174所示，可以发现可以通过所施加的编程电流来切断熔丝。
根据各种实施例，如上所述的本发明可以提供具有开关器件和熔丝的一次可编程器件。熔丝可以具有第一和第二电极以及第一和第二电极之间的硫族化物图案。在一些实施例中，与传统的金属和多晶硅层相比，甚至可以通过相对较小的编程电流来切断熔丝。因此，可以高度地集成一次可编程器件。
在附图和说明书中已经公开了本发明的实施例，尽管采用特定的术语，仅将它们用于一般和描述性的意思，而不是为了限制的目的，本发明的范围由所附权利要求进行阐述。

Claims (29)

1.一种对一次可编程器件进行编程的方法，所述一次可编程器件包括衬底中彼此电连接的开关器件和熔丝，所述编程方法包括：
导通开关器件以施加足够的编程电流来切断熔丝；
其中，所述熔丝包括：第一电极，与开关器件相连；第二电极，与第一电极间隔开；以及硫族化物图案，将第一电极与第二电极电连接。
2.根据权利要求1所述的方法，其中，开关器件包括：金属氧化物半导体晶体管；彼此并联的多个金属氧化物半导体晶体管；二极管和/或彼此并联的多个二极管。
3.根据权利要求1所述的方法，其中，第一电极和硫族化物图案之间的接触区具有比硫族化物图案小的宽度。
4.根据权利要求1所述的方法，其中，通过所施加的编程电流切断第一电极的一部分。
5.根据权利要求1所述的方法，其中，通过所施加的编程电流来切断第一电极和硫族化物图案之间的接触区。
6.根据权利要求1所述的方法，其中，通过所施加的编程电流来切断硫族化物图案的一部分。
7.根据权利要求1所述的方法，其中，第一电极包括Ti、Zr、Hf、V、Nb、Ta、W、TiN、ZrN、HfN、VN、NbN、TaN、WN、CoSi、TiSi、TaSi、NiSi、TiAlN、TiCN、TaCN、TiSiN和/或TaSiN。
8.根据权利要求1所述的方法，其中，硫族化物图案包括锗、锑和碲的合金。
9.一种一次可编程器件，包括：
衬底；
在衬底中设置的开关器件；以及
在衬底中设置的熔丝，所述熔丝包括：第一电极，与开关器件电连接；第二电极，与第一电极间隔开；以及硫族化物图案，设置在第一和第二电极之间；
其中，开关器件被配置成向熔丝施加足够的编程电流以切断所述熔丝。
10.根据权利要求9所述的一次可编程器件，其中，所述熔丝包括将熔丝分为两个紧密间隔开的区域的切断部分。
11.根据权利要求9所述的一次可编程器件，其中，开关器件包括：金属氧化物半导体晶体管；彼此并联的多个金属氧化物半导体晶体管；二极管和/或彼此并联的多个二极管。
12.根据权利要求9所述的一次可编程器件，其中，第一电极和硫族化物图案之间的接触区具有比硫族化物图案小的宽度。
13.根据权利要求9所述的一次可编程器件，其中，硫族化物图案的至少一部分具有比第一电极和硫族化物图案之间的接触区小的截面面积。
14.根据权利要求9所述的一次可编程器件，其中，通过所施加的编程电流切断第一电极的一部分。
15.根据权利要求10所述的一次可编程器件，其中，切断部分在第一电极和硫族化物图案之间的接触区中。
16.根据权利要求10所述的一次可编程器件，其中，切断部分在硫族化物图案中。
17.根据权利要求9所述的一次可编程器件，其中，第一电极包括Ti、Zr、Hf、V、Nb、Ta、W、TiN、ZrN、HfN、VN、NbN、TaN、WN、CoSi、TiSi、TaSi、NiSi、TiAlN、TiCN、TaCN、TiSiN和/或TaSiN。
18.根据权利要求9所述的一次可编程器件，其中，硫族化物图案包括锗、锑和碲的合金。
19.一种电子系统，包括：微处理器；与微处理器通信数据的输入/输出单元；以及与微处理器通信数据的权利要求9的一次可编程器件。
20.一种相变存储器件，包括：
衬底，所述衬底包括单元阵列区、冗余单元阵列区和冗余修复电路区；
相变存储单元，设置在单元阵列区中；
冗余存储单元，设置在冗余单元阵列中；
开关器件，设置在冗余修复电路区中；以及
熔丝，包括：第一电极，与开关器件电连接；第二电极，与第一电极间隔开；以及硫族化物图案，设置在第一和第二电极之间；
其中，开关器件被配置成向熔丝施加足够的编程电流以切断所述熔丝。
21.根据权利要求20所述的相变存储器件，其中，开关器件包括：金属氧化物半导体晶体管；彼此并联的多个金属氧化物半导体晶体管；二极管和/或彼此并联的多个二极管。
22.根据权利要求20所述的相变存储器件，其中，第一电极包括Ti、Zr、Hf、V、Nb、Ta、W、TiN、ZrN、HfN、VN、NbN、TaN、WN、CoSi、TiSi、TaSi、NiSi、TiAlN、TiCN、TaCN、TiSiN和/或TaSiN。
23.根据权利要求20所述的相变存储器件，其中，硫族化物图案包括锗、锑和碲的合金。
24.一种对包括硫族化物材料的熔丝进行编程的方法，所述方法包括：
提供足够的电流通过包括硫族化物材料的熔丝以切断包括硫族化物材料的熔丝。
25.根据权利要求24所述的方法，其中，提供足够的电流包括：提供足够的电流通过熔丝以切断硫族化物本身。
26.一种熔丝，包括：
衬底；以及
熔丝本体，包括衬底上的硫族化物材料，所述熔丝本体包括将熔丝本体分为两个紧密地间隔开的区域的切断部分。
27.根据权利要求26所述的熔丝，其中，硫族化物材料中包括将熔丝本体分为两个紧密地间隔开的区域的切断部分。
28.一种集成电路相变存储器件，包括：
集成电路衬底；
集成电路衬底中的相变存储单元阵列，相变存储单元包括相变材料；
集成电路衬底中的冗余相变存储单元阵列，冗余相变存储单元包括相变材料；以及
集成电路衬底中的电路，被配置成将至少一个冗余相变存储单元代替有缺陷的至少一个相变存储单元，所述电路包括至少一个熔丝，所述熔丝包括相变材料。
29.根据权利要求28所述的设备，其中，相变材料包括硫族化物材料。
CNA2007101278207A 2006-07-04 2007-07-03 包括硫族化物材料的一次可编程器件及其操作方法 Pending CN101101793A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060062675A KR100791071B1 (ko) 2006-07-04 2006-07-04 일회 프로그래머블 소자, 이를 구비하는 전자시스템 및 그동작 방법
KR1020060062675 2006-07-04

Publications (1)

Publication Number Publication Date
CN101101793A true CN101101793A (zh) 2008-01-09

Family

ID=38951441

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101278207A Pending CN101101793A (zh) 2006-07-04 2007-07-03 包括硫族化物材料的一次可编程器件及其操作方法

Country Status (4)

Country Link
US (2) US7656694B2 (zh)
KR (1) KR100791071B1 (zh)
CN (1) CN101101793A (zh)
TW (1) TWI336126B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101833992A (zh) * 2010-05-11 2010-09-15 中国科学院上海微系统与信息技术研究所 具有冗余存储单元的相变随机存储器系统
WO2012013061A1 (zh) * 2010-07-30 2012-02-02 上海丽恒光微电子科技有限公司 熔丝结构以及形成熔丝结构的方法
CN102456412A (zh) * 2010-10-27 2012-05-16 上海华虹Nec电子有限公司 多晶硅熔丝构成的otp器件及其操作方法
CN102543951A (zh) * 2010-11-30 2012-07-04 台湾积体电路制造股份有限公司 堆叠并可调谐的电源熔丝
CN105552217A (zh) * 2014-10-30 2016-05-04 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN112397544A (zh) * 2020-11-12 2021-02-23 长江先进存储产业创新中心有限责任公司 一种三维相变存储器及其控制方法
WO2023236262A1 (zh) * 2022-06-06 2023-12-14 长鑫存储技术有限公司 一种反熔丝阵列结构及其操作方法以及存储器
WO2024060477A1 (zh) * 2022-09-21 2024-03-28 长鑫存储技术有限公司 半导体结构及其形成方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101369362B1 (ko) * 2008-01-09 2014-03-05 삼성전자주식회사 상 변화 메모리 장치, 이의 리던던시 셀 테스트 방법 및액세스 방법
US7881093B2 (en) * 2008-08-04 2011-02-01 International Business Machines Corporation Programmable precision resistor and method of programming the same
KR101094386B1 (ko) 2009-11-30 2011-12-15 주식회사 하이닉스반도체 반도체 장치의 전극 및 캐패시터 제조 방법
US8569734B2 (en) 2010-08-04 2013-10-29 Micron Technology, Inc. Forming resistive random access memories together with fuse arrays
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US8633566B2 (en) * 2011-04-19 2014-01-21 Micron Technology, Inc. Memory cell repair
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
KR102204054B1 (ko) * 2014-03-24 2021-01-18 인텔 코포레이션 스페이서 브레이크다운을 이용한 안티퓨즈 요소
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
CN107785420B (zh) * 2016-08-29 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US10615119B2 (en) * 2017-12-12 2020-04-07 International Business Machines Corporation Back end of line electrical fuse structure and method of fabrication
US11037613B2 (en) 2019-07-17 2021-06-15 Micron Technology, Inc. Implementations to store fuse data in memory devices
US11758714B2 (en) * 2020-07-31 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Fuse cell structure

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7052941B2 (en) 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
KR100904771B1 (ko) 2003-06-24 2009-06-26 이상윤 3차원 집적회로 구조 및 제작 방법
JP3526446B2 (ja) * 2000-06-09 2004-05-17 株式会社東芝 フューズプログラム回路
JP2002203901A (ja) * 2000-12-27 2002-07-19 Toshiba Microelectronics Corp フューズ回路
TW484146B (en) 2000-12-30 2002-04-21 Polytronics Technology Corp Excess current protection device and method of manufacturing the same
JP4083441B2 (ja) 2001-04-24 2008-04-30 富士通株式会社 ヒューズを備えた半導体装置及びヒューズ切断方法
US6448576B1 (en) * 2001-08-30 2002-09-10 Bae Systems Information And Electronic Systems Integration, Inc. Programmable chalcogenide fuse within a semiconductor device
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6580144B2 (en) 2001-09-28 2003-06-17 Hewlett-Packard Development Company, L.P. One time programmable fuse/anti-fuse combination based memory cell
JP3515556B2 (ja) 2001-12-04 2004-04-05 株式会社東芝 プログラマブル素子、プログラマブル回路及び半導体装置
US6597031B2 (en) 2001-12-18 2003-07-22 Mitsubishi Denki Kabushiki Kaisha Ovonic unified memory device and magnetic random access memory device
JP2004103604A (ja) 2002-09-04 2004-04-02 Toshiba Corp ヒューズ装置
US6940777B2 (en) * 2002-10-31 2005-09-06 Renesas Technology Corp. Semiconductor device and semiconductor memory device provided with internal current setting adjustment circuit
US7589343B2 (en) * 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
KR100479810B1 (ko) 2002-12-30 2005-03-31 주식회사 하이닉스반도체 불휘발성 메모리 장치
JP4404589B2 (ja) 2003-09-09 2010-01-27 Ｎｅｃエンジニアリング株式会社 ヒューズ回路
KR100558548B1 (ko) * 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
JP2006066090A (ja) 2004-08-24 2006-03-09 Sony Corp 電池パックおよびその製造方法
KR100572622B1 (ko) * 2004-12-22 2006-04-24 삼성전자주식회사 멀티 타임 프로그래머블 반도체 메모리 장치 및 멀티 타임프로그래머블 반도체 메모리 장치의 멀티 타임 프로그래밍방법
US7233539B2 (en) * 2005-05-24 2007-06-19 Freescale Semiconductor, Inc. Non-volatile fuse circuit
US7388273B2 (en) * 2005-06-14 2008-06-17 International Business Machines Corporation Reprogrammable fuse structure and method
US7238994B2 (en) * 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7778069B2 (en) 2005-10-17 2010-08-17 Renesas Technology Corp. Semiconductor device and its fabrication method
US7369452B2 (en) * 2006-04-07 2008-05-06 Freescale Semiconductor, Inc. Programmable cell

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101833992A (zh) * 2010-05-11 2010-09-15 中国科学院上海微系统与信息技术研究所 具有冗余存储单元的相变随机存储器系统
CN101833992B (zh) * 2010-05-11 2013-03-13 中国科学院上海微系统与信息技术研究所 具有冗余存储单元的相变随机存储器系统
WO2012013061A1 (zh) * 2010-07-30 2012-02-02 上海丽恒光微电子科技有限公司 熔丝结构以及形成熔丝结构的方法
CN102456412A (zh) * 2010-10-27 2012-05-16 上海华虹Nec电子有限公司 多晶硅熔丝构成的otp器件及其操作方法
CN102456412B (zh) * 2010-10-27 2015-06-03 上海华虹宏力半导体制造有限公司 多晶硅熔丝构成的otp器件及其操作方法
CN102543951A (zh) * 2010-11-30 2012-07-04 台湾积体电路制造股份有限公司 堆叠并可调谐的电源熔丝
CN102543951B (zh) * 2010-11-30 2016-06-08 台湾积体电路制造股份有限公司 堆叠并可调谐的电源熔丝
CN105552217A (zh) * 2014-10-30 2016-05-04 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN112397544A (zh) * 2020-11-12 2021-02-23 长江先进存储产业创新中心有限责任公司 一种三维相变存储器及其控制方法
CN112397544B (zh) * 2020-11-12 2021-09-14 长江先进存储产业创新中心有限责任公司 一种三维相变存储器及其控制方法
WO2023236262A1 (zh) * 2022-06-06 2023-12-14 长鑫存储技术有限公司 一种反熔丝阵列结构及其操作方法以及存储器
WO2024060477A1 (zh) * 2022-09-21 2024-03-28 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US7656694B2 (en) 2010-02-02
US7974115B2 (en) 2011-07-05
US20080007986A1 (en) 2008-01-10
TWI336126B (en) 2011-01-11
KR100791071B1 (ko) 2008-01-02
US20100090213A1 (en) 2010-04-15
TW200805622A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
CN101101793A (zh) 包括硫族化物材料的一次可编程器件及其操作方法
US10127992B2 (en) Method and structure for reliable electrical fuse programming
US9767915B2 (en) One-time programmable device with integrated heat sink
US10229746B2 (en) OTP memory with high data security
US9754679B2 (en) One-time programmable memory devices using FinFET technology
US9496033B2 (en) Method and system of programmable resistive devices with read capability using a low supply voltage
US9548109B2 (en) Circuit and system of using FinFET for building programmable resistive devices
US9236141B2 (en) Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US10249379B2 (en) One-time programmable devices having program selector for electrical fuses with extended area
US8913415B2 (en) Circuit and system for using junction diode as program selector for one-time programmable devices
US8305790B2 (en) Electrical anti-fuse and related applications
US8830720B2 (en) Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
TWI445137B (zh) 單次性可編程記憶體、電子系統、電性熔絲記憶體、可編程電阻式記憶體及其方法
US9691756B2 (en) Nonvolatile memory device and method of fabricating the same
US7778069B2 (en) Semiconductor device and its fabrication method
US20140016394A1 (en) Ccircuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US7608851B2 (en) Switch array circuit and system using programmable via structures with phase change materials
US20160005882A1 (en) Nonvolatile memory device including programmable memory cell and method of fabricating the same
US10923204B2 (en) Fully testible OTP memory
EP3327724B1 (en) Circuit and system of using junction diode as program selector for one-time programmable devices
CN114664881A (zh) 相变存储器及其制造、编程和读取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080109