CN102456412A - 多晶硅熔丝构成的otp器件及其操作方法 - Google Patents

多晶硅熔丝构成的otp器件及其操作方法 Download PDF

Info

Publication number
CN102456412A
CN102456412A CN2010105215088A CN201010521508A CN102456412A CN 102456412 A CN102456412 A CN 102456412A CN 2010105215088 A CN2010105215088 A CN 2010105215088A CN 201010521508 A CN201010521508 A CN 201010521508A CN 102456412 A CN102456412 A CN 102456412A
Authority
CN
China
Prior art keywords
fuse
electrode
fuse resistor
selection
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105215088A
Other languages
English (en)
Other versions
CN102456412B (zh
Inventor
胡晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201010521508.8A priority Critical patent/CN102456412B/zh
Publication of CN102456412A publication Critical patent/CN102456412A/zh
Application granted granted Critical
Publication of CN102456412B publication Critical patent/CN102456412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种多晶硅熔丝构成的OTP器件，所述OTP器件的单元结构包括选择晶体管和熔丝电阻；所述选择晶体管为MOS晶体管或双极型晶体管，其源极或漏极中的一个与所述熔丝电阻相连接，其栅极连接字线，其源极或漏极中的另一个连接源线；所述熔丝电阻包括两端的电极部分及连接两个电极部分的熔丝部分，所述熔丝电阻为多晶硅材质，其一端电极与所述选择晶体管的源极或漏极中的一个相连接，其另一端电极与位线相连接。本发明还公开了所述多晶硅熔丝构成的OTP器件的操作方法。本发明所公开的OTP器件不再利用浮栅存储数据，也不再采用CHE机制进行编程，因而一方面提高了器件的编程速度，另一方面保证了晶体管使用寿命的可靠性。

Description

多晶硅熔丝构成的OTP器件及其操作方法
技术领域
本发明涉及一种NVM(Non Volatile Memory，非易失性存储器)，特别是涉及一种OTP(One Time Programmable，一次可编程)的NVM器件。
背景技术
一种现有的OTP器件的单元结构由一个电容和一个晶体管组成，其中电容执行电荷存储功能，晶体管执行编程功能。该电容是一个平板电容，其上极板是该晶体管的多晶硅栅极延伸过来的浮栅(floating poly)，其下极板是硅，因而该电容又称为浮栅电容。中国发明专利申请公开说明书CN1627525A(公开日2005年6月15日)、中国发明专利申请公开说明书CN1627526A(公开日2005年6月15日)均公开了这种OTP器件。
另一种现有的OTP器件的单元结构由两个PMOS晶体管串联组成，其中第一PMOS作为选通晶体管；第二PMOS作为存储单元，利用其浮栅存储数据。美国专利申请公开说明书US2004/0109364A1(公开日2004年6月10日)、美国专利申请公开说明书US2006/0018161A1(公开日2006年1月26日)均公开了这种OTP器件。
上述两种OTP器件都是利用浮栅来存储数据，它们通常以CHE(channelhot electron injection，沟道热电子注入)机制进行编程。
本领域的专业人士均知，利用CHE机制进行编程的OTP器件，产生越多的热电子，器件编程速度越快，这就要求提高轻掺杂注入(LDD)的源端、漏端的离子注入浓度。但LDD离子注入浓度的提高，同时会带来晶体管器件的可靠性问题，即HCI(Hot carrier injection，热电子注入效应)问题会严重，导致器件使用寿命降低。
发明内容
本发明所要解决的技术问题是提供一种全新的OTP器件的单元结构，可以有效地避开器件需要依赖CHE机制进行编程带来的可靠性与器件编程速度的矛盾。为此，本发明还要提供所述OTP器件的操作方法。
为解决上述技术问题，本发明多晶硅熔丝构成的OTP器件，其单元结构包括选择晶体管和熔丝电阻；
所述选择晶体管为MOS晶体管或双极型晶体管，所述选择晶体管的源极或漏极中的一个与所述熔丝电阻相连接，所述选择晶体管的源极或漏极中的另一个连接源线，所述选择晶体管的栅极连接字线；
所述熔丝电阻包括两端的电极部分及连接两个电极部分的熔丝部分，所述熔丝电阻为多晶硅材质，所述熔丝电阻的一端电极与所述选择晶体管的源极或漏极中的一个相连接，所述熔丝电阻的另一端电极与位线相连接。
所述多晶硅熔丝构成的OTP器件的操作方法为：
编程操作，在位线加VPPH电压，字线加VDD电压，源线和所述选择晶体管的衬底均接地；
读取操作，在位线加VPPL电压，字线加VDD电压，源线和所述选择晶体管的衬底均接地；
所述VPPH≥4V，VPPL≤2V。
本发明所公开的OTP器件不再利用浮栅存储数据，也不再采用CHE机制进行编程，因而一方面提高了器件的编程速度，另一方面保证了晶体管使用寿命的可靠性。
附图说明
图1是本发明所述OTP器件的单元结构的版图示意图；
图2是本发明所述OTP器件在编程前的等效电路图；
图3是本发明所述OTP器件在编程后的等效电路图。
图中附图标记说明：
11-选择晶体管；11a-源极或漏极中的一个；11b-栅极；11c-源极或漏极中的另一个；12-熔丝电阻；12a-电极；12b-熔丝；12c-电极；BL-位线；WL-字线；SL-源线；20-接触孔电极。
具体实施方式
请参阅图1、图2和图3，本发明多晶硅熔丝构成的OTP器件，其单元结构包括选择晶体管11和熔丝电阻12。
其中，选择晶体管11为MOS晶体管(NMOS、PMOS均可)或双极型晶体管(BJT)。选择晶体管11的源极或漏极中的一个(如果是BJT则是发射极或集电极中的一个)11a与熔丝电阻12的一端电极12c相连接。选择晶体管11的栅极11b连接字线WL(word line)。选择晶体管11的源极或漏极中的另一个(如果是BJT则是发射极或集电极中的另一个)11c连接源线SL(source line)。
其中，熔丝电阻12包括两端的电极部分12a、12c及连接两个电极的熔丝部分12b。熔丝电阻12是多晶硅材质的，其熔丝部分12b的宽度小于电极部分12a、12c的宽度。熔丝电阻12的一端电极12a与位线BL(bit line)相连接。熔丝电阻12的熔丝部分12b表面具有金属硅化物，例如为硅化钴(CoSi2)、硅化钛(TiSi2)、硅化钨(WSi2)等。金属硅化物可以帮助降低熔丝电阻12的熔断电流，并且在熔断的时候，金属硅化物先发生EM(electrical migration)，产生的热量有助于熔丝电阻12的熔丝部分12b的继续熔断。熔丝电阻12的另一端电极12c与选择晶体管11的源极或漏极中的一个11a相连接。
为了简化制造过程，可以将同为多晶硅材质的熔丝电阻12与选择晶体管11的栅极11b一起制造。
熔丝电阻12与位线BL相连接的电极12a上具有多个接触孔电极20，图1中示意性地表示为5个。这是为了防止在大电流熔断的时候发生金属或接触孔EM，从而导致熔丝电阻12不能充分熔断的事件发生。熔丝电阻12的这一端电极12a所具有的接触孔电极20的数量是根据不同工艺平台上接触孔的EM能力和熔丝电阻12熔断所需电流大小而计算的。
熔丝电阻12的宽度W使用版图最小设计规则，如0.18μm制程设计为0.18μm，0.25μm制程设计为0.25μm。所述熔丝电阻12的长度L满足1≤L/W≤4。
熔丝电阻12的熔丝部分12b与熔丝电阻12与位线BL相连接的电极部分12a的夹角大于90度，即图1中所示的钝角设计。这种设计区别于直角接触，可以让熔丝电阻12的熔丝部分12b熔断的位置远离该电极12a，让熔丝部分12b熔断地更干净。
本发明多晶硅熔丝构成的OTP器件的操作方法为：
编程操作，在位线BL加VPPH电压，字线WL加VDD(电源工作电压)电压，源线SL和选择晶体管11的衬底均接地；
读取操作，在位线BL加VPPL电压，字线WL加VDD电压，源线SL和选择晶体管11的衬底均接地；
所述VPPH≥4V，VPPL≤2V。
所述选择晶体管11使用短沟道大尺寸设计，其沟道长度和晶体管宽度(即沟道宽度)的组合应满足上述读取操作条件下，在位线BL可以有大于1毫安的读取电流。
请参阅图2，这是本发明所述OTP器件编程前的等效电路。编程前的熔丝电阻12相当于一个闭合的开关。该OTP器件的单元结构相当于在晶体管11的源极或漏极中的一个上串联一个小电阻12。读取时，该OTP器件总体表征出大驱动电流状态。
请参阅图3，这是本发明所述OTP器件编程后的等效电路。编程后的熔丝电阻12相当于一个断路的开关。编程时，位线BL所加的编程电压将多晶硅材质的熔丝电阻12的熔丝部分12b熔断。编程后再读取时，该OTP器件总体表征为断路模式，该OTP器件上没有电流流过。
本发明所述OTP器件在编程前后的读取电流变化非常之大，因而很容易识别该OTP器件是否存储有数据。实验表明，在字线WL加VDD电压进行读取操作，当VDD＞1V时，编程前后的OTP器件从位线BL读取的电流相差8个数量级。本发明正是通过编程前后的OTP器件的电流变化，结合特定的电流感应电路可以判断出”0”或“1”的状态，从而实现了数据的存储。
综上所述，本发明提出了一种利用多晶硅熔丝构成的OTP器件的单元结构，可以嵌入普通的逻辑工艺且不需增加额外的掩膜及工艺步骤。该OTP器件的单元结构由一多晶硅熔丝与一晶体管的源极或漏极串联。利用熔丝熔断前后电阻的变化，对于晶体管饱和电流的影响，从而达到存储数据的目的。

Claims (7)

1.一种多晶硅熔丝构成的OTP器件，其特征是，所述OTP器件的单元结构包括选择晶体管和熔丝电阻；
所述选择晶体管为MOS晶体管或双极型晶体管，所述选择晶体管的源极或漏极中的一个与所述熔丝电阻相连接，所述选择晶体管的栅极连接字线，所述选择晶体管的源极或漏极中的另一个连接源线；
所述熔丝电阻包括两端的电极部分及连接两个电极部分的熔丝部分，所述熔丝电阻为多晶硅材质，所述熔丝电阻的一端电极与所述选择晶体管的源极或漏极中的一个相连接，所述熔丝电阻的另一端电极与位线相连接。
2.根据权利要求1所述的多晶硅熔丝构成的OTP器件，其特征是，所述熔丝电阻的熔丝部分的表面具有金属硅化物。
3.根据权利要求1所述的多晶硅熔丝构成的OTP器件，其特征是，所述熔丝电阻与位线相连接的一端电极上具有多个接触孔电极。
4.根据权利要求1所述的多晶硅熔丝构成的OTP器件，其特征是，所述熔丝电阻的宽度W使用版图最小设计规则，所述熔丝电阻的长度L满足1≤L/W≤4。
5.根据权利要求1所述的多晶硅熔丝构成的OTP器件，其特征是，所述熔丝电阻的熔丝部分与熔丝电阻与位线相连接的电极部分的夹角大于90度。
6.一种如权利要求1所述的多晶硅熔丝构成的OTP器件的操作方法，其特征是：
编程操作，在位线加VPPH电压，字线加VDD电压，源线和所述选择晶体管的衬底均接地；
读取操作，在位线加VPPL电压，字线加VDD电压，源线和所述选择晶体管的衬底均接地；
所述VPPH≥4V，VPPL≤2V。
7.根据权利要求6所述的所述的多晶硅熔丝构成的OTP器件的操作方法，其特征是：所述选择晶体管的沟道长度和即沟道宽度的组合满足读取操作时，在位线有大于1毫安的读取电流。
CN201010521508.8A 2010-10-27 2010-10-27 多晶硅熔丝构成的otp器件及其操作方法 Active CN102456412B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010521508.8A CN102456412B (zh) 2010-10-27 2010-10-27 多晶硅熔丝构成的otp器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010521508.8A CN102456412B (zh) 2010-10-27 2010-10-27 多晶硅熔丝构成的otp器件及其操作方法

Publications (2)

Publication Number Publication Date
CN102456412A true CN102456412A (zh) 2012-05-16
CN102456412B CN102456412B (zh) 2015-06-03

Family

ID=46039499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010521508.8A Active CN102456412B (zh) 2010-10-27 2010-10-27 多晶硅熔丝构成的otp器件及其操作方法

Country Status (1)

Country Link
CN (1) CN102456412B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931190A (zh) * 2012-11-14 2013-02-13 兰州理工大学 能实现匹配的比例集成电阻版图结构
CN104821319A (zh) * 2014-02-04 2015-08-05 爱思开海力士有限公司 半导体器件及其操作方法
CN107910035A (zh) * 2017-11-30 2018-04-13 上海华力微电子有限公司 Otp存储器
CN108694976A (zh) * 2017-03-31 2018-10-23 恩智浦有限公司 存储器系统
US10127993B2 (en) 2015-07-29 2018-11-13 National Chiao Tung University Dielectric fuse memory circuit and operation method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167728A1 (en) * 2004-01-29 2005-08-04 Chandrasekharan Kothandaraman Single-poly 2-transistor based fuse element
CN101101793A (zh) * 2006-07-04 2008-01-09 三星电子株式会社 包括硫族化物材料的一次可编程器件及其操作方法
CN101681879A (zh) * 2007-05-09 2010-03-24 飞思卡尔半导体公司 操作存储器电路的电子装置和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167728A1 (en) * 2004-01-29 2005-08-04 Chandrasekharan Kothandaraman Single-poly 2-transistor based fuse element
CN101101793A (zh) * 2006-07-04 2008-01-09 三星电子株式会社 包括硫族化物材料的一次可编程器件及其操作方法
CN101681879A (zh) * 2007-05-09 2010-03-24 飞思卡尔半导体公司 操作存储器电路的电子装置和方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931190A (zh) * 2012-11-14 2013-02-13 兰州理工大学 能实现匹配的比例集成电阻版图结构
CN104821319A (zh) * 2014-02-04 2015-08-05 爱思开海力士有限公司 半导体器件及其操作方法
CN104821319B (zh) * 2014-02-04 2019-06-25 爱思开海力士有限公司 半导体器件及其操作方法
US10127993B2 (en) 2015-07-29 2018-11-13 National Chiao Tung University Dielectric fuse memory circuit and operation method thereof
CN108694976A (zh) * 2017-03-31 2018-10-23 恩智浦有限公司 存储器系统
CN108694976B (zh) * 2017-03-31 2024-04-16 恩智浦有限公司 存储器系统
CN107910035A (zh) * 2017-11-30 2018-04-13 上海华力微电子有限公司 Otp存储器

Also Published As

Publication number Publication date
CN102456412B (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
CN106981313B (zh) 反熔丝型一次编程存储器单元的编程方法
JP5123488B2 (ja) 直列連結構造の抵抗ノードを有するメモリ素子
US7839674B2 (en) Programmable matrix array with chalcogenide material
US8369151B2 (en) Nonvolatile semiconductor memory device
US8659929B2 (en) Amorphous silicon RRAM with non-linear device and operation
US8101471B2 (en) Method of forming programmable anti-fuse element
US6512700B1 (en) Non-volatile memory cell having channel initiated secondary electron injection programming mechanism
CN102456412B (zh) 多晶硅熔丝构成的otp器件及其操作方法
US7872898B2 (en) One time programmable read only memory and programming method thereof
CN104979353A (zh) 反熔丝单次可编程存储单元以及存储器的操作方法
US20170148801A1 (en) Antifuse-type one time programming memory cell and array structure with same
TWI496154B (zh) 應用於非揮發性記憶體中的一位元記憶胞
US20060097342A1 (en) Programmable matrix array with phase-change material
US8673692B2 (en) Charging controlled RRAM device, and methods of making same
US9384815B2 (en) Mechanisms for preventing leakage currents in memory cells
CN110649029B (zh) 多次编程的非挥发性存储器
JP2005109480A (ja) ワンタイム・プログラマブル・メモリ素子をプログラムするための装置および方法
CN108369817A (zh) 电阻性交叉点存储阵列
KR102460296B1 (ko) 싱글 폴리 mtp 셀 및 그의 동작 방법
US7075127B2 (en) Single-poly 2-transistor based fuse element
CN203456098U (zh) 可编程存储单元
CN101030582B (zh) 一种单一内嵌多晶硅存储结构及其操作方法
Balatti et al. Variability and failure of set process in HfO 2 RRAM
CN106531211B (zh) Eprom单元及其制造方法、包括其的eprom单元阵列
Shukuri et al. CMOS Process Compatible ie-Flash (inverse gate electrode Flash) Technology for System-on-a Chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant