JP2004103604A - ヒューズ装置 - Google Patents
ヒューズ装置 Download PDFInfo
- Publication number
- JP2004103604A JP2004103604A JP2002259002A JP2002259002A JP2004103604A JP 2004103604 A JP2004103604 A JP 2004103604A JP 2002259002 A JP2002259002 A JP 2002259002A JP 2002259002 A JP2002259002 A JP 2002259002A JP 2004103604 A JP2004103604 A JP 2004103604A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- heater
- insulating film
- circuit
- phase transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 230000007704 transition Effects 0.000 claims abstract description 18
- 239000000956 alloy Substances 0.000 claims abstract description 14
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000009466 transformation Effects 0.000 claims abstract description 9
- 229910000734 martensite Inorganic materials 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 19
- 150000001786 chalcogen compounds Chemical class 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 229910052798 chalcogen Inorganic materials 0.000 abstract description 2
- 150000001787 chalcogens Chemical class 0.000 abstract description 2
- 230000008859 change Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 150000004770 chalcogenides Chemical class 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000000523 sample Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】微細化で、回路規模の増大を防止でき、信頼性の高いヒューズ装置を構成することが困難であった。
【解決手段】相転移型のヒューズ11は、カルコゲン化合物、又はマルテンサイト変態を生じる合金により構成されている。このヒューズ11を加熱した後、急速に冷却することにより、このヒューズ11に情報を記憶させる。
【選択図】 図1
【解決手段】相転移型のヒューズ11は、カルコゲン化合物、又はマルテンサイト変態を生じる合金により構成されている。このヒューズ11を加熱した後、急速に冷却することにより、このヒューズ11に情報を記憶させる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、例えば半導体装置に適用され、情報を記憶するヒューズ装置に関する。
【0002】
【従来の技術】
一般に、半導体装置は、各種の情報を記憶するためにヒューズが用いられている。例えば半導体記憶装置の冗長回路は、ヒューズを用いて不良アドレスを記憶している。このヒューズとしては、レーザービームを照射することにより溶断するタイプのヒューズが多く用いられている。
【0003】
一方、レーザーによる溶断以外のヒューズとしては、次のようなものがある。例えばMOSトランジスタ構造のゲート酸化膜を破壊して電気的に導通させることにより、記憶データを切り替えるアンチヒューズ。キャパシタセルに高電圧をかけて絶縁膜を破壊することにより、記憶データを変化させるアンチヒューズ。あるいは、サリサイドや配線を電気的に溶断させるヒューズなどが開発されている。
【0004】
さらに、ヒューズではないが、カルコゲナイド材料を用いた記憶素子が次の文献に記載されている。カルコゲナイド材料を用いた消去可能な記憶装置が(例えば、特許文献1参照)に記載され、カルコゲナイド材料を用いた電気的に書換え可能な記憶装置が(例えば、特許文献2参照)に記載され、カルコゲナイド材料を用いた不揮発性メモリセルが(例えば、特許文献3参照)に記載されている。さらに、カルコゲナイド材料を用いた半導体装置が(例えば、特許文献4参照)に記載されている。
【0005】
【特許文献1】
特表平11−510317号公報(図1)
【0006】
【特許文献2】
特公昭63−31955号公報(第1図)
【0007】
【特許文献3】
特表平10−511814号公報(図3)
【0008】
【特許文献4】
特公昭62−30511号公報(第1図乃至第13図)
【0009】
【発明が解決しようとする課題】
図9、図10は、従来のレーザー溶断タイプのヒューズの例を示している。図9に示すように、複数のヒューズ1は、配線層2を介してラッチ回路3にそれぞれ接続されている。各ヒューズ1は、図10に示すように、シリコン基板4の上に形成された絶縁膜5内に形成されている。これらヒューズ1の上には複数の絶縁膜6が形成されている。この絶縁膜6には、これらヒューズ1に対応して凹部7が形成されている。各ヒューズ1は凹部7の底部に残された絶縁膜の薄い層により覆われている。各ヒューズ1の材料としては、ポリシリコン、あるいは上層の配線と同様にAlやCuが用いられる。
【0010】
ところで、近時、デバイスの微細化に伴い、ヒューズ相互のピッチも狭小化する必要がある。しかし、ヒューズのピッチを微細化した場合、ヒューズを溶断する際に用いるレーザービームの径も微細化する必要がある。現在用いられているレーザーの波長は1μm前後であり、この波長を考慮すると、ヒューズのピッチは2μmが限界と考えられる。
【0011】
そこで、短波長のレーザーを用いたり、レーザービームの径を絞ることにより、狭ピッチ化に対応することが考えられている。しかし、短波長のレーザーを用いる場合や、レーザービームの径を絞った場合、ヒューズに照射されるレーザーのエネルギーが高くなり、シリコン基板に対するダメージが大きくなる。したがって、素子の微細化に伴いヒューズを微細化することが困難であった。
【0012】
また、溶断型のヒューズは、レーザーによりヒューズを溶断した際、破壊されたヒューズが飛散し、これが半導体装置の他の回路に付着してショートを引き起こす。さらに、ヒューズを溶断する際、隣接するヒューズ相互間の絶縁膜までも劣化させ、回路の信頼性を低下させることがあった。
【0013】
一方、アンチヒューズなどのように、電気的にヒューズの状態を設定する構成の場合、ヒューズを選択するための選択回路、ヒューズの設定状態を検証するベリファイ回路等が必要である。このため、ヒューズ以外の回路が多くなり、チップ面積の削減が困難である。
【0014】
また、アンチヒューズのように、電気的に絶縁膜を破壊するヒューズの場合、高電圧、高電流を発生する回路を必要とする。現在、半導体装置は、低電圧、低消費電力化が図られており、このような半導体装置内に、低電圧回路と高電圧回路の両方を形成しなければならないという問題が有る。
【0015】
さらに、電気的に絶縁膜を破壊する方法は、破壊が十分でない場合、設定した情報が反転することがあり、信頼性が低いという問題が有った。
【0016】
上記のように、従来のレーザー溶断ヒューズ及び電気的にヒューズの状態を切り替えるアンチヒューズはいずれも微細化及び回路規模の増大を抑えることが困難であり、確実にヒューズを設定することが困難であった。また、上記カルコゲナイド材料を用いた記憶素子をヒューズ素子に単に適用した程度ではヒューズ装置を構成することが困難である。すなわち、複数のヒューズ素子から所要のヒューズ素子を選択して記憶データを設定する必要があるが、単に記憶素子を用いた程度では回路規模の増大を抑えて所要のヒューズ素子のみを確実に設定することは困難である。
【0017】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、微細化が可能であり、回路規模の増大を防止できるとともに、信頼性の高いヒューズ装置を提供しようとするものである。
【0018】
【課題を解決するための手段】
本発明のヒューズ装置は、上記課題を解決するため、半導体基板上に形成された絶縁膜と、前記絶縁膜の内部に形成され、加熱手段により加熱することにより相転移によって抵抗値が変化し、情報が設定されるヒューズとを具備している。
【0019】
前記ヒューズの材料は、Ge、Sb、Ag、In、Snの中から少なくとも1つ選ばれた金属を含むカルコゲン化合物である。
【0020】
前記ヒューズの材料は、Cu、Zn、Alの中から少なくとも1つ選ばれた金属を含む合金であり、相転移がマルテンサイト変態である。
【0021】
前記相転移は、結晶とアモルファス間の変態である。
【0022】
前記加熱手段は、レーザービームである。
【0023】
前記加熱手段は、ヒューズに接触されたヒータである。
【0024】
前記ヒータへはダイソートテスト装置から電流が供給される。
【0025】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0026】
(第1の実施形態)
図1、図2は、本発明の第1の実施形態を示している。
【0027】
図1において、ヒューズ11の一端部には配線12aが接続され、他端部には配線12bが接続されている。この配線12bには、ヒューズ11により記憶された情報をラッチする例えばラッチ回路13が接続されている。
【0028】
前記ヒューズ11に用いる材料としては、相転移により電気抵抗が変化する合金材料が適用される。具体的には、例えばGe、Sb、Ag、In、Snのうちの少なくとも1つの金属、及びS、Se、Teのうちの少なくとも1つのVI族元素の合金であるカルコゲン化合物が用いられる。カルコゲンを含む二元系合金、又は三元系合金は、相転移によって結晶構造がアモルファスへと変化し、電気抵抗が3桁以上変化することが知られている。第1の実施形態では、ヒューズ11の材料として、例えばGe2Sb2Te5の組成の材料を用いた。
【0029】
図2は、図1のII−II線に沿った断面図である。半導体基板14上には、例えばシリコン酸化膜からなる絶縁膜15が形成されている。この絶縁膜15内には、前記配線12a、12b、及びヒューズ11が形成されている。このヒューズ11は、例えばヒューズ11と同一の材料で形成されたコンタクト11aを介して前記配線12a、12bに接続されている。これら配線12a、12bは、例えばAl又はCuにより構成されている。前記絶縁膜15の上には、例えばシリコン窒化膜からなる絶縁膜16が形成されている。
【0030】
相転移型のヒューズ11の場合、溶断型のヒューズのようにレーザー照射により破壊されない。このため、ヒューズ11上に形成されるシリコン酸化膜15、及びシリコン窒化膜16の合計の膜厚は、溶断型のヒューズの場合のように、吹き飛ぶ程度に薄く形成する必要はなく、レーザーが透過可能な程度の膜厚であればよい。このため、相転移型のヒューズ11の場合、溶断型のヒューズのように、複数のヒューズに対応して、絶縁膜に凹部を形成する必要がない。
【0031】
図2に示すようにデバイスを形成した後、カルコゲン化合物を結晶化させるため、400℃、30分の熱処理を行った。
【0032】
図1、図2に示す構成において、ヒューズ11にデータを記憶させる場合、例えば20nsec程度のパルスのレーザービーム17が、ヒューズ11の例えば中央部に照射される。このレーザー照射によってヒューズ11の中央部が瞬間的に例えば700℃程度の温度に上昇される。この後、このヒューズ11の熱は、シリコン基板14及び大気中に拡散され、ヒューズ11は急速に冷却される。このヒューズ11の相転移は、前述したように結晶とアモルファス間の変態である。すなわち、結晶状態であったカルコゲン化合物の一部分がレーザー照射によって加熱され、その後、アモルファス状態で急冷される。このようにして、ヒューズ11の電気抵抗が上昇される。
【0033】
溶断型のヒューズの場合、ヒューズに情報を記憶させるために1500℃以上の温度が必要となる。すなわち、ヒューズとしての配線材料、例えばCuが昇華する以上の温度が必要となる。このため、高エネルギーのレーザーが必要である。これに対して、第1の実施形態の場合、ヒューズ材料に相転移が起こる程度の温度であればよい。このため、溶断型のヒューズのように、高エネルギーのレーザーを必要としない。したがって、レーザービームを十分に絞ることが可能となるため、狭ピッチのヒューズを形成することが可能である。
【0034】
図3はレーザービームのプロファイルとヒューズとの間隔を示している。図3に実線で示すように、本実施形態の場合、破線で示す従来例に比べてレーザービームを十分に絞ることが可能となる。このため、ヒューズのピッチをレーザービームの径に対応して狭くすることが可能である。
【0035】
また、本実施形態に適用されるレーザーのエネルギーは、従来の溶断型のヒューズに適用されるレーザーのエネルギーに比べて弱い。このため、レーザービームがGauss分布であるとすると、レーザービームを図3に示すように絞らなくとも、照射対象外のヒューズに照射されるレーザーエネルギーを微弱に抑えることができる。このため、隣接ヒューズや下部の素子にダメージを与えることを防止できる。
【0036】
尚、レーザービームの波長は、従来と同様の波長を使用し、例えば1.034μmであり、径は、例えば2.4μmである。このため、ヒューズのピッチを、例えば1.5μmに設定することができる。
【0037】
図4は、レーザー照射前と、照射後における相転移型ヒューズの抵抗値の変化を示している。レーザー照射の前後で抵抗値が50Ω程度から1MΩ程度に変化しており、ヒューズとして十分機能することが分かる。
【0038】
また、ヒューズのピッチを狭くするため、隣接するヒューズ相互間で熱の伝導を遮断することが望ましい。そのためには、ウェハを冷却することが効果的である。例えばレーザー照射装置のステージにチラーによって冷却する装置を設け、ウェハを例えば−40℃程度に冷却することにより、良好な結果を得ることができる。尚、この際、ウェハに霜が付かないよう、ウェハ周辺の湿度を制御することが望ましい。
【0039】
上記第1の実施形態によれば、ヒューズ11を相転移により電気抵抗が変化する合金材料により構成している。このため、従来の溶断型のヒューズのように、ヒューズを破壊しないため、高エネルギーのレーザーを必要としない。したがって、レーザービームを十分に絞ることが可能であるため、ヒューズ11のピッチを狭めることが可能であり、チップサイズの増大を防止することができる。
【0040】
しかも、相転移型のヒューズは、溶断型のヒューズのように、ヒューズを破壊しない。このため、飛散物による回路のショートや、隣接するヒューズ間の絶縁膜破壊がないため、信頼性を向上することができる。
【0041】
さらに、相転移型のヒューズは、溶断型のヒューズのように、ヒューズを破壊しないため、情報の再設定が可能である。このため、情報が十分に設定されていない場合、再度レーザーを照射することにより、情報を再設定することができ、信頼性及び歩留まりを向上することが可能である。
【0042】
また、相転移型のヒューズは、溶断型のヒューズのように、ヒューズを破壊しないため、レーザービームの照射領域に対応して、凹部を形成する必要がない。したがって、製造工程を削減することができ、製造コストを削減することが可能である。
【0043】
(第2の実施形態)
図5、図6は、本発明の第2の実施形態を示すものであり、図1、図2と同一部分には同一符号を付している。
【0044】
第1の実施形態は、レーザービームを用いて相転移型のヒューズに情報を設定した。これに対して、第2の実施形態は、ジュール加熱により相転移型のヒューズに情報を設定する。
【0045】
図5、図6において、相転移型のヒューズ11の例えばほぼ中央部且つ直下には、ヒータ21が接触されている。このヒータ21は、例えばポリシリコンやタングステン等の材料により構成される。このヒータ21の抵抗値は、比較的高く、例えば1kΩである。このヒータ21には、図6に示すように、配線22a、22bが接続されており、この配線22a、22bを介してヒータ21にパルス状の電流が供給される。ヒータ21はこの電流に応じて発熱し、この熱によりヒューズ11がジュール加熱される。ヒューズ11の周辺は絶縁膜15で覆われている。この絶縁膜15により、隣接するヒューズへの熱伝導が抑えられる。また、ヒータ21への通電が停止されると、絶縁膜15、16、シリコン基板14及び配線12a、12b、22a、22bを介してヒータ21及びヒューズ11が急速に冷却される。これにより、ヒューズ11の抵抗は、ほぼ50Ωからほぼ1MΩへと変化する。
【0046】
図7は、前記ヒータ21に対する通電方法の一例を示している。ヒータ21への給電は、例えば半導体チップの外部から行うことが可能である。例えばダイソートテスト時に、ダイソートテスト装置24のプローブ23を介して給電することが可能である。すなわち、この場合、各ヒータ21を半導体チップのテストパッド22にそれぞれ接続する。ダイソートテストの結果に応じて、これらテストパッド22のうち、給電が必要なテストパッド22にダイソートテスト装置24のプローブ23を接触させる。このプローブ23を介して例えば30ns程度で、電流値が500μA程度のパルス状の電流を供給する。このパルス状の電流は、例えばダイソートテスト装置24において発生される。この電流はヒータ21に供給される。ヒータ21が通電されることにより、対応するヒューズ11の一部がほぼ650℃に加熱される。ヒータ21への通電が切れると、ヒューズ11の熱が絶縁膜15、16、シリコン基板14及び配線12a、12b、22a、22bへ放熱され、ヒューズ11は急速に冷却される。このようにして、ヒューズ11の抵抗値は、例えばほぼ50Ωからほぼ1MΩへと変化する。
【0047】
第2の実施形態においても、ヒューズ11に情報を設定する場合、ウェハを例えばチラーによって冷却することが望ましい。
【0048】
上記第2の実施形態によれば、相転移型のヒューズ11にヒータ21を接触させ、このヒータ21にパルス状の電流を供給することにより発熱させ、この熱によってヒューズ11を加熱することにより、ヒューズ11に情報を設定している。このため、第1の実施形態と同様にヒューズ11に確実に情報を設定することが可能である。
【0049】
しかも、第2の実施形態の場合、ヒータ21の幅をヒューズ11の幅とほぼ同一のサイズとすることが可能である。このため、ヒューズ11及びヒューズ相互間のピッチを微細化することが可能であり、チップサイズの増大を防止できる利点を有している。
【0050】
また、テストパッド22を用いてダイソートテスト装置のプローブを介してヒータ21に電流を供給しているため、チップ内にヒータを選択する選択回路やパルス状の電流を発生する電流発生回路を設ける必要がない。このため、チップ面積の増大を防止できる。
【0051】
尚、第2の実施形態において、ヒータ21はヒューズ11の下部に配置したが、これに限定されるものではなく、ヒューズ11の上部に配置してもよい。
【0052】
また、チップサイズに余裕がある場合、チップ内に例えばヒータ21を選択する選択回路やパルス状の電流を発生する電流発生回路を設けてもよい。選択回路は、ヒューズが例えば不良のメモリセルを救済するための冗長回路に適用されている場合、不良アドレス信号に応じて複数のヒータを選択する。この選択回路には電流発生回路が接続され、この電流発生回路は前記パルス状の電流を発生する。このパルス状の電流は選択回路を介して複数のヒータに供給される。このような構成とした場合、ダイソートテスト後においてもヒューズに所要の情報を設定することができる。
【0053】
また、上記第1、第2の実施形態において、ヒューズ11の材料は、カルコゲン化合物を用いた。しかし、これに限定されるものではなく、Cu、Zn、Alの中から少なくとも1つ選ばれた金属を含みマルテンサイト変態を起こす合金を用いることも可能である。マルテンサイト変態は、合金が相転移温度以上の温度になると、結晶のすべりが発生し、電気抵抗が変化する。この状態から合金を急速に冷却することにより、合金は高い電気抵抗を保持することができる。このようなマルテンサイト変態を起こす合金をヒューズとして使用することによっても、第1、第2の実施形態と同様の効果を得ることが可能である。
【0054】
また、相転移型のヒューズとして使用可能な合金の組成は上述したように複数あり、合金の組成に応じて相転移が発生する温度も相違する。このため、ヒューズを加熱するための温度も合金の組成に応じて適宜設定可能である。
【0055】
図8は、上記ヒューズ11を半導体記憶装置のロウ系の冗長回路に適用した場合の例を示している。ヒューズ群31は複数の前記ヒューズ11により構成されている。このヒューズ群31の一端には電源Vddが供給されている。ヒューズ群31の他端は、ラッチ回路群32の入力端に接続されている。このラッチ回路群32は複数の前記ラッチ回路3により構成されている。ラッチ回路群32の出力端は、スペアロウデコーダ33の入力端に接続されている。このスペアロウデコーダ33の入力端には、さらにロウアドレス信号が供給されている。スペアロウデコーダ33の出力端はメモリセルアレイ35のスペアロウ群35aに接続されている。ロウデコーダ34の入力端には、前記ロウアドレス信号が供給されている。ロウデコーダ34の出力端はメモリセルアレイ35に接続されている。
【0056】
前記ヒューズ群31は、メモリセルアレイ35の不良ロウアドレスを記憶している。半導体メモリ装置に電源が供給されると、ヒューズ群31に記憶された不良ロウアドレスが読み出され、ラッチ回路群32にラッチされる。スペアロウデコーダ33は、ロウアドレス信号とラッチ回路群32から供給される不良ロウアドレス信号とを比較し、これらが一致した場合、スペアロウ群35aより1つのスペアロウを選択する。これとともに、スペアロウデコーダ33は、ロウデコーダ34にディスエーブル信号DEを供給し、ロウデコーダ34をディスエーブルとする。
【0057】
上記冗長回路に第1、第2の実施形態のヒューズを適用することにより、従来の溶断型ヒューズやアンチヒューズと同様の作用、効果を得ることができる。
【0058】
尚、上記第1、第2の実施形態のヒューズは、半導体記憶装置の冗長回路だけではなく、半導体装置において、種々の情報を設定する回路に適用可能なことは言うまでもない。
【0059】
その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
【0060】
【発明の効果】
以上、詳述したように本発明によれば、微細化が可能であり、回路規模の増大を防止できるとともに、信頼性の高いヒューズ装置を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す構成図。
【図2】図1のII−II線に沿った断面図。
【図3】本発明のレーザービームのプロファイルを従来と比較して示す図。
【図4】相転移による抵抗値の変化を示す図。
【図5】本発明の第2の実施形態を示す構成図。
【図6】図5のVI−VI線に沿った断面図。
【図7】図5、図6に示すヒータへの給電方法の一例を示す構成図。
【図8】第1、第2の実施形態のヒューズが適用される半導体記憶装置の冗長回路の例を示す構成図。
【図9】従来のヒューズ回路を示す構成図。
【図10】図9のX−X線に沿った断面図。
【符号の説明】
11…相転移型ヒューズ、
13…ラッチ回路、
14…シリコン基板、
15…絶縁膜、
17…レーザービーム、
21…ヒータ、
22…テストパッド、
23…プローブ。
【発明の属する技術分野】
本発明は、例えば半導体装置に適用され、情報を記憶するヒューズ装置に関する。
【0002】
【従来の技術】
一般に、半導体装置は、各種の情報を記憶するためにヒューズが用いられている。例えば半導体記憶装置の冗長回路は、ヒューズを用いて不良アドレスを記憶している。このヒューズとしては、レーザービームを照射することにより溶断するタイプのヒューズが多く用いられている。
【0003】
一方、レーザーによる溶断以外のヒューズとしては、次のようなものがある。例えばMOSトランジスタ構造のゲート酸化膜を破壊して電気的に導通させることにより、記憶データを切り替えるアンチヒューズ。キャパシタセルに高電圧をかけて絶縁膜を破壊することにより、記憶データを変化させるアンチヒューズ。あるいは、サリサイドや配線を電気的に溶断させるヒューズなどが開発されている。
【0004】
さらに、ヒューズではないが、カルコゲナイド材料を用いた記憶素子が次の文献に記載されている。カルコゲナイド材料を用いた消去可能な記憶装置が(例えば、特許文献1参照)に記載され、カルコゲナイド材料を用いた電気的に書換え可能な記憶装置が(例えば、特許文献2参照)に記載され、カルコゲナイド材料を用いた不揮発性メモリセルが(例えば、特許文献3参照)に記載されている。さらに、カルコゲナイド材料を用いた半導体装置が(例えば、特許文献4参照)に記載されている。
【0005】
【特許文献1】
特表平11−510317号公報(図1)
【0006】
【特許文献2】
特公昭63−31955号公報(第1図)
【0007】
【特許文献3】
特表平10−511814号公報(図3)
【0008】
【特許文献4】
特公昭62−30511号公報(第1図乃至第13図)
【0009】
【発明が解決しようとする課題】
図9、図10は、従来のレーザー溶断タイプのヒューズの例を示している。図9に示すように、複数のヒューズ1は、配線層2を介してラッチ回路3にそれぞれ接続されている。各ヒューズ1は、図10に示すように、シリコン基板4の上に形成された絶縁膜5内に形成されている。これらヒューズ1の上には複数の絶縁膜6が形成されている。この絶縁膜6には、これらヒューズ1に対応して凹部7が形成されている。各ヒューズ1は凹部7の底部に残された絶縁膜の薄い層により覆われている。各ヒューズ1の材料としては、ポリシリコン、あるいは上層の配線と同様にAlやCuが用いられる。
【0010】
ところで、近時、デバイスの微細化に伴い、ヒューズ相互のピッチも狭小化する必要がある。しかし、ヒューズのピッチを微細化した場合、ヒューズを溶断する際に用いるレーザービームの径も微細化する必要がある。現在用いられているレーザーの波長は1μm前後であり、この波長を考慮すると、ヒューズのピッチは2μmが限界と考えられる。
【0011】
そこで、短波長のレーザーを用いたり、レーザービームの径を絞ることにより、狭ピッチ化に対応することが考えられている。しかし、短波長のレーザーを用いる場合や、レーザービームの径を絞った場合、ヒューズに照射されるレーザーのエネルギーが高くなり、シリコン基板に対するダメージが大きくなる。したがって、素子の微細化に伴いヒューズを微細化することが困難であった。
【0012】
また、溶断型のヒューズは、レーザーによりヒューズを溶断した際、破壊されたヒューズが飛散し、これが半導体装置の他の回路に付着してショートを引き起こす。さらに、ヒューズを溶断する際、隣接するヒューズ相互間の絶縁膜までも劣化させ、回路の信頼性を低下させることがあった。
【0013】
一方、アンチヒューズなどのように、電気的にヒューズの状態を設定する構成の場合、ヒューズを選択するための選択回路、ヒューズの設定状態を検証するベリファイ回路等が必要である。このため、ヒューズ以外の回路が多くなり、チップ面積の削減が困難である。
【0014】
また、アンチヒューズのように、電気的に絶縁膜を破壊するヒューズの場合、高電圧、高電流を発生する回路を必要とする。現在、半導体装置は、低電圧、低消費電力化が図られており、このような半導体装置内に、低電圧回路と高電圧回路の両方を形成しなければならないという問題が有る。
【0015】
さらに、電気的に絶縁膜を破壊する方法は、破壊が十分でない場合、設定した情報が反転することがあり、信頼性が低いという問題が有った。
【0016】
上記のように、従来のレーザー溶断ヒューズ及び電気的にヒューズの状態を切り替えるアンチヒューズはいずれも微細化及び回路規模の増大を抑えることが困難であり、確実にヒューズを設定することが困難であった。また、上記カルコゲナイド材料を用いた記憶素子をヒューズ素子に単に適用した程度ではヒューズ装置を構成することが困難である。すなわち、複数のヒューズ素子から所要のヒューズ素子を選択して記憶データを設定する必要があるが、単に記憶素子を用いた程度では回路規模の増大を抑えて所要のヒューズ素子のみを確実に設定することは困難である。
【0017】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、微細化が可能であり、回路規模の増大を防止できるとともに、信頼性の高いヒューズ装置を提供しようとするものである。
【0018】
【課題を解決するための手段】
本発明のヒューズ装置は、上記課題を解決するため、半導体基板上に形成された絶縁膜と、前記絶縁膜の内部に形成され、加熱手段により加熱することにより相転移によって抵抗値が変化し、情報が設定されるヒューズとを具備している。
【0019】
前記ヒューズの材料は、Ge、Sb、Ag、In、Snの中から少なくとも1つ選ばれた金属を含むカルコゲン化合物である。
【0020】
前記ヒューズの材料は、Cu、Zn、Alの中から少なくとも1つ選ばれた金属を含む合金であり、相転移がマルテンサイト変態である。
【0021】
前記相転移は、結晶とアモルファス間の変態である。
【0022】
前記加熱手段は、レーザービームである。
【0023】
前記加熱手段は、ヒューズに接触されたヒータである。
【0024】
前記ヒータへはダイソートテスト装置から電流が供給される。
【0025】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0026】
(第1の実施形態)
図1、図2は、本発明の第1の実施形態を示している。
【0027】
図1において、ヒューズ11の一端部には配線12aが接続され、他端部には配線12bが接続されている。この配線12bには、ヒューズ11により記憶された情報をラッチする例えばラッチ回路13が接続されている。
【0028】
前記ヒューズ11に用いる材料としては、相転移により電気抵抗が変化する合金材料が適用される。具体的には、例えばGe、Sb、Ag、In、Snのうちの少なくとも1つの金属、及びS、Se、Teのうちの少なくとも1つのVI族元素の合金であるカルコゲン化合物が用いられる。カルコゲンを含む二元系合金、又は三元系合金は、相転移によって結晶構造がアモルファスへと変化し、電気抵抗が3桁以上変化することが知られている。第1の実施形態では、ヒューズ11の材料として、例えばGe2Sb2Te5の組成の材料を用いた。
【0029】
図2は、図1のII−II線に沿った断面図である。半導体基板14上には、例えばシリコン酸化膜からなる絶縁膜15が形成されている。この絶縁膜15内には、前記配線12a、12b、及びヒューズ11が形成されている。このヒューズ11は、例えばヒューズ11と同一の材料で形成されたコンタクト11aを介して前記配線12a、12bに接続されている。これら配線12a、12bは、例えばAl又はCuにより構成されている。前記絶縁膜15の上には、例えばシリコン窒化膜からなる絶縁膜16が形成されている。
【0030】
相転移型のヒューズ11の場合、溶断型のヒューズのようにレーザー照射により破壊されない。このため、ヒューズ11上に形成されるシリコン酸化膜15、及びシリコン窒化膜16の合計の膜厚は、溶断型のヒューズの場合のように、吹き飛ぶ程度に薄く形成する必要はなく、レーザーが透過可能な程度の膜厚であればよい。このため、相転移型のヒューズ11の場合、溶断型のヒューズのように、複数のヒューズに対応して、絶縁膜に凹部を形成する必要がない。
【0031】
図2に示すようにデバイスを形成した後、カルコゲン化合物を結晶化させるため、400℃、30分の熱処理を行った。
【0032】
図1、図2に示す構成において、ヒューズ11にデータを記憶させる場合、例えば20nsec程度のパルスのレーザービーム17が、ヒューズ11の例えば中央部に照射される。このレーザー照射によってヒューズ11の中央部が瞬間的に例えば700℃程度の温度に上昇される。この後、このヒューズ11の熱は、シリコン基板14及び大気中に拡散され、ヒューズ11は急速に冷却される。このヒューズ11の相転移は、前述したように結晶とアモルファス間の変態である。すなわち、結晶状態であったカルコゲン化合物の一部分がレーザー照射によって加熱され、その後、アモルファス状態で急冷される。このようにして、ヒューズ11の電気抵抗が上昇される。
【0033】
溶断型のヒューズの場合、ヒューズに情報を記憶させるために1500℃以上の温度が必要となる。すなわち、ヒューズとしての配線材料、例えばCuが昇華する以上の温度が必要となる。このため、高エネルギーのレーザーが必要である。これに対して、第1の実施形態の場合、ヒューズ材料に相転移が起こる程度の温度であればよい。このため、溶断型のヒューズのように、高エネルギーのレーザーを必要としない。したがって、レーザービームを十分に絞ることが可能となるため、狭ピッチのヒューズを形成することが可能である。
【0034】
図3はレーザービームのプロファイルとヒューズとの間隔を示している。図3に実線で示すように、本実施形態の場合、破線で示す従来例に比べてレーザービームを十分に絞ることが可能となる。このため、ヒューズのピッチをレーザービームの径に対応して狭くすることが可能である。
【0035】
また、本実施形態に適用されるレーザーのエネルギーは、従来の溶断型のヒューズに適用されるレーザーのエネルギーに比べて弱い。このため、レーザービームがGauss分布であるとすると、レーザービームを図3に示すように絞らなくとも、照射対象外のヒューズに照射されるレーザーエネルギーを微弱に抑えることができる。このため、隣接ヒューズや下部の素子にダメージを与えることを防止できる。
【0036】
尚、レーザービームの波長は、従来と同様の波長を使用し、例えば1.034μmであり、径は、例えば2.4μmである。このため、ヒューズのピッチを、例えば1.5μmに設定することができる。
【0037】
図4は、レーザー照射前と、照射後における相転移型ヒューズの抵抗値の変化を示している。レーザー照射の前後で抵抗値が50Ω程度から1MΩ程度に変化しており、ヒューズとして十分機能することが分かる。
【0038】
また、ヒューズのピッチを狭くするため、隣接するヒューズ相互間で熱の伝導を遮断することが望ましい。そのためには、ウェハを冷却することが効果的である。例えばレーザー照射装置のステージにチラーによって冷却する装置を設け、ウェハを例えば−40℃程度に冷却することにより、良好な結果を得ることができる。尚、この際、ウェハに霜が付かないよう、ウェハ周辺の湿度を制御することが望ましい。
【0039】
上記第1の実施形態によれば、ヒューズ11を相転移により電気抵抗が変化する合金材料により構成している。このため、従来の溶断型のヒューズのように、ヒューズを破壊しないため、高エネルギーのレーザーを必要としない。したがって、レーザービームを十分に絞ることが可能であるため、ヒューズ11のピッチを狭めることが可能であり、チップサイズの増大を防止することができる。
【0040】
しかも、相転移型のヒューズは、溶断型のヒューズのように、ヒューズを破壊しない。このため、飛散物による回路のショートや、隣接するヒューズ間の絶縁膜破壊がないため、信頼性を向上することができる。
【0041】
さらに、相転移型のヒューズは、溶断型のヒューズのように、ヒューズを破壊しないため、情報の再設定が可能である。このため、情報が十分に設定されていない場合、再度レーザーを照射することにより、情報を再設定することができ、信頼性及び歩留まりを向上することが可能である。
【0042】
また、相転移型のヒューズは、溶断型のヒューズのように、ヒューズを破壊しないため、レーザービームの照射領域に対応して、凹部を形成する必要がない。したがって、製造工程を削減することができ、製造コストを削減することが可能である。
【0043】
(第2の実施形態)
図5、図6は、本発明の第2の実施形態を示すものであり、図1、図2と同一部分には同一符号を付している。
【0044】
第1の実施形態は、レーザービームを用いて相転移型のヒューズに情報を設定した。これに対して、第2の実施形態は、ジュール加熱により相転移型のヒューズに情報を設定する。
【0045】
図5、図6において、相転移型のヒューズ11の例えばほぼ中央部且つ直下には、ヒータ21が接触されている。このヒータ21は、例えばポリシリコンやタングステン等の材料により構成される。このヒータ21の抵抗値は、比較的高く、例えば1kΩである。このヒータ21には、図6に示すように、配線22a、22bが接続されており、この配線22a、22bを介してヒータ21にパルス状の電流が供給される。ヒータ21はこの電流に応じて発熱し、この熱によりヒューズ11がジュール加熱される。ヒューズ11の周辺は絶縁膜15で覆われている。この絶縁膜15により、隣接するヒューズへの熱伝導が抑えられる。また、ヒータ21への通電が停止されると、絶縁膜15、16、シリコン基板14及び配線12a、12b、22a、22bを介してヒータ21及びヒューズ11が急速に冷却される。これにより、ヒューズ11の抵抗は、ほぼ50Ωからほぼ1MΩへと変化する。
【0046】
図7は、前記ヒータ21に対する通電方法の一例を示している。ヒータ21への給電は、例えば半導体チップの外部から行うことが可能である。例えばダイソートテスト時に、ダイソートテスト装置24のプローブ23を介して給電することが可能である。すなわち、この場合、各ヒータ21を半導体チップのテストパッド22にそれぞれ接続する。ダイソートテストの結果に応じて、これらテストパッド22のうち、給電が必要なテストパッド22にダイソートテスト装置24のプローブ23を接触させる。このプローブ23を介して例えば30ns程度で、電流値が500μA程度のパルス状の電流を供給する。このパルス状の電流は、例えばダイソートテスト装置24において発生される。この電流はヒータ21に供給される。ヒータ21が通電されることにより、対応するヒューズ11の一部がほぼ650℃に加熱される。ヒータ21への通電が切れると、ヒューズ11の熱が絶縁膜15、16、シリコン基板14及び配線12a、12b、22a、22bへ放熱され、ヒューズ11は急速に冷却される。このようにして、ヒューズ11の抵抗値は、例えばほぼ50Ωからほぼ1MΩへと変化する。
【0047】
第2の実施形態においても、ヒューズ11に情報を設定する場合、ウェハを例えばチラーによって冷却することが望ましい。
【0048】
上記第2の実施形態によれば、相転移型のヒューズ11にヒータ21を接触させ、このヒータ21にパルス状の電流を供給することにより発熱させ、この熱によってヒューズ11を加熱することにより、ヒューズ11に情報を設定している。このため、第1の実施形態と同様にヒューズ11に確実に情報を設定することが可能である。
【0049】
しかも、第2の実施形態の場合、ヒータ21の幅をヒューズ11の幅とほぼ同一のサイズとすることが可能である。このため、ヒューズ11及びヒューズ相互間のピッチを微細化することが可能であり、チップサイズの増大を防止できる利点を有している。
【0050】
また、テストパッド22を用いてダイソートテスト装置のプローブを介してヒータ21に電流を供給しているため、チップ内にヒータを選択する選択回路やパルス状の電流を発生する電流発生回路を設ける必要がない。このため、チップ面積の増大を防止できる。
【0051】
尚、第2の実施形態において、ヒータ21はヒューズ11の下部に配置したが、これに限定されるものではなく、ヒューズ11の上部に配置してもよい。
【0052】
また、チップサイズに余裕がある場合、チップ内に例えばヒータ21を選択する選択回路やパルス状の電流を発生する電流発生回路を設けてもよい。選択回路は、ヒューズが例えば不良のメモリセルを救済するための冗長回路に適用されている場合、不良アドレス信号に応じて複数のヒータを選択する。この選択回路には電流発生回路が接続され、この電流発生回路は前記パルス状の電流を発生する。このパルス状の電流は選択回路を介して複数のヒータに供給される。このような構成とした場合、ダイソートテスト後においてもヒューズに所要の情報を設定することができる。
【0053】
また、上記第1、第2の実施形態において、ヒューズ11の材料は、カルコゲン化合物を用いた。しかし、これに限定されるものではなく、Cu、Zn、Alの中から少なくとも1つ選ばれた金属を含みマルテンサイト変態を起こす合金を用いることも可能である。マルテンサイト変態は、合金が相転移温度以上の温度になると、結晶のすべりが発生し、電気抵抗が変化する。この状態から合金を急速に冷却することにより、合金は高い電気抵抗を保持することができる。このようなマルテンサイト変態を起こす合金をヒューズとして使用することによっても、第1、第2の実施形態と同様の効果を得ることが可能である。
【0054】
また、相転移型のヒューズとして使用可能な合金の組成は上述したように複数あり、合金の組成に応じて相転移が発生する温度も相違する。このため、ヒューズを加熱するための温度も合金の組成に応じて適宜設定可能である。
【0055】
図8は、上記ヒューズ11を半導体記憶装置のロウ系の冗長回路に適用した場合の例を示している。ヒューズ群31は複数の前記ヒューズ11により構成されている。このヒューズ群31の一端には電源Vddが供給されている。ヒューズ群31の他端は、ラッチ回路群32の入力端に接続されている。このラッチ回路群32は複数の前記ラッチ回路3により構成されている。ラッチ回路群32の出力端は、スペアロウデコーダ33の入力端に接続されている。このスペアロウデコーダ33の入力端には、さらにロウアドレス信号が供給されている。スペアロウデコーダ33の出力端はメモリセルアレイ35のスペアロウ群35aに接続されている。ロウデコーダ34の入力端には、前記ロウアドレス信号が供給されている。ロウデコーダ34の出力端はメモリセルアレイ35に接続されている。
【0056】
前記ヒューズ群31は、メモリセルアレイ35の不良ロウアドレスを記憶している。半導体メモリ装置に電源が供給されると、ヒューズ群31に記憶された不良ロウアドレスが読み出され、ラッチ回路群32にラッチされる。スペアロウデコーダ33は、ロウアドレス信号とラッチ回路群32から供給される不良ロウアドレス信号とを比較し、これらが一致した場合、スペアロウ群35aより1つのスペアロウを選択する。これとともに、スペアロウデコーダ33は、ロウデコーダ34にディスエーブル信号DEを供給し、ロウデコーダ34をディスエーブルとする。
【0057】
上記冗長回路に第1、第2の実施形態のヒューズを適用することにより、従来の溶断型ヒューズやアンチヒューズと同様の作用、効果を得ることができる。
【0058】
尚、上記第1、第2の実施形態のヒューズは、半導体記憶装置の冗長回路だけではなく、半導体装置において、種々の情報を設定する回路に適用可能なことは言うまでもない。
【0059】
その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
【0060】
【発明の効果】
以上、詳述したように本発明によれば、微細化が可能であり、回路規模の増大を防止できるとともに、信頼性の高いヒューズ装置を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す構成図。
【図2】図1のII−II線に沿った断面図。
【図3】本発明のレーザービームのプロファイルを従来と比較して示す図。
【図4】相転移による抵抗値の変化を示す図。
【図5】本発明の第2の実施形態を示す構成図。
【図6】図5のVI−VI線に沿った断面図。
【図7】図5、図6に示すヒータへの給電方法の一例を示す構成図。
【図8】第1、第2の実施形態のヒューズが適用される半導体記憶装置の冗長回路の例を示す構成図。
【図9】従来のヒューズ回路を示す構成図。
【図10】図9のX−X線に沿った断面図。
【符号の説明】
11…相転移型ヒューズ、
13…ラッチ回路、
14…シリコン基板、
15…絶縁膜、
17…レーザービーム、
21…ヒータ、
22…テストパッド、
23…プローブ。
Claims (7)
- 半導体基板上に形成された絶縁膜と、
前記絶縁膜の内部に形成され、加熱手段により加熱することで相転移によって抵抗値が変化し、情報が設定されるヒューズと
を具備することを特徴とするヒューズ装置。 - 前記ヒューズの材料は、Ge、Sb、Ag、In、Snの中から少なくとも1つ選ばれた金属を含むカルコゲン化合物であることを特徴とする請求項1記載のヒューズ装置。
- 前記ヒューズの材料は、Cu、Zn、Alの中から少なくとも1つ選ばれた金属を含む合金であり、相転移がマルテンサイト変態であることを特徴とする請求項1記載のヒューズ装置。
- 前記相転移は、結晶とアモルファス間の変態であることを特徴とする請求項1記載のヒューズ装置。
- 前記加熱手段は、レーザービームであることを特徴とする請求項1記載のヒューズ装置。
- 前記加熱手段は、前記ヒューズに接触されたヒータであることを特徴とする請求項1記載のヒューズ装置。
- 前記ヒータへはダイソートテスト装置から電流が供給されることを特徴とする請求項6記載のヒューズ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002259002A JP2004103604A (ja) | 2002-09-04 | 2002-09-04 | ヒューズ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002259002A JP2004103604A (ja) | 2002-09-04 | 2002-09-04 | ヒューズ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004103604A true JP2004103604A (ja) | 2004-04-02 |
Family
ID=32260165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002259002A Pending JP2004103604A (ja) | 2002-09-04 | 2002-09-04 | ヒューズ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004103604A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005317713A (ja) * | 2004-04-28 | 2005-11-10 | Renesas Technology Corp | 半導体装置及びその製造方法 |
WO2009088910A2 (en) * | 2008-01-11 | 2009-07-16 | Electro Scientific Industries, Inc. | Laser chalcogenide phase change device and method |
US7656694B2 (en) | 2006-07-04 | 2010-02-02 | Samsung Electronics Co., Ltd. | Methods of programming one-time programmable devices including chalcogenide material |
KR100979348B1 (ko) | 2008-03-13 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 및 그 제조 방법 |
-
2002
- 2002-09-04 JP JP2002259002A patent/JP2004103604A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005317713A (ja) * | 2004-04-28 | 2005-11-10 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US7656694B2 (en) | 2006-07-04 | 2010-02-02 | Samsung Electronics Co., Ltd. | Methods of programming one-time programmable devices including chalcogenide material |
US7974115B2 (en) | 2006-07-04 | 2011-07-05 | Samsung Electronics Co., Ltd. | One-time programmable devices including chalcogenide material and electronic systems including the same |
WO2009088910A2 (en) * | 2008-01-11 | 2009-07-16 | Electro Scientific Industries, Inc. | Laser chalcogenide phase change device and method |
WO2009088910A3 (en) * | 2008-01-11 | 2009-09-11 | Electro Scientific Industries, Inc. | Laser chalcogenide phase change device and method |
US8178906B2 (en) | 2008-01-11 | 2012-05-15 | Electro Scientific Industries, Inc. | Laser chalcogenide phase change device |
KR100979348B1 (ko) | 2008-03-13 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6624499B2 (en) | System for programming fuse structure by electromigration of silicide enhanced by creating temperature gradient | |
US7411818B1 (en) | Programmable fuse/non-volatile memory structures using externally heated phase change material | |
JP3515556B2 (ja) | プログラマブル素子、プログラマブル回路及び半導体装置 | |
US6778420B2 (en) | Method of operating programmable resistant element | |
TWI455276B (zh) | 未金屬矽化的多晶矽熔絲及其形成方法、以及單次程式化的儲存單元 | |
US7388273B2 (en) | Reprogrammable fuse structure and method | |
US7660180B2 (en) | Dielectric antifuse for electro-thermally programmable device | |
US6700161B2 (en) | Variable resistor structure and method for forming and programming a variable resistor for electronic circuits | |
JP3470960B2 (ja) | 混合ヒューズ技術 | |
JPH06260558A (ja) | プログラミング可能なアンチヒューズ要素 | |
US7575950B2 (en) | Semiconductor device and a method of manufacturing the same | |
US5936880A (en) | Bi-layer programmable resistor memory | |
KR100871697B1 (ko) | 열발산 구조를 포함하는 전기 퓨즈 | |
US6452248B1 (en) | Low-powered, self-timed, one-time in-circuit programmable MOS fuse element and circuit | |
JP2006140395A (ja) | 半導体メモリおよびその製造方法 | |
JP2004103604A (ja) | ヒューズ装置 | |
US7176551B2 (en) | Fuse structure for a semiconductor device | |
US8809165B2 (en) | Method for fusing a laser fuse and method for processing a wafer | |
JP2000216253A (ja) | 半導体集積回路装置及びその製造方法 | |
US20090180313A1 (en) | Chalcogenide anti-fuse | |
US6607945B2 (en) | Laser-assisted silicide fuse programming | |
JP2008021668A (ja) | 相変化型不揮発性メモリおよびその製造方法 | |
JP2008071819A (ja) | 半導体記憶装置 | |
JP2005317713A (ja) | 半導体装置及びその製造方法 | |
KR20080098893A (ko) | 반도체 메모리 장치, 그의 제조방법 및 반도체 퓨즈프로그래밍 회로 |