JP2005317713A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005317713A JP2005317713A JP2004133080A JP2004133080A JP2005317713A JP 2005317713 A JP2005317713 A JP 2005317713A JP 2004133080 A JP2004133080 A JP 2004133080A JP 2004133080 A JP2004133080 A JP 2004133080A JP 2005317713 A JP2005317713 A JP 2005317713A
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- circuit
- change film
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 搭載された回路の接続状態を容易に変更することが可能な技術を提供する。
【解決手段】 半導体基板に形成された一の回路が、他の回路或いは外部端子と接続されている半導体装置において、前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、加熱による相変化膜の結晶状態の変化により、相変化膜に接続された回路の接続状態を変更する。また、その製造方法において、前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、前記回路形成後に、加熱により前記相変化膜の結晶状態を変化させて、相変化膜に接続された回路の接続状態を変更する。
【選択図】 図1
【解決手段】 半導体基板に形成された一の回路が、他の回路或いは外部端子と接続されている半導体装置において、前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、加熱による相変化膜の結晶状態の変化により、相変化膜に接続された回路の接続状態を変更する。また、その製造方法において、前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、前記回路形成後に、加熱により前記相変化膜の結晶状態を変化させて、相変化膜に接続された回路の接続状態を変更する。
【選択図】 図1
Description
本発明は、半導体装置及びその製造方法に関し、特に、ヒューズを有する半導体装置に適用して有効な技術に関するものである。
半導体記憶装置、例えばSRAM(Static Random Access Memory)では、単一の半導体チップに同種の記憶回路が多数形成されているが、規格に適合する容量の記憶回路に加えて予備の記憶回路である冗長回路を形成し、形成された記憶回路の一部に不良が生じた場合に、この冗長回路と不良の回路とを切り換えることによって、半導体チップ全体として規格に適合した記憶容量を確保した良品とする救済処理が行なわれている。
このような冗長回路と不良の回路とを切り換えるためにヒューズが設けられており、ウェハプロセス終了後の試験結果に基づき、必要に応じて所望のヒューズを切断することによって回路の接続状態を変更し、冗長回路による半導体チップの救済を行なっている。
また、このようなヒューズは、冗長回路の切り換え以外にも、例えば電源電圧を回路特性の微調整等を目的として設けられることがある。前記ヒューズとして、従来の半導体装置では、例えば多結晶シリコン等の配線をレーザ光線の照射によって切断する方法が用いられている。
また、相変化膜では加熱により結晶状態が短時間で変化するが、この性質を利用して書き換えが可能でありデータの保持に電源を要しない不揮発性記憶装置のメモリセルとして用いる技術が開発されている。
例えば、下記特許文献1或いは非特許文献1には、相変化材料をメモリセルとして利用する不揮発性記憶装置が記載されている。
日経BP社刊 日経エレクトロニクス 2004.1.19 63頁−72頁
微細化の進展により、半導体装置の集積度が向上し、搭載される回路の規模も拡大している。このため、回路の接続に用いられるヒューズの数も増加しており、ヒューズの調整に要する時間が長くなっている。この問題は、更なる集積度の向上によって、ますます重要性を帯びることになる。
また、従来のヒューズでは、一端切断すると再び接続することができないため、ヒューズの切断結果を充分に予測した上で切断を行なう必要があり、また、特性試験とは別にヒューズの切断を行なうために、ヒューズの切断工程の開始前に、すべてのヒューズの接続状態を決定しなければならなかった。
本発明の課題は、これらの問題点を解決し、搭載された回路の接続状態を容易に変更することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体基板に形成された一の回路が、他の回路或いは外部端子と接続されている半導体装置において、前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、加熱による相変化膜の結晶状態の変化により、相変化膜に接続された回路の接続状態を変更する。また、その製造方法において、前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、前記回路形成後に、加熱により前記相変化膜の結晶状態を変化させて、相変化膜に接続された回路の接続状態を変更する。
半導体基板に形成された一の回路が、他の回路或いは外部端子と接続されている半導体装置において、前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、加熱による相変化膜の結晶状態の変化により、相変化膜に接続された回路の接続状態を変更する。また、その製造方法において、前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、前記回路形成後に、加熱により前記相変化膜の結晶状態を変化させて、相変化膜に接続された回路の接続状態を変更する。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)本発明によれば、相変化膜をヒューズ或いは可変抵抗として利用し、相変化膜の状態変化によって回路の接続状態を変更することができるという効果がある。
(2)本発明によれば、上記効果(1)により、電圧の印加によって容易に回路の切り換えを行なうことができるという効果がある。
(3)本発明によれば、上記効果(2)により、特性試験と併行してヒューズを切断することが可能になるという効果がある。
(4)本発明によれば、上記効果(1)により、切断したヒューズを再び接続することも可能になるという効果がある。
(5)本発明によれば、上記効果(3)により、作業を効率化することができるという効果がある。
(1)本発明によれば、相変化膜をヒューズ或いは可変抵抗として利用し、相変化膜の状態変化によって回路の接続状態を変更することができるという効果がある。
(2)本発明によれば、上記効果(1)により、電圧の印加によって容易に回路の切り換えを行なうことができるという効果がある。
(3)本発明によれば、上記効果(2)により、特性試験と併行してヒューズを切断することが可能になるという効果がある。
(4)本発明によれば、上記効果(1)により、切断したヒューズを再び接続することも可能になるという効果がある。
(5)本発明によれば、上記効果(3)により、作業を効率化することができるという効果がある。
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1は、本発明の一実施の形態の半導体装置であるSRAMを示す部分縦断面図である。図1に示すSRAMでは、1つのメモリセルは、n型の駆動用FET及び転送用FETと、p型の負荷用FETとを組み合わせた相補型のインバータをクロス接続した構成となっている。
メモリセルを構成する各FETは、単結晶シリコンを用いた半導体基板1に形成されたウェル2をトレンチ状のフィールド絶縁膜3によって、各メモリセルに分離した活性領域にFETのソース領域4及びドレイン領域4が形成されており、半導体基板主面上にゲート絶縁膜5を介してゲート電極6が形成されている。ゲート電極6の側面にはサイドウォール7が形成され、ゲート電極6の上面は酸化シリコン等の絶縁膜8によって覆われている。
メモリセル回路としては、駆動用FET、負荷用FET及び転送用FETが、層間絶縁膜9を介して半導体基板主面上に形成されたセル内配線10によって接続され、セル内配線10と半導体基板主面とはコンタクトプラグ11によって接続されている。
メモリセルアレイでは、このメモリセルが対称パターンで縦横に配列させて多数形成されており、形成されたメモリセルは、層間絶縁膜12,13を介して形成された上層の金属配線14,15によって互いに接続されている。
上層の金属配線14,15は、アルミニュウム或いは銅を用い、例えば、1層目の金属配線層14は、データ信号の伝送に用いられるワード線或いはデータ線となっており、2層目の金属配線層15は、メモリセルを動作させるための電源配線或いは接地配線となっている。金属配線14、15及びセル内配線10は他の配線とコンタクトプラグ16によって接続され、2層目の金属配線15は層間絶縁膜17によって覆われている。
半導体記憶装置では、このようなメモリセルアレイが複数形成されており、各メモリセルアレイの周囲に、メモリセルアレイとデータの授受を行なうためのデコーダ或いはI/O制御回路等の周辺回路が形成されている。こうした周辺回路と同様に、前述したヒューズもメモリセルアレイの周囲のフィールド絶縁膜3上に形成されている。
本実施の形態の半導体装置に用いられるヒューズとしては、層間絶縁膜12上に相変化膜18を配置し、例えば、この相変化膜18の一端はプラグ16を介して電源電位の金属配線15に接続し、他端はプラグ16を介して接続メモリセルアレイの電源配線となる金属配線15に接続してある。なお、相変化膜18の接続に関して、同層の金属配線14と接続する場合には、相変化膜18の端部に金属配線14を被せる形で接続することも可能である。
この相変化膜18に絶縁膜19を介してヒータ20を積層し、このヒータ20の両端には、電圧印加のために、金属配線15及びプラグ16を介して一対の電極21を導通させてある。電極21は、相変化膜18の状態を測定するために相変化膜18の両端と導通させた一対の電極22とともに、層間絶縁膜17上に形成し、保護絶縁膜によって覆い、保護絶縁膜に設けた開口から露出する。
相変化膜18としては、カルコゲナイド化合物例えばGe2Sb2Te5(GSTと称されている)を用い、その周囲をTiNのバリアメタル23で覆ってある。ヒータ20としては、例えばタングステン、チタン、タンタル、ルテニウム或いはモリブデンといった比抵抗の大きな金属或いはそれらの合金を用い、電圧の印加によって熱を発生させ、ヒータ20による加熱によって相変化膜18の結晶状態を変化させて、この相変化による抵抗値の変化を利用して、相変化膜をヒューズとして用い、相変化膜に接続された回路の接続状態を変更する構成となっている。
この相変化膜18の結晶状態の変化について以下に説明する。先ず、相変化膜18がアモルファス状態の場合には、ヒータ20と導通する電極21間に電圧を印加してヒータ20に通電すると、発生するジュール熱によって近傍の相変化膜18が加熱され、やがて相変化膜18がGSTの結晶化温度である160℃に達すると相変化膜18の結晶化が始まり、更に加熱を続けることによって、やがて相変化膜18は完全に結晶化する。この時点で通電を停止して常温に急冷すると、相変化膜18は結晶状態に遷移する。
次に、相変化膜18が結晶状態の場合には、ヒータ20と導通する電極21間に電圧を印加してヒータ20に通電すると、発生するジュール熱によって相変化膜18が加熱され、やがて相変化膜18がGSTの融点である600℃に達すると相変化膜18の溶融が始まり、更に加熱を続けることによって、やがて相変化膜18は完全に溶融する。この時点で通電を停止して常温に急冷すると、相変化膜18は結晶化温度を短時間で通過するため、殆ど結晶化せずにアモルファス状態に遷移する。
また、アモルファス状態から相変化膜18の結晶化が始まり、完全に結晶化するまでの中間で加熱を停止して急冷する、或いは相変化膜18の溶融が始まり、完全に溶融するまでの中間で加熱を停止して急冷すると、相変化膜18は結晶状態とアモルファス状態との中間状態になる。
このように、相変化膜18に加える加熱温度・加熱時間を変えることによって、例えば印加するパルス電圧の時間幅によって加熱量を制御して、相変化膜18をアモルファス状態から結晶状態に遷移させる或いは結晶状態からアモルファス状態に遷移させることができる。
この相変化によって、相変化膜18は、アモルファス状態ではGΩ程度の絶縁状態に近い高抵抗となり、結晶状態では数10Ω程度の低抵抗となる。本実施の形態の半導体装置は、この相変化膜18の高抵抗状態をヒューズのオフとし、低抵抗状態をヒューズのオンとしている。
具体的には、この相変化膜18の一端は、電源電位に接続されており、他端はメモリセルアレイの電源用の金属配線15に接続されているから、接続されているメモリセルアレイを作動させるのであれば、この相変化膜18を低抵抗の結晶状態にしてヒューズをオンとすることにより、メモリセルアレイに電源を供給し、このメモリセルアレイを作動させないのであれば、この相変化膜18を高抵抗のアモルファス状態にしてヒューズをオフとすることにより、電源の供給を停止する。
また、加熱の時間を調整することにより、相変化膜18を前述したアモルファス状態と結晶状態との中間状態とすることによって、相変化膜18の結晶状態を変えて任意の抵抗値を得ることも可能であり、相変化膜18を可変抵抗として機能させ、例えばトランジスタに流れる電流の調整を行なうことも可能である。例えば電流について多段階の調整を行なう場合には、オン・オフの機能しかないヒューズでは、段階の数に比例した数の抵抗及びヒューズが必要となる。しかし、相変化膜18を可変抵抗として機能させる場合には、単一の相変化膜18で多段階の調整を行なうことが可能になる。
ヒューズとしては、前述した冗長回路の切り替えの他にも用途がある。例えば、ウェハプロセスが終了したウェハは特性検査を行なうが、その結果、例えばウェハ間のプロセス変動によって閾値のバラツキが生じることがある。こうした場合に、ヒューズの切断によって、動作電圧を調整することによって閾値の変動を吸収することができる。
例えば、動作速度が規定よりも遅い場合には、回路に供給される電源電圧を上げることによって動作速度を速めて、規格に適合した製品とすることができる。このプロセス変動は、動作電圧の低電圧化によって、より大きな問題となるが、ヒューズを使った調整によって、プロセス変動を吸収することが可能になる。
続いて、このヒューズの形成される半導体装置の製造方法について、図2乃至図8を用いて工程毎に説明する。
先ず、n型単結晶シリコン等の半導体基板1に、酸化膜をパターニングしたマスクを用いて不純物を注入し、注入した不純物のアニールを行なってウェル2を形成する。続いて、半導体基板1主面にトレンチ状のフィールド絶縁膜3を形成して各FETの活性領域を分離する。FETの活性領域に酸化シリコン等のゲート絶縁膜5を形成した上に、多結晶シリコン膜に金属膜を積層し、絶縁膜8によって上面を覆ってパターニング加工したゲート電極6を形成する。
先ず、n型単結晶シリコン等の半導体基板1に、酸化膜をパターニングしたマスクを用いて不純物を注入し、注入した不純物のアニールを行なってウェル2を形成する。続いて、半導体基板1主面にトレンチ状のフィールド絶縁膜3を形成して各FETの活性領域を分離する。FETの活性領域に酸化シリコン等のゲート絶縁膜5を形成した上に、多結晶シリコン膜に金属膜を積層し、絶縁膜8によって上面を覆ってパターニング加工したゲート電極6を形成する。
続いて、ゲート電極6をマスクとして用い不純物を注入し、熱処理によって注入した不純物のアニールを行なってソース領域4及びドレイン領域4を形成し、半導体基板1全面に例えば酸化シリコンを堆積させ、異方性エッチングを行ないゲート電極6の側面にサイドウォール7を形成し、半導体基板全面に堆積させた酸化シリコン等をCMP(Chemical Mechanical Polishing)により平坦化処理して層間絶縁膜9を形成する。この状態を図2に示す。
次に、層間絶縁膜9をパターニングして、半導体基板主面を露出させる所定の開口を設け、タングステン等を用いた金属膜を半導体基板全面に形成し、CMPによって平坦化処理を行ない、図3に示すように層間絶縁膜9の開口を埋めるプラグ11を形成し、このプラグ11と接続するセル内配線10を形成し、セル内配線10を覆う層間絶縁膜12を全面に形成する。
次に、この層間絶縁膜12上に、例えばアルミニュウムを用いた1層目の金属配線14を形成し、コンタクトプラグ16を介してセル内配線10と導通させ、この1層目の金属配線14によってメモリセル間の接続或いはメモリセルと周辺回路とを接続して記憶回路を構成すると、図4に示す状態となる。
次に、図5に示すように、層間絶縁膜12上にGSTを用いた相変化膜18を形成する。相変化膜18は、拡散防止のために窒化チタン等のバリアメタル23で被覆した構成としてある。続いて、図6に示すように、バリアメタル23上に絶縁膜19を介してヒータ20を形成する。なお、相変化膜18及びヒータ20の形成は、金属配線14の形成に先立って行なうことも可能である。
次に、図7に示すように、半導体基板全面を層間絶縁膜13によって覆い、金属配線14並びに相変化膜18及びヒータ20を被覆し、金属配線14並びに相変化膜18及びヒータ20と接続するプラグ16を形成する。層間絶縁膜13は、窒化シリコン膜13aに酸化シリコン膜13bを積層した構成となっており、プラグ16形成のために酸化シリコン膜13bをエッチング加工する際に、窒化シリコン膜13aがエッチングストッパとして機能する。
次に、図8に示すように、層間絶縁膜13上に、例えばアルミニュウムを用いた2層目の金属配線15を形成し、メモリセル間の配線或いは電源配線として、各メモリセル間及びメモリセルアレイと周辺回路とを接続して記憶回路を構成し、全体を覆う層間絶縁膜17を形成する。層間絶縁膜17は、窒化シリコン膜17aに酸化シリコン膜17bを積層した構成となっており、プラグ16形成のために酸化シリコン膜17bをエッチング加工する際に、窒化シリコン膜17aがエッチングストッパとして機能する。
この層間絶縁膜17にプラグ16を介して電極21,22を接続すると図1に示す状態となる。この後、保護絶縁膜によって全面を覆い、保護絶縁膜に電極21,22を露出させる開口を設けるとウェハプロセスが終了する。
ウェハプロセスが終了すると、ウェハを半導体チップに個片化するダイシングの工程、個片化された半導体チップを基板等に実装し、半導体装置の外部端子と半導体チップの接続端子とを導通させるボンディングの工程、封止樹脂等により半導体チップ等を被覆するモールディングの工程等の実装工程を経て製品となる。
前記ダイシングに先立って、規格外の半導体チップを実装工程から排除するために、形成された回路の特性等を測定する特性試験が行なわれる。通常、特性試験では、ウェハに形成された回路と接続したパッドにプローブと呼ばれる針状の接触子の先端を接触させて、プローブを前記回路に電気的に導通させ、プローブに接続された測定装置によって測定が行なわれている。
本実施の形態の半導体装置では、特性試験を行なった状態で、測定用のプローブと同様の構成をした電圧印加用のプローブを電極21に接触させてヒータ20に電圧を加えることによって、相変化膜18の状態変化を行なわせ、ヒューズの切断或いは接続といった調整を行なうことができる。また、必要があれば、その結果を測定用のプローブで再測定することができる。
従来のヒューズでは、特性試験の終了後に、ヒューズ切断の工程にウェハを搬送しヒューズの切断を行なっていたが、本実施の形態の半導体装置では、特性試験と併行してヒューズの切断が可能になる。このため、ヒューズ切断のための工程が不要になるので、作業を効率化することができる。加えて、相変化膜18の結晶状態によってヒューズの切断を行なうので、一度切断したヒューズについて、良い結果が得られなかった場合等には、切断したヒューズを結晶化させて再び接続することも可能である。
また、本実施の形態の半導体装置では、製品出荷後にヒューズの状態を変更することはないので、半導体装置の外部端子とヒータ20とは電気的に接続する必要がない。このため、特性試験及びヒューズの調整の終了した後に、実装工程にて電極21は外部端子との接続を行なわずに封止樹脂等により封止される。従って、ヒューズによって外部端子が増加することはない。
前述した実施の形態では、相変化膜18の上にヒータ20を積層したが、ヒータ20は相変化膜18を加熱することが可能な近傍に配置されていれば、他の構成とすることも可能であり、例えば図9に示すように、ヒータ20を相変化膜18の下に配置する構成としてもよい。この例では、層間絶縁膜12に溝を形成し、この溝を含む全面に窒化シリコン膜24を形成し、この溝に充填した金属を平坦化するダマシン法によってヒータ20を形成しており、例えば、ヒータ20の材質が加工性の悪いものである場合等に有効である。もちろん、ダマシン法を使わずに、層間絶縁膜12の上にヒータ20と相変化膜18とを積層する構成とすることも可能である。
また、ヒータ20は、相変化膜18の上下の他に、相変化膜の左右の近傍に配置することも可能である。微細化によって、相変化膜18のアスペクト比が高くなる場合には、相変化膜18の側面にヒータ20を配置することにより、相変化膜18を有効に加熱することができる。
更に、前述した例では、ヒータ20を相変化膜18とは別体として、層変化膜18の近傍に配置することにより、相変化膜18の結晶状態にかかわらず所定の加熱を定量的に行なうことが容易となる。しかし、ヒューズの構造を簡略化したい場合には、図10に示すように、電圧印加のための電極21を相変化膜18に接続し、この電極21から相変化膜18に通電して相変化膜18を発熱させることによって相変化膜18の結晶状態を変化させる構成として、ヒータ20をなくすことも可能である。
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
1…半導体基体、2…ウェル、3…フィールド絶縁膜、4…ソース領域,ドレイン領域、5…ゲート絶縁膜、6…ゲート電極、7…サイドウォール、8…絶縁膜、9…層間絶縁膜、10…セル内配線、11,16…コンタクトプラグ、12,13,17…層間絶縁膜、14,15…金属配線、18…相変化膜、19…絶縁膜、20…ヒータ、21,22…電極、23…バリアメタル、24…窒化シリコン膜。
Claims (10)
- 半導体基板に形成された一の回路が、他の回路或いは外部端子と接続されている半導体装置において、
前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、加熱による相変化膜の結晶状態の変化により、相変化膜に接続された回路の接続状態を変更することを特徴とする半導体装置。 - 前記相変化膜がヒューズとして機能することを特徴とする請求項1に記載の半導体装置。
- 前記相変化膜が可変抵抗として機能することを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記相変化膜の近傍に電圧の印加によって熱を発生させるヒータを配置することを特徴とする請求項1乃至請求項3の何れか一項に記載の半導体装置。
- 前記相変化膜にGSTを用いることを特徴とする請求項1乃至請求項4の何れか一項に記載の半導体装置。
- 半導体基板に形成された一の回路が、他の回路或いは外部端子と接続されている半導体装置の製造方法において、
前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、
前記回路形成後に、加熱により前記相変化膜の結晶状態を変化させて、相変化膜に接続された回路の接続状態を変更することを特徴とする半導体装置の製造方法。 - 前記相変化膜がヒューズとして機能することを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記相変化膜が可変抵抗として機能することを特徴とする請求項6又は請求項7に記載の半導体装置の製造方法。
- 前記相変化膜の近傍に電圧の印加によって熱を発生させるヒータを配置することを特徴とする請求項6乃至請求項8の何れか一項に記載の半導体装置の製造方法。
- 前記相変化膜にGSTを用いることを特徴とする請求項6乃至請求項9の何れか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004133080A JP2005317713A (ja) | 2004-04-28 | 2004-04-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004133080A JP2005317713A (ja) | 2004-04-28 | 2004-04-28 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005317713A true JP2005317713A (ja) | 2005-11-10 |
Family
ID=35444825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004133080A Pending JP2005317713A (ja) | 2004-04-28 | 2004-04-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005317713A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053717A (ja) * | 2006-08-25 | 2008-03-06 | Internatl Business Mach Corp <Ibm> | 耐熱シ−ルド低電力pcmベース再プログラム可能efuseデバイス |
DE102008010713A1 (de) | 2007-02-28 | 2008-10-30 | Elpida Memory, Inc. | Phasenwechselspeichereinrichtung |
JP2009016845A (ja) * | 2007-07-04 | 2009-01-22 | Dongbu Hitek Co Ltd | 半導体素子及びその製造方法 |
JP2010507241A (ja) * | 2006-10-20 | 2010-03-04 | アナログ・デバイシズ・インコーポレーテッド | 封入された金属抵抗器 |
CN105097773A (zh) * | 2014-05-23 | 2015-11-25 | 新唐科技股份有限公司 | 集成电路、电子电路及保险丝装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003174087A (ja) * | 2001-12-04 | 2003-06-20 | Toshiba Corp | プログラマブル素子、プログラマブル回路及び半導体装置 |
JP2004103604A (ja) * | 2002-09-04 | 2004-04-02 | Toshiba Corp | ヒューズ装置 |
JP2005012220A (ja) * | 2003-06-16 | 2005-01-13 | Hewlett-Packard Development Co Lp | 調整可能な相変化材料抵抗器 |
-
2004
- 2004-04-28 JP JP2004133080A patent/JP2005317713A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003174087A (ja) * | 2001-12-04 | 2003-06-20 | Toshiba Corp | プログラマブル素子、プログラマブル回路及び半導体装置 |
JP2004103604A (ja) * | 2002-09-04 | 2004-04-02 | Toshiba Corp | ヒューズ装置 |
JP2005012220A (ja) * | 2003-06-16 | 2005-01-13 | Hewlett-Packard Development Co Lp | 調整可能な相変化材料抵抗器 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053717A (ja) * | 2006-08-25 | 2008-03-06 | Internatl Business Mach Corp <Ibm> | 耐熱シ−ルド低電力pcmベース再プログラム可能efuseデバイス |
JP2010507241A (ja) * | 2006-10-20 | 2010-03-04 | アナログ・デバイシズ・インコーポレーテッド | 封入された金属抵抗器 |
DE102008010713A1 (de) | 2007-02-28 | 2008-10-30 | Elpida Memory, Inc. | Phasenwechselspeichereinrichtung |
US7738290B2 (en) | 2007-02-28 | 2010-06-15 | Elpida Memory, Inc. | Phase change memory device |
JP2009016845A (ja) * | 2007-07-04 | 2009-01-22 | Dongbu Hitek Co Ltd | 半導体素子及びその製造方法 |
CN105097773A (zh) * | 2014-05-23 | 2015-11-25 | 新唐科技股份有限公司 | 集成电路、电子电路及保险丝装置 |
US9263218B2 (en) * | 2014-05-23 | 2016-02-16 | Nuvoton Technology Corporation | Variable resistance memory cell based electrically resettable fuse device |
TWI556398B (zh) * | 2014-05-23 | 2016-11-01 | 新唐科技股份有限公司 | 積體電路、電子電路及保險絲裝置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4480649B2 (ja) | ヒューズ素子及びその切断方法 | |
US7321130B2 (en) | Thin film fuse phase change RAM and manufacturing method | |
US7514288B2 (en) | Manufacturing methods for thin film fuse phase change ram | |
US7514334B2 (en) | Thin film plate phase change RAM circuit and manufacturing method | |
US7867815B2 (en) | Spacer electrode small pin phase change RAM and manufacturing method | |
US7459717B2 (en) | Phase change memory cell and manufacturing method | |
JP3256603B2 (ja) | 半導体装置及びその製造方法 | |
US7688619B2 (en) | Phase change memory cell and manufacturing method | |
US7808816B2 (en) | Semiconductor memory device and method for fabricating semiconductor memory device | |
US7598512B2 (en) | Thin film fuse phase change cell with thermal isolation layer and manufacturing method | |
TWI384585B (zh) | 具有減低的底部接觸面積之可變電阻記憶體裝置以及形成其之方法 | |
US7978509B2 (en) | Phase change memory with dual word lines and source lines and method of operating same | |
US8212233B2 (en) | Forming phase-change memory using self-aligned contact/via scheme | |
US20090147564A1 (en) | Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods | |
US20120080657A1 (en) | Low operational current phase change memory structures | |
TWI550621B (zh) | 單次可編程記憶體、電子系統、操作單次可編程記憶體方法及編程單次可編程記憶體方法 | |
TWI453962B (zh) | 電流相對於由電極定義的軸橫向流動的相變化唯讀記憶體 | |
JP2005317713A (ja) | 半導体装置及びその製造方法 | |
EP3327724B1 (en) | Circuit and system of using junction diode as program selector for one-time programmable devices | |
US20240114807A1 (en) | Heater for phase change material memory cell | |
TW202406180A (zh) | 記憶體裝置 | |
KR20060075422A (ko) | 상변환 기억 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070313 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |