TWI455276B - 未金屬矽化的多晶矽熔絲及其形成方法、以及單次程式化的儲存單元 - Google Patents

未金屬矽化的多晶矽熔絲及其形成方法、以及單次程式化的儲存單元 Download PDF

Info

Publication number
TWI455276B
TWI455276B TW101112572A TW101112572A TWI455276B TW I455276 B TWI455276 B TW I455276B TW 101112572 A TW101112572 A TW 101112572A TW 101112572 A TW101112572 A TW 101112572A TW I455276 B TWI455276 B TW I455276B
Authority
TW
Taiwan
Prior art keywords
fuse
positive electrode
fuse link
polycrystalline germanium
negative electrode
Prior art date
Application number
TW101112572A
Other languages
English (en)
Other versions
TW201246510A (en
Inventor
Sung Chieh Lin
David Yen
Chi-Hsu Chiu
Kuoyuan Hsu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201246510A publication Critical patent/TW201246510A/zh
Application granted granted Critical
Publication of TWI455276B publication Critical patent/TWI455276B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

未金屬矽化的多晶矽熔絲及其形成方法、以及單次程式化的儲存單元
本發明係關於一電熔絲，特別是關於一多晶矽熔絲。
在半導體產業中，熔絲元件被廣泛地用於各種用途之積體電路。被通過的電流所切斷或燒斷(blowing)的熔絲稱為一電熔絲(electrical fuse)、或一電子保險絲(e-fuse)。在一具有多種具潛在用途的積體電路中選擇性地燒斷熔絲，可經濟地生產一通用積體電路設計，並且符合客戶的各種需求。
熔絲被納入積體電路的設計中，並且被選擇性地熔斷，例如，藉由通過一足夠規模的電流導致熔化或凝聚結塊，以便產生一更多電阻的路徑或一開路。上述選擇性地熔斷熔絲的製程又稱為”程式化”。
本發明提供一種未金屬矽化的多晶矽熔絲，包括：一正極，其中該正極的第一部分係由金屬矽化的多晶矽所構成，以及該正極的第二部分係由未金屬矽化的多晶矽所構成；一負極，其中該負極的第一部分係由金屬矽化物的多晶矽所構成，以及該負極的第二部分係由未金屬矽化的多晶矽所構成；以及一熔絲鏈(fuse link)，其中該熔絲鏈係由未金屬矽化的多晶矽所構成，且其中該熔絲鏈物理性地連接至該正極的第二部分以及該負極的第二部分。
本發明另提供一種單次程式化(one-time programmable，OTP)的儲存單元(memory cell)包括：一程式化電晶體；以及一未金屬矽化的多晶矽熔絲，包括：一正極，其中該正極的第一部分係由金屬矽化的多晶矽所構成，以及該正極的第二部分係由未金屬矽化的多晶矽所構成；一負極，其中該負極的第一部分係由金屬矽化物的多晶矽所構成，以及該負極的第二部分係由未金屬矽化的多晶矽所構成，其中該負極連接至一該程式化電晶體的汲極；以及一熔絲鏈(fuse link)，其中該熔絲鏈係由未金屬矽化的多晶矽所構成，且其中該熔絲鏈物理性地連接至該正極的第二部分以及該負極的第二部分。
本發明尚提供一種形成未金屬矽化的多晶矽熔絲的方法，包括：形成一多晶矽熔絲結構於一基板上，其中該多晶矽熔絲結構包括一正極區域、一負極區域、及一熔絲鏈，以及其中該熔絲鏈介於該正極區域與該負極區域之間，並且連接至該正極區域與該負極區域；形成一介電層以覆蓋該熔絲鏈、該負極區域的第一部分、以及該正極區域的第一部分；以及進行金屬矽化物的形成，以將未被該介電層覆蓋之多晶矽轉換成金屬矽化的多晶矽。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
本發明接下來將會提供許多不同的實施例以實施本發明中不同的特徵。各特定實施例中的組成及配置將會在以下作描述以簡化本發明。這些為實施例並非用於限定本發明。此外，一第一元件形成於一第二元件上方或之上，可包含實施例中的第一元件與第二元件直接接觸，或也可包含第一元件與第二元件之間更有其他額外元件使第一元件與第二元件無直接接觸。各種元件可能以任意不同比例顯示以使圖示清晰簡潔。
第1圖為依據本發明的一些實施例之一單次可程式化的儲存單元(one-time programmable memory，OTP)的電路圖。單次可程式化的儲存單元100具有一熔絲110，上述熔絲110可為一金屬熔絲或一可由金屬矽化或未金屬矽化之多晶矽熔絲所構成，熔絲110配置於一程式化電晶體150的一汲極120與一電壓源130之間，上述電壓源130提供一程式化電壓，VPGM 。根據一些實施例，電壓源130的通道被一控制電晶體170所控制。此外，控制電晶體170乃非必要的。在一些實施例中，程式化電壓為供應電壓，VDD 。程式化電晶體150的源極140連接至一地線145(或VSS )。此外，讀取節點(read node，RN)125置於熔絲110及控制電晶體170之間。在將熔絲110程式化(封閉的熔絲110)之前，熔絲110的電阻為構成熔絲100之導電材料的電阻，並且與熔絲110被燒斷之後的電阻率相較之下相對較低。因此，讀取節點(RN)125可讀取一相對較低的電壓。單次可程式化的儲存單元100被視為儲存一低邏輯位準(low logic level，a Low)
藉由接通(switching ON)控制電晶體170，來將熔絲程式化。藉由施予一訊號BL(零伏)於閘極175使熔絲110連接至電壓源130，可接通(或開啟)控制電晶體170。亦可藉由施予一訊號PG於閘極160，來接通程式化電晶體150。施予之訊號PG為一電壓，一閘極至源極的電壓VGS ，其可開啟電晶體150。當電晶體150被開啟時，電流I自電壓源130流通過電晶體170，首先到達電晶體150的汲極120，接著到達電晶體150的源極140。電流I導致熔絲110升溫並且將熔絲110燒斷。藉由熔化(melting)、凝聚結塊(agglomeration)或其他機制，將熔絲110燒斷。當一金屬或多晶矽熔絲被燒斷時，上述熔絲變成不連續的熔絲，且此熔絲的電阻增加。因此，在熔絲110被燒斷之後，熔絲110具有比其被燒斷之前更高的電阻。隨著上述熔絲被燒斷，單次可程式化的儲存單元100被認為儲存一高邏輯位準(high logic level，a High)。
第2A圖為依據本發明的一些實施例之電熔絲的俯視圖。電熔絲(Electrical fuse)或電保險絲(e-fuse)110具有一正極210以及一負極220。正極210以及負極220被一熔絲鏈(fuse link)230連接。根據本發明的一些實施例，正極210、負極220、以及熔絲鏈230可由一導電材料所構成，例如金屬、多晶金屬矽化物、或多晶矽。可用於形成電保險絲之金屬的範例包括，但不限於：鋁、鋁合金、銅、銅合金…等等。用於形成電保險絲之多晶金屬矽化物的範例包括，但不限於：CoSi2 (cobalt silicide)、NiSi(nickel silicide)…等等。
根據一些實施例，透過接點(contacts)或導通孔(vias)(或接點/導通孔)245，正極210連接至一上部的導電層240。上部導電層240連接至電壓源130，上述電壓源130可供應程式化電壓，VPGM 。透過接點(contacts)或導通孔(vias)(或接點/導通孔)255，負極220連接至上部導電層250。導電層250連接至第1圖中的程式化電晶體150的汲極120。此外，負極220可直接連接至汲極120而不需要上部導電層250以及接點/導通孔255。上部導電層240以及上部導電層250可由金屬所構成。負極220以及正極210透過熔絲鏈230互相連接。熔絲鏈230的寬度D1 小於負極220的寬度D2 或正極210的寬度D3 。D2 可大於或小於D3 。D2 亦可約等於D3 。
上述較窄的熔絲鏈230的電阻R高於較寬之正極210與較寬之負極220的電阻。當程式化電晶體150開啟時，利用在電壓源130供應程式化電壓VPGM (透過導電層240)，電流I自正極210流至負極220，如第2A圖所示。電子以與電流I相反的方向流動。由於熔絲鏈230具有較高的電阻，熔絲鏈230會因為焦耳效應(Joule effect)而升溫。方程式(1)為焦耳第一定律。
Q=I2 R t=V2 /Rt...........................(1)
Q代表產生的熱能，t為經過的時間。熔絲鏈230中產生的熱能使熔絲鏈230的溫度上升，其中熔絲鏈230被介電層所包覆。若熔絲鏈230的溫度變的夠高，熔絲鏈230會熔化，產生電阻升高之中斷的熔絲鏈230。如上所述，上述熔化的熔絲鏈230之上升的電阻可顯示，電保險絲(e-fuse)110已經過程式化。第2B圖為根據一些實施例之一熔斷(blown)之熔絲鏈230的俯視圖。熔絲鏈230的熔化產生一中斷的熔絲鏈230，上述中斷的熔絲鏈230相較於熔絲鏈230熔斷之前，具有較高的電阻。
上述電保險絲(e-fuse)在高溫下亦可能凝聚結塊(agglomerate)。例如，如果上述電保險絲係由多晶金屬矽化物所組成，例如：NiSi或CoSi2 ，多晶金屬矽化物較不安定，且可能在高溫下凝聚結塊。多晶金屬矽化物的凝聚結塊導致在金屬矽化物的晶粒邊界產生分離(separation)，這會產生局部中斷(local discontinuity)並局部升高熔絲鏈的電阻。第2C圖為依據本發明的一些實施例之一部分在程式化之前的熔絲鏈230的剖視圖。多晶矽層270沉積於一基板205上。多晶矽層270可為摻雜或無摻雜。在一些實施例中，基板205包括一與多晶矽層270接觸的介電層265。多晶矽層270的頂部被轉換成一多晶金屬矽化物層275。多晶金屬矽化物層275被一介電層280所覆蓋。第2D圖為依據本發明的一些實施例之一部分在程式化之後的熔絲鏈的剖視圖。由於因電流I通過熔絲鏈230上而產生的焦耳效應(Joule effect)，熔絲鏈230產生熱能並且讓熔絲鏈230的溫度升高。如上所述，多晶金屬矽化物在高溫下不安定。因此，上述多晶金屬矽化物在多晶金屬矽化物層275中凝聚結塊。多晶金屬矽化物的凝聚結塊導致在金屬矽化物的晶粒之間，例如晶粒276與晶粒277之間，的晶粒邊界產生分離。多晶金屬矽化物的中斷使熔絲鏈230的電阻升高。當熔絲鏈230的電阻升高至一特定程度(由本說明書所定義)時，上述電保險絲視為經過程式化。
由於多晶金屬矽化物的相對低電阻，例如電阻範圍介於約30歐姆(Ω)至約300歐姆(Ω)，上述多晶金屬矽化物的電保險絲之程式化電流的範圍介於約10mA至約20 mA。然而，對液晶顯示器(liquid crystal display，LCD)驅動器(driver)積體電路(integrated circuit，IC)來說，由於LCD驅動被安裝在玻璃基板上以及利用接腳(pins)進行外部連接，因此工作電流(operating current)相對較低。在一些實施例中，上述LCD驅動器積體電路的工作電流小於約10 mA。在一些實施例中，上述LCD驅動器積體電路的工作電流等於或小於約3 mA。因此，LCD驅動器的工作電流比程式化的多晶金屬矽化物所需之電流低。所以，LCD驅動器積體電路不能利用傳統的多晶金屬矽化物之電保險絲來客製化LCD。雖然浮動閘極(floating gate)之單次可程式化的儲存單元(one-time programmable memory，OTP)可在低電流，例如1 mA左右，被程式化，但是浮動閘極(floating gate)之單次可程式化的儲存單元(one-time programmable memory，OTP)之處理製程順序更複雜，且需要將邏輯製造流程(logic process flow)調整至滿足浮動閘極(floating gate)之單次可程式化的儲存單元(one-time programmable memory，OTP)之需求。此外，在浮動閘極(floating gate)之單次可程式化的儲存單元(one-time programmable memory，OTP)被程式化後，儲存單元必須經過烘烤(baked)以確保資料保留(data retention)。因此，利用浮動閘極(floating gate)之單次可程式化的儲存單元(one-time programmable memory，OTP)作為低程式化電流的應用並不理想。
未金屬矽化的多晶矽的電阻比金屬矽化物的多晶矽高，上述未金屬矽化的多晶矽的電阻介於約400Ω至約4000Ω，其在這類的應用上算是一個很好的選擇。利用較高的電阻，可將程式化電流降低至小於約10 mA。為了增加程式化能源(programming energy)，需要較高的程式化電壓(VPGM )。在一些實施例中，上述程式化電壓VPGM 等於或大於3.3 V。在一些實施例中，上述程式化電壓VPGM 等於或大於5.0 V。由於上述相對較高的程式化電壓VPGM ，非金屬矽化物之多晶矽熔絲的程式化電晶體150為一輸入/輸出(input/output，I/O)裝置(或電晶體)，而非一核心裝置。
第3A圖為依據本發明的一些實施例之具有熔絲鏈230’的電熔絲110’之俯視圖。電熔絲110’具有一連接至熔絲鏈230’的正極210以及負極220。上述正極與負極皆由多晶金屬矽化物所構成。連接至正極210以及負極220之熔絲鏈230’的A部分與B部分亦由多晶金屬矽化物所構成。剩下的熔絲鏈230’之C部分係由未金屬矽化的多晶矽所構成。如上所述，非金屬矽化物的電阻高於多晶金屬矽化物的電阻，且非金屬矽化物適合低電流的應用。第3A圖顯示一在金屬矽化物形成期間覆蓋熔絲鏈330之C區的介電層260。上述介電層260防止C區發生金屬矽化物(silicide metal)的沉積，例如用於形成多晶金屬矽化物的Co或Ni。因此，上述在熔絲鏈230’之C區中的多晶矽並未被矽化(salicided)。在一些實施例中，藉由一電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)製程來形成介電層260。在一些實施例中上述介電層的厚度範圍介於約5 nm至約200nm。
第3B圖為依據本發明的一些實施例，顯示第3A圖中的電熔絲110’之沿著線QQ切斷的剖面圖。一多晶金屬矽化物層275形成於一多晶矽層270上，其中上述多晶矽層270沉積於基板205的介電層265上。第3B圖顯示熔絲鏈230’的C區不存在多晶金屬矽化物層275。第3C圖為根據本發明的一些實施例，顯示當連接至一負極320的程式化電晶體，例如第1圖所示之電晶體150，被開啟時，在正極310供應的電壓VPGM 提供了通過電熔絲110’的電流I’。根據一些實施例，上述電流I’導致熔絲鏈230’升溫並且最後將熔絲鏈230’之多晶矽的C區之D區熔化。如上所述，根據一些實施例，當積體電路(integrated circuit，IC)的製造完成時，第3A及3B圖中所示之電熔絲110’被介電層280所覆蓋。覆蓋電熔絲110'的介電層280會捕捉產生的熱能(或能量)。被捕捉的熱能升高了熔絲鏈230’的溫度。熔絲鏈230’的C區相較於A區與B區具有較高的電阻，此乃因為熔絲鏈230’的C區未經金屬矽化。因此，根據上述的焦耳第一定律，C區可以產生更多的熱能。結果，多晶矽層270之C區的D區熔化並且變成中斷。因此，電熔絲110’被熔斷(或程式化)。
然而，如上所述，多晶金屬矽化物在高溫下傾向於凝聚結塊。根據一些實施例，多晶金屬矽化物的凝聚結塊，導致在熔絲鏈230’的A區及/或B區中之矽化物晶粒的邊界產生分離。這類在矽化物晶粒的邊界產生之分離造成在熔絲鏈230’的A區及/或B區中的電阻增加，其可消耗掉會將在C區中的多晶矽熔化的能量。在A區及/或B區中之多晶金屬矽化物的凝聚結塊可顯著增加在A區及/或B區中的電阻，使得沒有足夠的能量(或熱能)顯著地(或大量地)熔化在C區中的多晶矽層270。相反地，大量的能量消耗在分離之矽化物晶粒的邊界之間的多晶矽層270的加熱上。第3D圖為依據本發明的一些實施例，顯示在電熔絲110’的區域A及/或區域B中的多晶金屬矽化物之凝聚結塊(agglomeration)。晶粒邊界的分離發生於A區的位置231及/或B區的位置232。在位置231及/或位置232之上升電阻會導致橫跨這兩個區域的電壓顯著地下降。此外，上述在位置231及/或位置232之上升電阻會導致在位置231及/或位置232之下的多晶矽層270升溫，並且甚至可能導致此區域產生部分熔化。既然A區及B區鄰近具有大的多晶金屬矽化物區以及高導電性的負極220與正極210，在A區及/或B區中多之分離的晶粒邊界之下的金屬矽化物層270可能不會顯著熔化，因為產生的熱能可透過連接至A區及B區之大面積的多晶金屬矽化物快速地消散。
由於在位置231及232附近的電壓顯著的下降，以及由於消耗於這些位置附近的能量，在熔絲鏈230’的C區中可能沒有產生足夠的熱能以將在C區中之一部分的多晶矽層270熔化。在一些實施例中，在C區的D區中可能發生一些小量的熔化，如第3D圖所示。然而，由於金屬矽化物的凝聚結塊，上述小量的熔化可能發生亦可能不發生，使得在C區中之D區的熔化變得不確定且難以控制。
一單次可程式化的儲存單元(one-time programmable memory，OTP)之熔絲的熔化應該要準確並且一致，以確保電保險絲的程式化。根據上述討論，若熔絲鏈有部分被矽化，熔絲的熔斷操作可能無法一致。因此，有必要利用一完全未經金屬矽化的熔絲鏈來形成一多晶矽熔絲。第3E圖為依據本發明的一些實施例，顯示一具有熔絲鏈230”的電熔絲110”之俯視圖。電熔絲110”包括一正極210”與一負極220”。上述電熔絲110”為一多晶矽熔絲。大部分的正極210”與負極220”為金屬矽化的多晶矽(salicided polysilicon)，以允許一電性連接。第3E圖顯示正極210”的區域X與負極220”的區域Y係由金屬矽化的多晶矽所構成。然而正極210”的區域X’、負極220”的區域Y’、以及整個熔絲鏈230”係由未金屬矽化的多晶矽所構成。正極210”區域X與X’被虛線206分開。負極220”區域Y與Y’被虛線207分開。虛線206與207為介電層260’邊界，其在多晶矽金屬矽化物形成期間覆蓋基板以防止被覆蓋區域的多晶矽被金屬矽化。介電層260’的功能與介電層260相似。
第3E圖係根據一些實施例，顯示熔絲鏈230”的寬度為”O”以及熔絲鏈230”的長度為”P”。在一些實施例中，上述寬度”O”的範圍介於約10 nm至約1 μm。根據一些實施例，上述寬度”O”的下限取決於容許多晶矽層的最低臨界尺寸(critical dimension，CD)。熔絲鏈230”的寬度越寬，熔絲鏈330’的電阻越低，因此，在一些其他的實施例中，上述寬度”O”的範圍介於約20 nm至約0.5 μm。根據一些實施例，熔絲鏈230”的電阻範圍介於約400 Ω至約4000 Ω。
熔絲鏈230”連接至正極210”以及負極220”，其整體上導電性更好。如果熔絲鏈230”的長度”P”太短，熔絲鏈230”可能很難達到足夠高的溫度來將熔絲熔斷。然而，如果熔絲鏈230”的長度”P”太長，熔絲鏈230”所採用的基板面(real estate，表面區域)將會太大，而不理想。在一些實施例中，上述長度”P”的範圍介於約50 nm至約5 μm。在一些其他的實施例中，上述長度”P”的範圍介於約10 nm至約10 μm。
第3E圖顯示正極210’經金屬矽化的部分，自熔絲鏈230”延伸至一距離”N”，以防止金屬矽化物在熔絲鏈230”中凝聚結塊。為了相同的理由，上述經金屬矽化的負極220”自熔絲鏈230”延伸至一距離”M”。在一些實施例中，各個”N”與”M”的範圍介於約2 nm至約600 nm。由於熔絲鏈230”以及區域X’和區域Y’，在介電層260’的幫助下維持未金屬矽化，其中上述介電層260’形成於金屬矽化物的沉積之前以防止多晶矽的矽化物形成於下方，必須考慮介電層260’與電熔絲110’的對位(alignment)以確保沒有任何熔絲鏈230”因為未對準(misalignment)而外露。為了避免對位的錯誤導致熔絲鏈230”的外露，各個M及N必須維持最小距離。
第3F圖為依據本發明的一些實施例，顯示第3E圖中的電熔絲110”之剖面圖。第3F圖顯示正極210”的多晶金屬矽化物層275位於距離熔絲鏈230”之C區的距離”N”處，以及負極220”的多晶金屬矽化物層275位於距離熔絲鏈230”之C區的距離”M”處。當上述程式化的電晶體被開啟，並供應上述正極一程式化電壓(VPGM )時施予一電流I，則上述未經金屬矽化的熔絲鏈230”能夠使電熔絲110”在熔絲鏈230”中的D區熔斷。
第4圖為依據本發明的一些實施例，顯示製備一單次可程式化的儲存單元(one-time programmable memory，OTP)之未經金屬矽化的多晶矽熔絲的製程流程圖400。在步驟401中，一多晶矽熔絲結構形成於一基板上。上述多晶矽熔絲結構包括一正極區以及一負極區。上述正極與負極區被一熔絲鏈所連接。在一些實施例中，上述基板具有一介電正為於多晶矽結構的正下方。一典型的多晶矽熔絲結構如結構110”，其描述於第3E圖中。在一些實施例中，上述用於形成多晶矽熔絲結構的多晶矽層，亦用於形成一程式化電晶體的閘極，其中上述程式化電晶體的閘極由一先閘極製程(gate first process)所形成，並且連接至上述未經金屬矽化的多晶矽熔絲。在一些其他的實施例中，上述用於形成多晶矽熔絲結構的多晶矽層，亦用於形成一程式化電晶體之取代閘極(replacement gate)的閒置閘極(dummy gate)，其中上述程式化電晶體的閘極由一取代閘極製程(replacement gate process)所形成，並且連接至上述未經金屬矽化的多晶矽熔絲。
然後進行至步驟403，一介電質形成於上述熔絲鏈以及鄰近熔絲鏈之部分的正極與負極之上。介電層的形成可包括介電層的沉積以及介電層的圖案化，以露出未被介電層覆蓋的區域。介電層的圖案化可包括藉由一光阻來定義被介電層覆蓋的區域，然後蝕刻未被光阻覆蓋的介電層。
在介電層形成以及將光阻移除之後，於步驟405中，進行矽化物的形成以將外露的多晶矽表面轉變成為多晶金屬矽化物。金屬矽化物的形成可包括在上述基板的表面上沉積一矽化物金屬，例如Ni或Co，然後進行一退火製程(annealing process)，將與金屬矽化物接觸的多晶矽轉變成多晶金屬矽化物。在一些實施例中，上述退火製程在溫度等於或大於約800℃下進行。上述退火製程可為多步驟製程，並且可在一快速熱處理(rapid thermal processing，OTP)室或在其他的退火系統中進行一段時間。在一些實施例中，上述製程進行的時間範圍介於約10秒至約5分鐘。在金屬矽化物形成之後，於步驟407中，利用未經金屬矽化的多晶矽熔絲來進行額外的製程以完成積體電路的製造。在一些實施例中，移除用於覆蓋上述未經金屬矽化之區域的介電層。上述額外的製程操作亦可包括在基板上形成內連線(interconnect)並封裝積體電路，其中上述基板包括上述未經金屬矽化的多晶矽熔絲。
本發明所揭示之方法與結構的實施例，提供了形成未經金屬矽化的多晶矽熔絲並將其程式化的機制。上述未經金屬矽化的多晶矽熔絲以及一程式化的電晶體形成一單次可程式化的儲存單元(one-time programmable memory，OTP)，可利用一低程式化電壓來將上述單次可程式化的儲存單元(one-time programmable memory，OTP)程式化。
在一些實施例中，提供一未經金屬矽化的多晶矽熔絲。上述未經金屬矽化的多晶矽熔絲包括一正極，且上述正極的第一部分係由經金屬矽化的多晶矽所構成，以及上述正極的第二部分係由未經金屬矽化的多晶矽所構成。上述未經金屬矽化的多晶矽熔絲亦包括一負極，且上述負極的第一部分係由經金屬矽化的多晶矽所構成，以及上述負極的第二部分係由未經金屬矽化的多晶矽所構成。上述未經金屬矽化的多晶矽熔絲更包括一熔絲鏈，且上述熔絲鏈係由未經金屬矽化的多晶矽所構成。上述熔絲鏈物理性地連接至上述正極的第二部分以及上述負極的第二部分。
在一些其他的實施例中，提供一單次可程式化的儲存單元(one-time programmable memory，OTP)。上述單次可程式化的儲存單元(one-time programmable memory，OTP)包括一程式化電晶體，以及一未經金屬矽化的多晶矽熔絲。上述未經金屬矽化的多晶矽熔絲包括一正極。上述正極的第一部分係由經金屬矽化的多晶矽所構成，以及上述正極的第二部分係由未經金屬矽化的多晶矽所構成。上述未經金屬矽化的多晶矽熔絲亦包括一負極。上述負極的第一部分係由經金屬矽化的多晶矽所構成，以及上述負極的第二部分係由未經金屬矽化的多晶矽所構成。上述負極連接至上述程式化電晶體的汲極。上述未經金屬矽化的多晶矽熔絲更包括一熔絲鏈。上述熔絲鏈係由未經金屬矽化的多晶矽所構成，且上述熔絲鏈物理性地連接至上述正極的第二部分以及上述負極的第二部分。
在另一些其他的實施例中，提供一未經金屬矽化的多晶矽熔絲的形成方法。上述方法包括形成一多晶矽熔絲結構於基板上，且上述多晶矽熔絲結構包括一正極區、一負極區、以及一熔絲鏈。上述熔絲鏈介於正極區與負極區之間，並與其相連接。上述方法亦包括形成一介電層以覆蓋上述熔絲鏈，一負極區的第一部分、以及一正極區的第一部分。上述方法亦包括進行金屬矽化物的形成，以將未被介電層覆蓋的多晶矽轉變成經金屬矽化的多晶矽。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
本發明雖然已以較佳實施例揭示如下圖的詳細描述，但須強調依照本產業的標準做法，各種特徵並未按照比例繪製。事實上，各種特徵的尺寸為了清楚的討論而可被任意放大或縮小。
VPGM ．．．程式化電壓
100．．．單次可程式化的儲存單元
110．．．熔絲
110’．．．熔絲
110”．．．熔絲
120．．．汲極
125．．．讀取節點
130．．．電壓源
140．．．源極
145．．．地線
150．．．程式化電晶體
160．．．閘極
170．．．控制電晶體
175．．．閘極
BL．．．訊號(零伏)
PG．．．訊號
I．．．電流
VSS ．．．圖案化絕緣層
VGS ．．．源極的電壓
205．．．基板
206．．．虛線
207．．．虛線
210．．．正極
210”．．．正極
220‧‧‧負極
220”‧‧‧負極
230‧‧‧熔絲鏈
230’‧‧‧熔絲鏈
230”‧‧‧熔絲鏈
231‧‧‧A區的位置
232‧‧‧B區的位置
240‧‧‧上部導電層
245‧‧‧導通孔
250‧‧‧導電層
255‧‧‧導通孔
260‧‧‧介電層
260’‧‧‧介電層
265‧‧‧介電層
270‧‧‧多晶矽層
275‧‧‧多晶金屬矽化物層
276‧‧‧晶粒
277‧‧‧晶粒
280‧‧‧介電層
D1‧‧‧熔絲鏈230的寬度
D2‧‧‧負極的寬度
D3‧‧‧正極的寬度
M‧‧‧經金屬矽化的負極自熔絲鏈延伸的距離
N‧‧‧經金屬矽化的正極自熔絲鏈延伸的距離
O‧‧‧熔絲鏈的寬度
P‧‧‧熔絲鏈的長度
X‧‧‧正極的區域
X’‧‧‧正極的區域
Y‧‧‧負極的區域
Y’‧‧‧負極的區域
第1圖為依據本發明的一些實施例之一單次可程式化的儲存單元(one-time programmable memory，OTP)的電路圖。
第2A圖為依據本發明的一些實施例之電熔絲的俯視圖。
第2B圖為依據本發明的一些實施例之燒斷的熔絲鏈的俯視圖。
第2C圖為依據本發明的一些實施例之一部分在程式化之前的熔絲鏈的剖視圖。
第2D圖為依據本發明的一些實施例之一部分在程式化之後的熔絲鏈的剖視圖。
第3A圖為依據本發明的一些實施例之具有熔絲鏈的電熔絲之俯視圖。
第3B圖為依據本發明的一些實施例，顯示第3A圖中的電熔絲之沿著線QQ切斷的剖面圖。
第3C圖為依據本發明的一些實施例，說明當連接至一負極的程式化電晶體被開啟時(開啟狀態)，由於在正極供應的電壓VPGM ，提供一電流通過電熔絲。
第3D圖為依據本發明的一些實施例，顯示在電熔絲的區域A及/或區域B中的多晶金屬矽化物之凝聚結塊(agglomeration)。
第3E圖為依據本發明的一些實施例，顯示一具有熔絲鏈的電熔絲之俯視圖。
第3F圖為依據本發明的一些實施例，顯示第3E圖中的電熔絲之剖面圖。
第4圖為依據本發明的一些實施例，顯示製備一單次可程式化的儲存單元(one-time programmable memory，OTP)之製程流程圖。
110”．．．熔絲
255．．．導通孔
265．．．介電層
270．．．多晶矽層
275．．．多晶金屬矽化物層
280．．．介電層
M．．．經金屬矽化的負極自熔絲鏈延伸的距離

Claims (10)

  1. 一種未金屬矽化的多晶矽熔絲，包括：一正極，其中該正極的第一部分係由金屬矽化的多晶矽所構成，以及該正極的第二部分係由未金屬矽化的多晶矽所構成；一負極，其中該負極的第一部分係由金屬矽化物的多晶矽所構成，以及該負極的第二部分係由未金屬矽化的多晶矽所構成；以及一熔絲鏈(fuse link)，其中該熔絲鏈係由未金屬矽化的多晶矽所構成，且其中該熔絲鏈於該正極的第二部分物理性地連接至該正極，且該熔絲鏈物理性地連接至該負極的第二部分。
  2. 如申請專利範圍第1項所述之未金屬矽化的多晶矽熔絲，其中該熔絲鏈的電阻範圍介於約400Ω至約4000Ω。
  3. 如申請專利範圍第1項所述之未金屬矽化的多晶矽熔絲，其中該熔絲鏈的寬度範圍介於約20nm至約0.5μm，以及該熔絲鏈的長度範圍介於約50nm至約5μm。
  4. 如申請專利範圍第1項所述之未金屬矽化的多晶矽熔絲，其中自介於該正極之第一及第二部分之間的界面，至該熔絲鏈的距離範圍介於約2nm至約600nm；以及自介於該負極之第一及第二部分之間的界面，至該熔絲鏈的距離範圍介於約2nm至約600nm。
  5. 一種單次程式化(one-time programmable，OTP)的儲存單元(memory cell)包括： 一程式化電晶體；以及一未金屬矽化的多晶矽熔絲，包括：一正極，其中該正極的第一部分係由金屬矽化的多晶矽所構成，以及該正極的第二部分係由未金屬矽化的多晶矽所構成；一負極，其中該負極的第一部分係由金屬矽化物的多晶矽所構成，以及該負極的第二部分係由未金屬矽化的多晶矽所構成，其中該負極連接至一該程式化電晶體的汲極；以及一熔絲鏈(fuse link)，其中該熔絲鏈係由未金屬矽化的多晶矽所構成，且其中該熔絲鏈於該正極的第二部分物理性地連接至該正極，且該熔絲鏈物理性地連接至該負極的第二部分。
  6. 如申請專利範圍第5項所述之單次程式化的儲存單元，其中該程式化電晶體為一輸入/輸出(input/output)裝置。
  7. 如申請專利範圍第5項所述之單次程式化的儲存單元，其中該正極連接至一控制電晶體(controlling transistor)，其中將該控制電晶體耦合至一供電源並藉由該供電源控制該電源的供應。
  8. 如申請專利範圍第7項所述之單次程式化的儲存單元，其中該供電源的供給電壓等於或大於約5V。
  9. 如申請專利範圍第7項所述之單次程式化的儲存單元，其中當該電晶體開啟時，將該未金屬矽化的多晶矽程式化，以及其中當該程式化電晶體開啟時，一通過 該未金屬矽化的多晶矽熔絲的電流等於或小於約3mA。
  10. 一種形成未金屬矽化的多晶矽熔絲的方法，包括：形成一多晶矽熔絲結構於一基板上，其中該多晶矽熔絲結構包括一正極區域、一負極區域、及一熔絲鏈，以及其中該熔絲鏈介於該正極區域與該負極區域之間，並且連接至該正極區域與該負極區域；形成一介電層以覆蓋該熔絲鏈、該負極區域的第一部分、以及該正極區域的第一部分，其中該正極區域之第一部分係設於該正極區域與該熔絲鏈之間物理性連接之部分；以及進行金屬矽化物的形成，以將未被該介電層覆蓋之多晶矽轉換成金屬矽化的多晶矽。
TW101112572A 2011-04-11 2012-04-10 未金屬矽化的多晶矽熔絲及其形成方法、以及單次程式化的儲存單元 TWI455276B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161473937P 2011-04-11 2011-04-11
US13/107,441 US8625324B2 (en) 2011-04-11 2011-05-13 Non-salicide polysilicon fuse

Publications (2)

Publication Number Publication Date
TW201246510A TW201246510A (en) 2012-11-16
TWI455276B true TWI455276B (zh) 2014-10-01

Family

ID=46966014

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101112572A TWI455276B (zh) 2011-04-11 2012-04-10 未金屬矽化的多晶矽熔絲及其形成方法、以及單次程式化的儲存單元

Country Status (3)

Country Link
US (1) US8625324B2 (zh)
CN (1) CN102738114B (zh)
TW (1) TWI455276B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9070437B2 (en) * 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US10249379B2 (en) * 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
KR101780828B1 (ko) * 2012-02-06 2017-09-22 매그나칩 반도체 유한회사 비휘발성 메모리 장치
US9312185B2 (en) 2014-05-06 2016-04-12 International Business Machines Corporation Formation of metal resistor and e-fuse
US10127993B2 (en) 2015-07-29 2018-11-13 National Chiao Tung University Dielectric fuse memory circuit and operation method thereof
CN106782658A (zh) * 2016-11-08 2017-05-31 中国电子科技集团公司第四十七研究所 应用于FPGA电路的E‑fuse电路及数据读出方法
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
CN107221354A (zh) * 2017-05-08 2017-09-29 上海电机学院 一种适用于非易失性存储器的编程efuse电路结构
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
CN108364669A (zh) * 2018-02-06 2018-08-03 常州印刷电子产业研究院有限公司 熔断式印刷存储器及其制备方法
JP7425566B2 (ja) 2019-09-09 2024-01-31 日清紡マイクロデバイス株式会社 半導体装置およびそのトリミング方法
US20230223336A1 (en) * 2022-01-07 2023-07-13 Globalfoundries Singapore Pte. Ltd. Electronic fuses with a silicide layer having multiple thicknesses

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476449B1 (en) * 2001-09-05 2002-11-05 Winbond Electronics Corp. Silicide block for ESD protection devices
US20060197179A1 (en) * 2005-03-03 2006-09-07 International Business Machines Corporation Dense semiconductor fuse array
US20110074538A1 (en) * 2009-09-25 2011-03-31 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661330B1 (en) 2002-07-23 2003-12-09 Texas Instruments Incorporated Electrical fuse for semiconductor integrated circuits
US7109564B2 (en) * 2004-03-22 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Low power fuse structure and method of making the same
US7242074B2 (en) * 2004-12-06 2007-07-10 Lsi Corporation Reduced capacitance resistors
US7851885B2 (en) * 2007-03-07 2010-12-14 International Business Machines Corporation Methods and systems involving electrically programmable fuses
US20080277756A1 (en) * 2007-05-09 2008-11-13 Freescale Semiconductor, Inc. Electronic device and method for operating a memory circuit
US8085571B2 (en) * 2008-01-09 2011-12-27 Eugene Robert Worley High density prom
KR101068571B1 (ko) * 2009-07-03 2011-09-30 주식회사 하이닉스반도체 반도체 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476449B1 (en) * 2001-09-05 2002-11-05 Winbond Electronics Corp. Silicide block for ESD protection devices
US20060197179A1 (en) * 2005-03-03 2006-09-07 International Business Machines Corporation Dense semiconductor fuse array
US20110074538A1 (en) * 2009-09-25 2011-03-31 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same

Also Published As

Publication number Publication date
US20120257435A1 (en) 2012-10-11
CN102738114B (zh) 2015-05-13
US8625324B2 (en) 2014-01-07
TW201246510A (en) 2012-11-16
CN102738114A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
TWI455276B (zh) 未金屬矽化的多晶矽熔絲及其形成方法、以及單次程式化的儲存單元
US6624499B2 (en) System for programming fuse structure by electromigration of silicide enhanced by creating temperature gradient
JP4127678B2 (ja) 半導体装置及びそのプログラミング方法
KR101346875B1 (ko) 반도체 핀 상의 안티-퓨즈
CN100481435C (zh) 可再编程熔丝结构及方法
US20070029576A1 (en) Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same
US7411818B1 (en) Programmable fuse/non-volatile memory structures using externally heated phase change material
US7691684B2 (en) Fin-type antifuse
US9263386B2 (en) Forming BEOL line fuse structure
KR20050112099A (ko) 프로그래머블 반도체 장치
US8735242B2 (en) Graphene-based eFuse device
US8847350B2 (en) Metal-via fuse
US8143694B2 (en) Fuse device
JP2010267803A (ja) 半導体装置
JP2008021668A (ja) 相変化型不揮発性メモリおよびその製造方法
EP3327724B1 (en) Circuit and system of using junction diode as program selector for one-time programmable devices
US20220181275A1 (en) Integrated circuit security using programmable switches
JP2005317713A (ja) 半導体装置及びその製造方法
KR20190031639A (ko) 반도체 장치의 이-퓨즈
JP2004103604A (ja) ヒューズ装置
JP2006108584A (ja) 半導体装置
TW202406180A (zh) 記憶體裝置
JP5906794B2 (ja) 半導体装置及びその製造方法