JP5906794B2

JP5906794B2 - 半導体装置及びその製造方法

Info

Publication number: JP5906794B2
Application number: JP2012034504A
Authority: JP
Inventors: ▲廣▼幸木村
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2012-02-20
Filing date: 2012-02-20
Publication date: 2016-04-20
Anticipated expiration: 2032-02-20
Also published as: JP2013171951A

Description

本発明は、半導体装置及びその製造方法に関する。

ＤＲＡＭやＳＲＡＭなどのメモリデバイスやロジックデバイスなどの半導体装置は極めて多数の素子によって形成されるが、製造工程上の様々な要因によって一部の回路やメモリセルが正常動作しないことがある。この場合、一部の回路やメモリセルの不良により装置全体を不良として扱うとすれば製造歩留りを低下させ、ひいては製造コストの増加にも繋がる。このため、近年の半導体装置においては、不良回路や不良メモリセルを、予め準備しておいた冗長回路や冗長メモリセルに切り換えて良品とすることにより不良品を救済することが行われている。

また、異なる機能を有する複数の回路を一体として構成した後に装置機能を切り換える半導体装置や、所定の回路を構成した後に装置特性を調整する半導体装置も存在する。

このような半導体装置の再構築は、通常、半導体装置に予め複数のヒューズを備えたヒューズ回路を実装しておき、動作試験等の後、その結果切断することが必要となったヒューズを切断することにより行われている。

ヒューズの切断は、例えば、ヒューズに大電流を流すことにより生ずるジュール熱で、ヒューズを溶断させることにより行われる。

特開平１０−１８９７３８号公報国際公開第２００９／１０４３４３号パンフレット

しかしながら、従来は、ヒューズの切断不良が生じてしまう場合があった。

本発明の目的は、信頼性の高い半導体装置及びその製造方法を提供することにある。

実施形態の一観点によれば、半導体基板上に形成された素子分離膜と、素子分離領域に内包され、かつ、前記素子分離膜上に形成され、電流を流すことにより溶断されるヒューズと、前記半導体基板上に前記ヒューズを覆うように形成された第１の絶縁膜とを有し、前記ヒューズの被切断領域における前記第１の絶縁膜中の酸素濃度は、他の領域における前記第１の絶縁膜中の酸素濃度よりも高いことを特徴とする半導体装置が提供される。

実施形態の他の観点によれば、半導体基板上に素子分離膜を形成する工程と、電流を流すことにより溶断されるヒューズを素子分離領域に内包されつつ前記素子分離膜上に形成する工程と、前記半導体基板上に、前記ヒューズを覆うように第１の絶縁膜を形成する工程と、前記ヒューズの被切断領域における前記第１の絶縁膜に酸素イオンを注入する工程とを有することを特徴とする半導体装置の製造方法が提供される。

開示の半導体装置及びその製造方法によれば、電流を流すことにより溶断されるヒューズの被切断領域における絶縁膜に酸素イオンを予め導入しておくため、被切断領域における絶縁膜において酸素が過剰な状態となっている。このため、ヒューズを溶断した際に生ずる溶融片に絶縁膜から十分に酸素が供給され、溶融片の表面に酸化膜が確実に形成される。このため、切断されたヒューズの溶融片によりヒューズが接続された状態となるのを防止することができ、ヒューズの切断不良を防止することができる。従って、信頼性の高い半導体装置を提供することができる。

図１は、一実施形態による半導体装置を示す断面図及び平面図である。図２は、一実施形態による半導体装置の一部を示す回路図である。図３は、ヒューズを溶断した後の状態を示す断面図及び平面図である。図４は、一実施形態による半導体装置の回路の一部を概念的に示した図である。図５は、一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。図６は、一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。図７は、一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。

［一実施形態］
一実施形態による半導体装置及びその製造方法を図１乃至図７を用いて説明する。

（半導体装置）
まず、本実施形態による半導体装置について図１を用いて説明する。図１は、本実施形態による半導体装置を示す断面図及び平面図である。図１（ａ）は断面図であり、図１（ｂ）は平面図である。図１（ａ）は、図１（ｂ）のＡ−Ａ′線断面に対応している。

なお、半導体基板１０上には、後述するヒューズのみならず、トランジスタやメモリセル等も形成されているが、ここでは、説明を省略する。

図１に示すように、半導体基板１０には、絶縁層（素子分離膜、フィールド酸化膜）１２が形成されている。

絶縁層１２上には、電流を流すことにより溶断することが可能なヒューズ１４が形成されている。ヒューズ１４は、導電膜により形成されている。かかる導電膜としては、例えば、不純物が導入されたポリシリコン膜、即ち、ドープドポリシリコン膜が用いられている。ヒューズ１４は、比較的幅の狭い領域（幅狭領域）１６ａを含んでいる。かかる幅狭領域１６ａは、断面積が比較的小さいため、電気抵抗が比較的高くなっている。このため、かかる幅狭領域１６ａは、ヒューズ１４を切断する際に、ヒューズ１４に流される電流の大きさに応じて発熱し、溶断される。ヒューズ１４の幅狭領域（被切断領域、被溶断領域）を除く領域は、比較的幅が広い領域（幅広領域）１６ｂ、１６ｃとなっている。かかる幅広領域１６ｂ、１６ｃは、後述する導体プラグ２６が接続される領域、即ち、ヒューズ１４の端子（接続領域）となっている。幅広領域１６ｂは、幅狭領域１６ａの長手方向における一方の端部に接続されている。幅広領域１６ｂは、幅狭領域１６ａの長手方向における他方の端部に接続されている。ヒューズ１４の厚さは、例えば３００ｎｍ程度とする。ヒューズ１４の幅狭領域（被切断領域）１６ａの幅は、例えば１．５μｍ程度とする。ヒューズ１４の幅広領域１６ｂ、１６ｃの幅は、例えば６μｍ程度とする。

ヒューズ１４が形成された半導体基板１０上には、ヒューズ１４を覆うように絶縁膜１８が形成されている。かかる絶縁膜１８としては、例えばシリコン酸化膜が用いられている。絶縁膜１８の膜厚は、例えば１５０ｎｍ程度とする。

ヒューズ１４の被切断領域１６ａを含む領域２０における絶縁膜１８には、酸素イオンが比較的高濃度に導入されている。このため、かかる領域２０における絶縁膜１８は、酸素が過剰な状態となっている。かかる領域２０における絶縁膜１８中への酸素イオンのドーズ量は、例えば、１×１０^１８ｃｍ^−２程度とする。

本実施形態において、被切断領域１６ａにおける絶縁膜１８に酸素イオンを導入しているのは、以下のような理由によるものである。

即ち、ヒューズ１４を溶断すると、溶断したヒューズ１４の一部により溶断片（溶融生成物、生成物）が生成される。切断されたヒューズ１４が、溶断片を介して電気的に接続されると、ヒューズ１４の切断不良の要因となる。

本実施形態では、被切断領域１６ａにおける絶縁膜１８に酸素イオンが比較的高濃度に導入されているため、被切断領域１６ａにおける絶縁膜１８は酸素が過剰な状態となっている。このため、本実施形態によれば、ヒューズ１４を溶断させた際に、溶断片の表面に絶縁膜（シリコン酸化膜）が確実に形成される。本実施形態によれば、溶断片の表面に絶縁膜が確実に形成されるため、溶断したヒューズ１４が溶断片により接続状態となるのを確実に防止することが可能となる。

このような理由により、本実施形態では、被切断領域１６ａにおける絶縁膜１８に酸素イオンを比較的高濃度に導入している。

本実施形態によれば、被切断領域１６ａにおける絶縁膜１８に酸素イオンが導入されているため、被切断領域１６ａにおける絶縁膜１８中の酸素濃度は、他の領域、即ち、被切断領域１６ａを除く領域における絶縁膜１８中の酸素濃度より高くなっている。

酸素イオンが注入された絶縁膜１８上には、絶縁膜２２が形成されている。かかる絶縁膜２２としては、例えば、シリコン窒化酸化膜（ＳｉＯＮ膜）やシリコン酸化膜等が用いられている。絶縁膜２２の膜厚は、例えば１μｍ程度とする。

絶縁膜１８と絶縁膜２２とにより層間絶縁膜２３が形成されている。

層間絶縁膜２３には、ヒューズ１４の両端、より具体的には、ヒューズ１４の端子１６ａ，１６ｂにそれぞれ達するコンタクトホール２４が形成されている。

コンタクトホール２４の底面及び側面に、バリアメタル膜（図示せず）が形成されている。バリアメタル膜は、例えば、膜厚３０ｎｍ程度のチタン（Ｔｉ）膜と、膜厚５０ｎｍ程度の窒化チタン（ＴｉＮ）膜により形成されている。

バリアメタル膜が形成されたコンタクトホール２４内には、導体プラグ２６が埋め込まれている。導体プラグ２６の材料としては、例えばタングステンが用いられている。

導体プラグ２６が埋め込まれた層間絶縁膜２３上には、導体プラグ２６にそれぞれ接続された配線２８が形成されている。配線２８の材料としては、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）等が用いられている。

なお、ヒューズ１４は複数形成されるが、ここでは、複数のヒューズ１４のうちの１つのヒューズ１４を抜き出して示している。

こうして、本実施形態による半導体装置が形成されている。

図２は、本実施形態による半導体装置の一部を示す回路図である。

図２に示すように、ヒューズ１４の一方の端子１６ｂは、電源電位Ｖ_ＤＤに電気的に接続されている。

ヒューズ１４の他方の端子１６ｃは、トランジスタ３０を介して接地電位Ｖ_ＳＳに電気的に接続されている。具体的には、ヒューズ１４の端子１６ｃは、トランジスタ３０のドレインに接続されており、トランジスタ３０のソースは、接地電位Ｖ_ＳＳに電気的に接続されている。

トランジスタ３０のゲートには、ゲート電圧Ｖ_ＧＳが印加される信号線が接続されている。

ヒューズ１４を切断する際には、トランジスタ３０のゲートに接続された信号線に所定の電圧Ｖ_ＧＳを印加する。信号線に所定の電圧Ｖ_ＧＳを印加すると、トランジスタ３０がオン状態となり、ヒューズ１４に電流Ｉ_ＤＳが流れ、電流Ｉ_ＤＳに応じた発熱が幅狭領域１６ａにおいて生じる。これにより、ヒューズ１４の被切断領域１６ａが溶断され、ヒューズ１４は切断状態となる。

図３は、ヒューズを溶断した後の状態を示す断面図及び平面図である。図３（ａ）は断面図であり、図３（ｂ）は平面図である。

図３に示すように、ヒューズ１４の被切断領域１６ａが溶断されており、溶断片１５が生じている。溶断片１５の表面には、絶縁膜１７、より具体的には、シリコン酸化膜１７が形成されている。

本実施形態によれば、溶断片１５の表面に絶縁膜１７が確実に形成されるため、溶断されたヒューズ１４が溶断片１５を介して接続された状態になるのを防止することができる。

図２に示すように、トランジスタ３０のドレイン及びヒューズの他方の端子１６ｃには、判定回路３２が接続されている。

ヒューズ１４が切断されていない状態においては、トランジスタ３０のドレインの電位はＶ_ＤＤとなっており、判定回路３２にはＨレベルの信号が入力される。判定回路３２は、Ｈレベルの入力信号に応じた信号を出力する。即ち、ヒューズ１４が切断されていない状態に対応する信号が、判定回路３２から出力される。

一方、ヒューズ１４が切断されると、トランジスタ３０のドレインはＬレベルとなり、判定回路３２にはＬレベルの信号が入力される。判定回路３２は、Ｌレベルの入力信号に応じた信号を出力する。即ち、ヒューズ１４が切断された状態に対応する信号が、判定回路３２から出力される。

図４は、本実施形態による半導体装置の回路の一部を概念的に示した図である。

図４に示すように、通常用のメモリセルブロック３４ａ〜３４ｅと、冗長用のメモリセルブロック３４ｆとが配列されている。

各々のメモリセルブロック３４ａ〜３４ｆには、センスアンプ３６ａ〜３６ｆがそれぞれ接続されている。

センスアンプ３６ａ〜３６ｆは、配線３８ａ〜３８ｆを介して冗長切り替え回路４０に接続されている。

冗長切り替え回路４０は、データバスライン４２ａ〜４２ｅの冗長切り替えを行うためのものである。

メモリセルブロック３４ｄにおいて不良が生じている場合には、メモリセルブロック３４ｄにセンスアンプ３６ｄを介して接続された配線３８ｄがデータバスライン４２ｄから切り離される。配線３８ｄのデータバスライン４２ｄからの切り離しは、当該内容に対応したヒューズ１４を切断することにより行われる。これにより、データバスライン４２ｄが配線３８ｄから切り離され、データバスライン４２ｄが配線３８ｅに接続される。また、データバスライン４２ｅが配線３８ｅから切り離され、データバスライン４２ｅが配線３８ｆに接続される。

こうして、冗長回路への切り替えが、当該切り替え内容に応じたヒューズ１４の切断により行われる。

このように、本実施形態によれば、ヒューズ１４の被切断領域１６ａにおける絶縁膜１８に酸素イオンが導入されている。このため、本実施形態によれば、被切断領域１６ａにおける絶縁膜１８は酸素が過剰な状態となっている。このため、本実施形態によれば、ヒューズ１４を溶断した際に、溶融片１５の表面に絶縁膜１８から酸素を十分に供給することができ、溶融片１５の表面に酸化膜１７が確実に形成される。このため、本実施形態によれば、切断されたヒューズ１４の溶融片１５によりヒューズ１４が接続された状態となるのを防止することができ、ヒューズ１４の切断不良を防止することができる。従って、本実施形態によれば、信頼性の高い半導体装置を提供することができる。

（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法について図５乃至図７を用いて説明する。図５乃至図７は、本実施形態による半導体装置の製造方法を示す工程断面図である。

なお、半導体基板１０上にトランジスタやメモリセル等も形成されるが、ここでは、説明を省略することとする。

まず、図５（ａ）に示すように、半導体基板１０に、例えば、ＬＯＣＯＳ（LOCal Oxidation of Silicon）法により、絶縁層（素子分離膜、フィールド酸化膜）１２を形成する。

なお、絶縁層１２の形成方法は、ＬＯＣＯＳ法に限定されるものではなく、例えば、ＳＴＩ（Shallow Trench Isolation）法により形成してもよい。

次に、全面に、例えばＣＶＤ（Chemical Vapor Deposition、化学気相堆積）法により、例えば膜厚３００ｎｍ程度の導電膜を形成する。かかる導電膜としては、例えば、不純物が導入されたポリシリコン膜、即ち、ドープドポリシリコン膜を形成する。

次に、フォトリソグラフィ技術を用い、導電膜をパターニングする。これにより、導電膜のヒューズ１４が絶縁層１２上に形成される（図５（ｂ）参照）。ヒューズ１４の幅狭領域（被切断領域）１６ａの幅は、例えば１．５μｍ程度とする。ヒューズの幅広領域（端子）１６ｂ、１６ｃの幅は、例えば６μｍ程度とする。

次に、図５（ｃ）に示すように、全面に、例えばＣＶＤ法により、膜厚１５０ｎｍ程度の絶縁膜１８を形成する。かかる絶縁膜１８としては、例えばシリコン酸化膜を形成する。

次に、全面に、例えばスピンコート法により、フォトレジスト膜４４を形成する。

次に、図５（ｄ）に示すように、フォトリソグラフィ技術を用い、フォトレジスト膜４４に開口部４６を形成する。かかる開口部４６は、ヒューズ１４の被切断領域１６ａを含む領域２０における絶縁膜１８に酸素イオンを注入するためのものである。

次に、図６（ａ）に示すように、フォトレジスト膜４４をマスクとし、例えばイオン注入法により、ヒューズ１４の被切断領域１６ａを含む領域２０における絶縁膜１８に、酸素イオンを注入する。加速エネルギーは、例えば１００ｋｅＶ程度とする。こうして、ヒューズ１４の被切断領域１６ａを含む領域２０における絶縁膜１８に比較的高い濃度で酸素が導入される。かかる領域２０における絶縁膜１８中への酸素イオンのドーズ量は、例えば１×１０^１８ｃｍ^−２程度とする。

この後、フォトレジスト膜４４を剥離する。

次に、図６（ｂ）に示すように、全面に、例えばＣＶＤ法により、膜厚１μｍ程度の絶縁膜２２を形成する。かかる絶縁膜２２としては、例えば、シリコン窒化酸化膜やシリコン酸化膜等を形成する。

次に、例えばＣＭＰ（Chemical Mechanical Polishing、化学的機械的研磨）法により、絶縁膜２２の表面を平坦化する。絶縁膜１８と絶縁膜２２とにより層間絶縁膜２３が形成される。

次に、図６（ｃ）に示すように、フォトリソグラフィ技術を用い、ヒューズ１４の端子１６ｂ、１６ｃにそれぞれ達するコンタクトホール２４を、層間絶縁膜２３に形成する。

次に、全面に、例えばスパッタリング法により、バリアメタル膜（図示せず）を形成する。バリアメタル膜としては、例えば膜厚３０ｎｍ程度のＴｉ膜と、膜厚５０ｎｍ程度のＴｉＮ膜との積層膜を形成する。

次に、全面に、例えばＣＶＤ法により、膜厚４００ｎｍ程度の導電膜２６を形成する。かかる導電膜２６としては、例えばタングステン膜を形成する。

次に、例えばＣＭＰ法により、層間絶縁膜２３の表面が露出するまで、導電膜２６及びバリアメタル膜を研磨する。これにより、コンタクトホール２４内に、例えばタングステンの導体プラグ２６が埋め込まれる（図７（ａ）参照）。

この後、導体プラグ２６に電気的に接続された配線２８を層間絶縁膜２３上に形成する。配線２８の材料としては、例えばＡｌやＣｕ等を用いる。

こうして、本実施形態による半導体装置が形成される。

このように、本実施形態によれば、ヒューズ１４の被切断領域１６ａにおける絶縁膜１８に酸素イオンを予め導入する。このため、本実施形態によれば、被切断領域１６ａにおける絶縁膜１８において酸素が過剰な状態となる。このため、本実施形態によれば、ヒューズ１４を溶断した際に生成される溶融片１５に酸素が十分に供給され、溶融片１５の表面に酸化膜１７が確実に形成される。このため、本実施形態によれば、切断されたヒューズ１４の溶融片１５によりヒューズ１４が接続された状態となるのを防止することができ、ヒューズ１４の切断不良を防止することができる。従って、本実施形態によれば、信頼性の高い半導体装置を提供することができる。

［変形実施形態］
上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、ヒューズ１４の材料としてポリシリコンを用いたが、ヒューズ１４の材料はポリシリコンに限定されるものではない。ヒューズ１４の材料として、例えば、チタンシリサイドやコバルトシリサイド等を用いることも可能である。

また、上記実施形態では、絶縁膜１８としてシリコン酸化膜を形成する場合を例に説明したが、絶縁膜１８はシリコン酸化膜に限定されるものではない。絶縁膜１８として、例えばシリコン窒化酸化膜等を形成してもよい。

また、上記実施形態では、ＣＶＤ法により形成されたシリコン酸化膜を絶縁膜１８として用いたが、これに限定されるものではない。例えば、スピンコート法により形成されたシリコン酸化膜を絶縁膜１８として用いてもよい。

また、上記実施形態では、ヒューズ１４の被切断領域１６ａを含む領域２０における絶縁膜１８に酸素イオンを注入したが、これに限定されるものではない。例えば、ヒューズ１４の被切断領域１６ａの一部における絶縁膜１８に酸素イオンを注入してもよい。

上記実施形態に関し、更に以下の付記を開示する。

（付記１）
半導体基板上に形成され、電流を流すことにより溶断されるヒューズと、
前記半導体基板上に前記ヒューズを覆うように形成された第１の絶縁膜とを有し、
前記ヒューズの被切断領域における前記絶縁膜中の酸素濃度は、他の領域における前記絶縁膜中の酸素濃度よりも高い
ことを特徴とする半導体装置。

（付記２）
付記１記載の半導体装置において、
切断対象の前記ヒューズの前記被切断領域が溶断されている
ことを特徴とする半導体装置。

（付記３）
付記１又は２記載の半導体装置において、
前記第１の絶縁膜上に形成された第２の絶縁膜と、
前記ヒューズの両端にそれぞれ達するように前記第２の絶縁膜及び前記第１の絶縁膜に形成されたコンタクトホール内に形成された導体プラグとを更に有する
ことを特徴とする半導体装置。

（付記４）
付記１乃至３のいずれかに記載の半導体装置において、
前記ヒューズは、ポリシリコンにより形成されている
ことを特徴とする半導体装置。

（付記５）
付記１乃至４のいずれかに記載の半導体装置において、
前記第１の絶縁膜は、シリコン酸化膜である
ことを特徴とする半導体装置。

（付記６）
電流を流すことにより溶断されるヒューズを半導体基板上に形成する工程と、
前記半導体基板上に、前記ヒューズを覆うように第１の絶縁膜を形成する工程と、
前記ヒューズの被切断領域における前記第１の絶縁膜に酸素イオンを注入する工程と
を有することを特徴とする半導体装置の製造方法。

（付記７）
付記６記載の配線構造の製造方法において、
切断対象の前記ヒューズに電流を流すことにより、前記切断対象の前記ヒューズの前記被切断領域を溶断する工程を更に有する
ことを特徴とする半導体装置の製造方法。

（付記８）
付記６又は７記載の半導体装置の製造方法において、
前記第１の絶縁膜に酸素イオンを注入する工程の後、前記ヒューズの前記被切断領域を溶断する工程の前に、前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記ヒューズの両端にそれぞれ達するコンタクトホールを前記第２の絶縁膜及び前記第１の絶縁膜に形成する工程と、前記コンタクトホール内に導体プラグを形成する工程とを更に有する
ことを特徴とする半導体装置の製造方法。

（付記９）
付記６乃至８のいずれかに記載の半導体装置の製造方法において、
前記ヒューズは、ポリシリコンにより形成されている
ことを特徴とする半導体装置の製造方法。

（付記１０）
付記６乃至９のいずれかに記載の半導体装置の製造方法において、
前記第１の絶縁膜は、シリコン酸化膜である
ことを特徴とする半導体装置の製造方法。

１０…半導体基板
１２…絶縁層
１４…ヒューズ
１５…溶融片
１６ａ…被切断領域
１６ｂ、１６ｃ…端子
１７…絶縁膜
１８…絶縁膜
２０…領域
２２…絶縁膜
２３…層間絶縁膜
２４…コンタクトホール
２６…導体プラグ
２８…配線
３０…トランジスタ
３２…判定回路
３４ａ〜３４ｆ…メモリセルブロック
３６ａ〜３６ｆ…センスアンプ
３８ａ〜３８ｆ…配線
４０…冗長切り替え回路
４２ａ〜４２ｅ…データバスライン
４４…フォトレジスト膜
４６…開口部

Claims

半導体基板上に形成された素子分離膜と、
素子分離領域に内包され、かつ、前記素子分離膜上に形成され、電流を流すことにより溶断されるヒューズと、
前記半導体基板上に前記ヒューズを覆うように形成された第１の絶縁膜とを有し、
前記ヒューズの被切断領域における前記第１の絶縁膜中の酸素濃度は、他の領域における前記第１の絶縁膜中の酸素濃度よりも高い
ことを特徴とする半導体装置。
請求項１記載の半導体装置において、
前記他の領域であって、かつ、素子分離領域外に形成されたトランジスタ、または、メモリセルを有する
ことを特徴とする半導体装置。
請求項１又は２記載の半導体装置において、
前記ヒューズに接続される前記第１の絶縁膜に設けられた導体プラグを有し、
前記被切断領域は、前記導体プラグから離間している
ことを特徴とする半導体装置。
請求項１乃至３のいずれか１項に記載の半導体装置において、
前記第１の絶縁膜上に形成される第２の絶縁膜をさらに有し、
前記導体プラグは、前記第１の絶縁膜と前記第２の絶縁膜に設けられている
ことを特徴とする半導体装置。
請求項１乃至４のいずれか１項に記載の半導体装置において、
切断対象の前記ヒューズの前記被切断領域が溶断されている
ことを特徴とする半導体装置。
請求項１乃至５のいずれか１項に記載の半導体装置において、
前記ヒューズは、ポリシリコンにより形成されている
ことを特徴とする半導体装置。
請求項１乃至６のいずれか１項に記載の半導体装置において、
前記第１の絶縁膜は、シリコン酸化膜である
ことを特徴とする半導体装置。
半導体基板上に素子分離膜を形成する工程と、
電流を流すことにより溶断されるヒューズを素子分離領域に内包されつつ前記素子分離膜上に形成する工程と、
前記半導体基板上に、前記ヒューズを覆うように第１の絶縁膜を形成する工程と、
前記ヒューズの被切断領域における前記第１の絶縁膜に酸素イオンを注入する工程と
を有することを特徴とする半導体装置の製造方法。