TW201312703A - 包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其形成方法 - Google Patents

包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其形成方法 Download PDF

Info

Publication number
TW201312703A
TW201312703A TW101122684A TW101122684A TW201312703A TW 201312703 A TW201312703 A TW 201312703A TW 101122684 A TW101122684 A TW 101122684A TW 101122684 A TW101122684 A TW 101122684A TW 201312703 A TW201312703 A TW 201312703A
Authority
TW
Taiwan
Prior art keywords
gate
electrode
layer
conductive
region
Prior art date
Application number
TW101122684A
Other languages
English (en)
Other versions
TWI518849B (zh
Inventor
Moshe Agam
Thierry Coffi Herve Yao
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW201312703A publication Critical patent/TW201312703A/zh
Application granted granted Critical
Publication of TWI518849B publication Critical patent/TWI518849B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

一種電子器件可包含一非揮發性記憶體單元，其中該非揮發性記憶體單元可包含：一存取電晶體；一讀取電晶體；以及耦合至該存取電晶體及該讀取電晶體之一反熔絲組件。在一實施例中，該讀取電晶體可包含一閘極電極，且該反熔絲組件可包含一第一電極及上覆該第一電極之一第二電極。該閘極電極及該第一電極可為同一閘極構件之部分。在另一實施例中，該存取電晶體可包含一閘極電極，且該反熔絲組件可包含一第一電極、一反熔絲介電材料層及一第二電極。該電子器件可進一步包含上覆該反熔絲介電材料層及該存取電晶體之閘極電極之一導電構件，其中該導電構件經組態以電氣浮置。本發明亦揭示製造電子器件之方法。

Description

包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其形成方法
本發明係關於電子器件以及形成電子器件之方法，且更特定言之，關於包含一非揮發性記憶體單元之電子器件及其形成方法。
電子器件可包含非揮發性記憶體單元。非揮發性記憶體單元包含具有一反熔絲組件之一次性可程式化(「OTP」)記憶體單元。在程式化之前，該反熔絲組件係處於斷開或相對高電阻狀態，且在程式化之後，該反熔絲組件係處於相對導電的狀態(如與程式化之前相比)。除了該反熔絲組件之外，該非揮發性記憶體單元可包含一讀取電晶體，其中該讀取電晶體之一源極區、一汲極區或一源極/汲極區係電氣連接至該反熔絲組件之一端子。在該記憶體單元之程式化及讀取期間，電流流過該讀取電晶體及該反熔絲組件。
本發明之一實施例中，一種包含一非揮發性記憶體單元之電子器件，其中該非揮發性記憶體單元包括：一存取電晶體；一讀取電晶體，其包含一閘極電極；以及一反熔絲組件，其耦合至該存取電晶體及該讀取電晶體，其中，該反熔絲組件包含一第一電極及上覆該第一電極之一第二電極，其中，該讀取電晶體之該閘極電極及該反熔絲組件之該第一電極為一第一閘極構件之部分。
本發明之另一實施例中，一種形成包括一非揮發性記憶體單元之一電子器件之方法，該方法包括：於一基板上形成一場隔離區，其中該場隔離區界定彼此隔開之一第一作用區及一第二作用區；形成一閘極電極層於該場隔離區、該第一作用區及該第二作用區上；於該閘極電極層上形成一導電層；圖案化該導電層及該閘極電極層以形成一第一閘極堆疊及一第二閘極堆疊；以及圖案化該導電層以移除上覆該閘極電極層之該導電層之一部分，其中：該第一閘極堆疊包含一第一閘極構件及一第一導電構件，且該第二閘極堆疊包含一第二閘極構件；該第一閘極構件上覆該第一作用區之一部分，且包含一讀取電晶體之一閘極電極及一反熔絲組件之一第一電極；該第一導電構件上覆該第一閘極構件，且包含該反熔絲組件之一第二電極；且該第二閘極構件上覆該第二作用區之一部分，且包含一存取電晶體之一閘極電極。
本發明之又一實施例中，一種包含一非揮發性記憶體單元之電子器件，其中，該非揮發性記憶體單元包括：一存取電晶體，其具有一閘極電極；一讀取電晶體；一反熔絲組件，其耦合至該存取電晶體及該讀取電晶體，其中，該反熔絲組件包含一第一電極、上覆該第一電極之一反熔絲介電材料層及上覆該反熔絲介電材料層之一第二電極；以及一導電構件，其上覆該反熔絲層且電氣浮置。
實施例係在附圖中以舉例方式圖示且不受限制。
熟習此項技術者明白，圖式中元件係為了簡化且清晰而圖示，且並不一定按照比例繪製。例如，可相對於其他元件放大圖式中元件之一些之尺寸以有助於提高對本發明之實施例之理解。
提供結合圖式之以下描述以協助理解本文中所揭示之教案。以下討論將關注該等教案之特定實施及實施例。此關注係提供為協助描述該等教案，且不應解譯為對該等教案之範圍或適用性之限制。然而，在本申請中當然可利用其他教案。雖然本文中描述數值範圍以提供對特定實施例之較佳理解，但是在閱讀本說明書之後，熟習此項技術者將明白，在不脫離本發明範圍之情況下，可使用數值範圍以外之值。
術語「耦合」意指兩個或更多個電子元件、電路、系統或(1)至少一電子元件，(2)至少一電路或(3)至少一系統中任何組合之連接、鏈結或聯合，以此方式，一信號(例如，電流、電壓或光學信號)可自一者轉移至另一者。「耦合」之一非限制性實例可包含介於(多個)電子元件、(多個)電路或其間連接(多個)開關(例如，(多個)電晶體)之(多個)電子元件或(多個)電路之間的直接電氣連接。因此，電氣連接為特定耦合之類型；然而，並非所有耦合皆為電氣連接。術語「源極/汲極區」意指一源極區、一汲極區或一摻雜區，根據偏壓條件，該摻雜區可為一源極區或一汲極區。
術語「包括」、「包含」、「具有」或其等之任何其他變體 旨在涵蓋非排他性之包含。例如，包括一系列特徵之一方法、物品或裝置並不一定僅限於該等特徵，而可包含未明確列出或該方法、物品或裝置固有之其他特徵。此外，除非另有相反說明，「或」是指包容性或且不是指排他性或。例如，條件A或B滿足以下任何一者：A為真(或存在)且B為假(或不存在)，A為假(或不存在)且B為真(或存在)，以及A及B兩者皆為真(或存在)。
另外，「一」或「一個」之使用係用於描述本文中所描述之元件及組件。如此進行僅係出於方便且給出本發明範圍之一般意義。除非另外明確指出，應閱讀本描述使得複數個包含一個或至少一個，且單數亦包含複數個。例如，當本文中描述一單項時，可使用一個以上項替代一單項。類似地，當本文中描述一個以上項時，一單項可替代該一個以上項。
除非另有定義，本文中所使用之所有技術及科學術語具有與本發明所屬技術之普通技術者通常理解相同之含義。材料、方法及實例僅係說明性且並非旨在具限制性。只要本文中未描述，與特定材料及加工行為有關之許多細節係習知的，且可在半導體及電子技術內之教科書及其他出處中找到。
一電子器件可包含一非揮發性記憶體(「NVM」)單元，其中，該NVM單元可包含一反熔絲組件、一存取電晶體及具有一控制電極之一讀取電晶體。在一特定實施例中，NVM單元可為一OTP單元，且反熔絲組件可為一電容器之 形式。如下文詳細描述，描述NVM單元之工藝流程及結構。可使用一雙多晶矽工藝。此一工藝對於減少NVM單元之大小可為有用的。在一特定實施例中，反熔絲組件可形成於NVM單元內之一電晶體之通道區上。單元之物理設計係靈活的，且當被併入至一NVM陣列中時，該物理設計可定制為一現有工藝流程中之互連層數目。在閱讀詳細描述之餘下部分之後會較佳理解該等物理設計及工藝。
圖1包含根據一實施例之一NVM單元100之一電路圖，該NVM單元包含一反熔絲組件122、一存取電晶體124及一讀取電晶體126。該NVM單元100可為一記憶體陣列之一部分，或可為未在一記憶體陣列內之一個別記憶體單元。在一特定實施例中，反熔絲組件122具有一對端子，存取電晶體124具有一對電流端子及一控制電極，且讀取電晶體126具有一對電流端子及一控制電極。在如圖示之實施例中，反熔絲組件122係耦合至一字線142或耦合至一端子，該端子在一讀取作業期間向該讀取電晶體126之控制電極提供一控制信號。該反熔絲組件122之另一端子係於節點160處耦合至該存取電晶體124之一電流端子及該讀取電晶體126之控制電極。該存取電晶體124之另一電流端子係耦合至一程式化線144或耦合至一VSS端子或一接地端子。該存取電晶體124之控制端子係耦合至一存取線146或一端子，該端子控制何時一程式化電流流過該反熔絲組件122。該讀取電晶體126之電流端子之一係耦合至一位元線或一端子，該端子耦合至一放大器或用於判定NVM單元 100之程式化狀態(已程式化或未程式化)之另一電路。該讀取電晶體126之另一電流端子係耦合至一接地端子或一VSS端子。
在一特定實施例中，可由一或多個電氣連接取代耦合之任何一或多者。反熔絲組件122之端子之一係電氣連接至字線142，或連接至一端子，該端子在一讀取作業期間向讀取電晶體126之控制電極提供一控制信號。該反熔絲組件122之另一端子、存取電晶體124之電流端子及讀取電晶體126之控制電極可電氣連接在一節點160處。存取電晶體124之另一電流端子可電氣連接至程式化線144，或連接至VSS端子或接地端子。存取電晶體124之控制端子可電氣連接至存取線146或者控制何時程式化電流流過反熔絲組件122之端子。讀取電晶體126之電流端子之一係電氣連接至位元線148或端子，該端子耦合至放大器或用於判定NVM單元100之程式化狀態(已程式化或未程式化)之其他電路。讀取電晶體126之另一電流端子係電氣連接至接地端子或VSS端子。
圖2包含特別適合一雙多晶矽工藝流程之一實施例之圖示。除了反熔絲組件122為一電容器222之形式之外，圖2中之非揮發性記憶體單元200係與圖1中之非揮發性記憶體單元100大體上相同。在如圖示之實施例中，存取電晶體及讀取電晶體124及126為n通道電晶體。
參考圖2，NVM單元200可在適當偏壓NVM單元時程式化。字線142與程式化線144之間之電壓差可為一程式化電 壓VPP。在一實施例中，字線142可為約VPP，且程式化線144可為約0伏特。在另一實施例中，字線142可為約+½VPP，且程式化線144可為-½VPP。
存取電晶體124係在程式化期間導通，且因此，於存取線146上提供一信號至存取電晶體124之閘極電極足以打開存取電晶體124。在一特定實施例中，當導通時，存取電晶體124之閘極電極為約VDD，且當關閉時為約0伏特。其他電壓亦可用於打開及關閉存取電晶體124。
在程式化期間，位元線148為約接地或0伏特。因為電晶體126之源極及汲極區為大體上相同電壓，所以在一程式化作業期間，幾乎無電流流過讀取電晶體126。
當程式化NVM單元200時，電容器222變為與一電阻器更類似之狀態。電容器222之反熔絲介電材料層幾乎不再阻止電流在電容器222之電極之間流動。因此，顯著電流可流過反熔絲介電材料層。
應當注意，在NVM單元200內，在程式化期間，電流流過電容器222及存取電晶體124。具有存取電晶體124之電流路徑容許程式化電流旁通讀取電晶體126，因此，在程式化期間對讀取電晶體126之損害得到大幅減少。比較NVM單元200與具有串聯電氣連接之一反熔絲組件及一讀取電晶體之一習知NMV單元。在習知NVM單元之一陣列之一程式化作業期間，當電流正流過讀取電晶體時，一選定單元、一未選定單元或選定單元及未選定單元之組合之閘極介電材料層可暴露於相對高電壓下。此一情況可引起 電荷變被捕獲，或引起讀取電晶體內出現另一閘極介電材料劣化機構。因此，該陣列內之一或多個習知NVM單元在程式化期間可能出現故障，或者具有明顯減少之預期壽命(如藉由程式化作業、讀取作業或程式化作業及讀取作業之組合之數目而量測)。
在NVM單元200之一讀取作業期間，字線142及位元線148為約VDD，且程式化線144及存取線146為約0伏特。在另一實施例中，可使用不同電壓。例如，字線142可在比位元線148更高之一電壓處。此外，當在一讀取作業期間存取電晶體124處於關閉狀態時，程式化線144可在與字線142相比大體上相同之電壓處，以減少通過存取電晶體124之洩漏電流。
當程式化NVM單元200時，在位元線148處可偵測到顯著電流，且當未程式化NVM單元時，在位元線148處偵測到大體上較低電流或無顯著電流。已程式化之NVM單元可具有在約0.5 V及更高之字線電壓下之一顯著漏極電流。已程式化之NVM單元之Idsat可大於10-4安培，而未程式化之NMV單元之Id可小於10-10安培。已程式化之NVM單元與未程式化之NVM單元之間將出現I-V特性之二元分佈。
以下更詳細描述可用於形成NVM單元200之例示性物理設計及工藝流程。特定物理設計及工藝流程係說明性的，且無意限制本發明範圍。
圖3包含一電子器件300之一部分之一頂視圖。如圖3所 示，圖示正形成一NVM單元之一NVM陣列之一部分。一場隔離區302係形成於一基板之一部分內或從該基板之一部分形成，以界定作用區324及326。該基板可包含諸如矽、鍺、碳之半導體材料、諸如III-V或II-VI材料之另一半導體材料或其等之任何組合。該基板可為大體上單晶矽晶圓或絕緣體上半導體基板之形式。場隔離區302可為使用淺渠溝隔離工藝、局部矽氧化工藝或另一合適工藝而形成。作用區324及326可包含未形成場隔離區302之基板之多個部分。該NVM單元之存取電晶體將至少部分形成於作用區324內，且NVM單元之讀取電晶體將至少部分形成於作用區326內。
可執行一或多個井摻雜步驟。在一實施例中，基板可包含p型摻雜物。在另一實施例中，基板可包含n型摻雜物，且可執行一p井摻雜步驟以使得p型摻雜作用區324及326。在又一實施例中，作用區324及326具有相同導電類型。需要或期望可執行臨界調整摻雜作業。
一或多個閘極介電材料層可形成於作用區324及326上。在一實施例中，閘極介電材料層於作用區324及326上具有大體上相同之構成及大體上相同之厚度。在另一實施例中，形成一個以上閘極介電材料層。該等閘極介電材料層對於不同作用區可具有不同構成或厚度。在一特定實施例中，閘極介電材料層具有大體上相同之構成，且作用區324上之閘極介電材料層與作用區326上之一不同閘極介電材料層相比具有一不同厚度。作用區324及326上之(多個) 閘極介電材料層可具有不大於約10 nm或不大於9 nm之一厚度。在一特定實施例中，作用區324及326上之(多個)閘極介電材料層具有於大約7 nm至大約8 nm之一範圍內之一厚度。
一閘極電極層係形成於場隔離區302、作用區324及326(圖3中)及(多個)閘極介電材料層上。該閘極電極層可包含一含半導體或含金屬之膜。在一個實施例中，閘極電極層包含藉由化學氣相沈積工藝而沈積之多晶矽或者非晶矽，但在另一實施例中可包含另一材料，或可藉由另一工藝而沈積。在一實施例中，閘極電極層係在沈積時摻雜，且在另一實施例中係在沈積之後摻雜。在一已完成器件中，當閘極電極層包含多晶矽或非晶矽時，閘極電極層具有至少1019原子數/立方厘米之一摻雜物濃度。在另一實施例中，閘極電極層可包含一含金屬之膜，該含金屬之膜結合含半導體之膜或替代該含半導體之膜。該含金屬之膜可包含耐火金屬(本身)、耐火金屬合金、耐火金屬矽化物、耐火金屬氮化物、耐火金屬碳化物或其等之任何組合。
一反熔絲介電材料層可形成於閘極電極層上。在一實施例中，反熔絲介電材料層具有與作用區324及326上之(多個)閘極介電材料層大體上相同之構成及大體上相同之厚度。在另一實施例中，反熔絲介電材料層與上覆作用區324及326之(多個)閘極介電材料層相比可具有一不同構成、一不同厚度或兩者。反熔絲介電材料層與該(該等)閘 極介電材料層相比可具有一較低崩潰電壓。在一特定實施例中，該反熔絲介電材料層可包含一個以上膜。例如，一膜可藉由熱氧化閘極電極層之一部分而形成，且另一膜可使用諸如矽烷、乙矽烷或其類似物之一含矽源氣及包含氮、氧或兩者之一氣體(諸如NO)而沈積。反熔絲介電材料層可具有不大於約9 nm、不大於約7 nm或不大於5 nm之一厚度。在一實施例中，反熔絲介電材料層可具有至少約0.5 nm之一厚度。在一特定實施例中，反熔絲介電材料層可具有至少約3 nm或不大於約5 nm之一厚度。
一導電層係形成於反熔絲介電材料層上。該導電層可包含如相對於閘極電極層描述之材料中任意者。在一實施例中，導電層及閘極電極層可具有大體上相同之厚度及大體上相同之構成。在另一實施例中，導電層與閘極電極層相比可具有一不同厚度、一不同構成。導電層與閘極電極層相比可具有相同數目之膜或不同數目之膜。
圖4包含在形成閘極堆疊404及406之後電子器件300之一頂視圖。一遮蔽層係形成於導電層上，且經圖案化以與閘極堆疊404及406之形狀相對應。依次蝕刻導電層、反熔絲介電材料層及閘極電極層，以形成閘極堆疊404及406。此時可蝕刻或不可蝕刻該(該等)閘極介電材料層。移除遮蔽層。在記憶體陣列外部，多個閘極堆疊係形成於形成邏輯電晶體及其他電晶體之位置處。圖4圖示根據一實施例介於閘極堆疊404及406與作用區324及326之間之位置關係。
包含閘極堆疊404及406之閘極堆疊包含閘極構件及導電 構件。在該工藝中之此刻，圖4中可見閘極堆疊404及406之導電構件。該等導電構件上覆其對應閘極構件(圖4中未見)，且從一頂視圖看，具有與該等對應閘極構件大體上相同之形狀。在閘極堆疊404內，該閘極構件包含存取電晶體之閘極電極及反熔絲組件之一電極，且該導電構件包含該反熔絲組件之另一電極。在閘極堆疊406內，該閘極構件包含讀取電晶體之閘極電極。
圖5包含在從閘極堆疊404及406移除多個導電構件之多個部分之後且在形成多個摻雜區之後電子器件300之一頂視圖，如下文更詳細描述。一遮蔽層係形成於閘極堆疊404及406、活動區324及326(圖4中)及場隔離區302上，且經圖案化。在記憶體陣列內，遮蔽層中之開口分別與閘極堆疊404及406之閘極構件之接觸區504及506之位置相對應。在該記憶體陣列外部，該導電層幾乎全部待移除，因此，在圖案化該遮蔽層之後，該遮蔽層幾乎無上覆該記憶體陣列外部之導電層。蝕刻該導電層。此時可蝕刻或可不蝕刻該反熔絲介電材料層。移除該遮蔽層。閘極堆疊404及406之閘極構件之接觸區504及506不再由該導電層覆蓋。在閘極堆疊404及406各者內，除了閘極構件之接觸區之外，導電構件及閘極構件具有大體上相同之形狀。
執行摻雜順序以形成多個源極/汲極區。存取電晶體之一汲極區5242將耦合至接觸區506處之閘極堆疊406之閘極構件，且該存取電晶體之一源極/汲極區5244將耦合至一隨後形成之程式化線。讀取電晶體之一汲極區5262將耦合 至一隨後形成之位元線，且該讀取電晶體之一源極區5264將耦合至一隨後形成之接地端子。在一特定實施例中，耦合中各者可為多個電氣連接之形式。在一實施例中，汲極區5242、源極區5244、汲極區5262及源極區5264係n型摻雜。汲極區5242、源極區5244、汲極區5262及源極區5264中各者之峰值摻雜物濃度係至少1019原子數/cm3。
圖6包含在形成包含多個互連構件之一互連層之後電子器件300之一頂視圖之圖示。一層間介電材料(「ILD」)層可形成於閘極構件404及406、場隔離區302及包含如先前所述之汲極區、源極區及源極/汲極區之作用區上。ILD層可包含單個氧化物膜或複數個絕緣膜。該複數個絕緣膜可包含一蝕刻終止膜、一拋光終止膜、一防反射膜、一巨型氧化物膜、另一合適絕緣膜或其等之任何組合。該ILD層可經圖案化以界定閘極構件406及404、作用區內汲極區、源極區及源極/汲極區及電子器件300之其他部分(未圖示)的接觸開口。可形成一導電層，且經圖案化以形成互連構件602、622、604、6244、6262及6264。該導電層可包含單個導電膜或複數個導電膜。該複數個導電膜可包含一障壁膜、一粘合膜、一防反射膜、一巨型導電膜、另一合適導電膜或其等之任何組合。使用單鑲嵌工藝或雙鑲嵌工藝，該等互連構件可與導電插頭一起或不與導電插頭一起使用。與該等互連構件相似，該等導電插頭可包含單個導電膜或複數個導電膜。該複數個導電膜可包含一障壁膜、一粘合膜、一防反射膜、一巨型導電膜、另一合適導電膜 或其等之任何組合。盒子內之X指出在互連構件在何處電氣連接下伏特徵部。該等互連構件可具有延伸至ILD層且直接接觸下伏特徵部之多個接觸部分，或可上覆直接接觸該等下伏特徵部之多個導電插頭。在本說明書中，相對應接觸是指互連構件之接觸部分或導電插頭。
互連構件602係電氣連接至閘極堆疊404之閘極構件及存取電晶體之汲極區4242，因此，完成包含如圖1及圖2所示之節點160之多個節點之形成。互連構件622係電氣連接至閘極堆疊406之導電構件。在一隨後互連層(未圖示)處，將形成另一互連構件，該另一互連構件係電氣連接至互連構件622，且為一字線之一部分。該互連構件622不具有與閘極堆疊406之閘極構件或NVM陣列內任何其他閘極構件或閘極電極相對應之接觸。在該NVM陣列外部，字線可僅接觸列解碼器或行解碼器內電晶體之源極/汲極區、列或行存取(或位址)選通脈衝或其類似物，因此，該等字線無法藉由自身或經由導電插頭而接觸電子器件內之任何閘極構件或閘極電極。
互連構件604係電氣連接至接觸區504(圖6中未圖示)處之閘極堆疊404之閘極構件，該接觸區504包含存取電晶體之閘極電極。在一隨後互連層(未圖示)處，將形成另一互連構件，該另一互連構件係電氣連接至互連構件604，且為一存取線之一部分。在一特定實施例中，構成該等存取線及字線之互連構件之長度係大體上彼此平行。互連構件6244係電氣連接至存取電晶體之源極區5244(圖6中未圖 示)，且為一程式化線之一部分。互連構件6244之長度係與該等存取線及字線之長度大體上垂直。
互連構件6262係電氣連接至讀取電晶體之汲極區5262(圖6中未圖示)，且為一位元線之一部分。互連構件6262及6244(分別為位元線及字線之一部分)之長度大體上彼此平行。互連構件6264係電氣連接至讀取電晶體之源極區5264(圖6中未圖示)，且係電氣連接至電子器件300之一接地端子或一VSS端子。
需要或期望可形成更多ILD層及互連層。作為程式化線一部分之互連構件及作為字線一部分之進一步互連構件可為同一互連層或不同互連層之一部分。在形成所有ILD層及互連層之後，一囊封層可形成於最上互連層上以形成一大體上完成之電子器件。
根據多個例示性實施例，圖7包含一反熔絲組件及一讀取電晶體之一橫截面視圖之圖示，且圖8包含一存取電晶體之一橫截面視圖之圖示。在圖7中，閘極堆疊406上覆讀取電晶體之一通道區726，且包含一閘極介電材料層732、一閘極構件734、一反熔絲介電材料層736及一導電構件738。在圖8中，閘極堆疊404上覆存取電晶體之一通道區824，且包含一閘極介電材料層732、一閘極構件834、一反熔絲介電材料層736及一導電構件838。閘極堆疊404及406係根據先前所述實施例中任意者而形成。形成源極/汲極區之延伸部分，然後形成側壁間隔物739，且然後形成源極/汲極區之重摻雜部分。圖7及圖8中未圖示源極/汲極 區之延伸部分及重摻雜部分。形成一ILD層752，且經圖案化以形成多個接觸開口。然後於該等接觸開口內形成多個導電插頭754。另一ILD層772係形成於ILD層752及導電插頭754上，且經圖案化以形成多個互連渠溝。然後形成如相對於圖6所述之互連構件。
在圖7中，閘極構件734包含讀取電晶體之一閘極電極及反熔絲組件之一電極。導電構件738包含反熔絲組件之另一電極，且反熔絲介電材料層係設置於該反熔絲組件之電極之間。因此，該反熔絲組件上覆通道區724。互連構件622係經由一導電插頭754而電氣連接至導電構件738，且互連構件602係經由另一導電插頭754而電氣連接至相對應接觸區506處之閘極構件734。在程式化期間，導電構件738與閘極構件734之間之反熔絲介電材料層736會崩潰，且容許電流流至閘極構件734及互連構件602，該互連構件602係電氣連接至該存取電晶體(圖7中未圖示)之汲極區。在程式化該反熔絲組件之後，可由字線控制該讀取電晶體之閘極電極。
在圖8中，閘極構件834包含存取電晶體之一閘極電極。導電構件838未電氣連接至該電子器件之任何其他部分，因此電氣浮置。在該NMV陣列內之存取電晶體之其他閘極堆疊之其他導電構件亦電氣浮置。應當注意，導電構件838並未用於判定NVM單元之程式化狀態。互連構件602係電氣連接至該存取電晶體之汲極區5242，且互連構件6244係電氣連接至該存取電晶體之源極區5244，但是在圖 8之橫截面視圖中未見該等電氣連接。
在閱讀本說明書之後，如圖7及圖8所示之實施例僅為說明性的，且無意限制本文中所述之概念範圍。可形成另一工藝順序或另一結構，且並不脫離本文中所述之概念。應當注意，如圖7及圖8所示之閘極介電材料層732、反熔絲介電材料層736及側壁間隔物739可存在於圖4至圖6中，而未在圖4、圖5或圖6中圖示以簡化圖4至圖6中圖示之閘極堆疊404及406與其他特徵之間之位置關係。若需要或期望，可對閘極堆疊404及406、汲極區5242、源極區5244、汲極區5262及源極區5264之矽化物部分(未圖示)執行自對齊矽化物工藝順序。
在一替代性實施例中，在形成包含閘極堆疊404及406之閘極堆疊之後且在移除上覆包含接觸區504及506之閘極構件之接觸區之導電層之部分之前，可執行用於形成源極/汲極區之摻雜。
在另一替代性實施例中，可改變工藝流程，使得用於界定閘極堆疊之圖案化順序及用於從接觸區504及506上及NVM陣列外部移除導電層之部分之圖案化順序係相反。在又一替代性實施例中，可使用分開遮蔽層。特定言之，一遮蔽層可用於形成NVM陣列內之閘極堆疊，且另一遮蔽層可用於形成NVM陣列外部之閘極構件。雖然該工藝順序可容許更多工藝裕度，但是額外遮蔽層可能增加製造成本。
在又一實施例中，可修改物理設計以進一步減少單元大 小。互連層數目可影響物理設計且可減少多少單元大小。如圖示，NMV單元可儘可能少地利用兩個互連層而電氣連接至適當連接。若互連層數目增加至三個互連層，則可進一步減少NVM單元大小。參考圖5，可減少作用區324長度，且可移除閘極堆疊404，使得其與閘極堆疊406相比更接近圖5之底部。互連構件6264可包含一延伸部分，該延伸部分係連接至圖6中NVM單元以下之另一NVM單元(未圖示)之一讀取電晶體之一源極區。與電氣連接至接地端子或一VSS端子之互連構件相比，存取線可形成於一不同互連層處。在閱讀本說明書之後，熟習此項技術者將明白，在不脫離本文中所描述之概念範圍之情況下，可使用其他物理設計。
在閱讀本說明書之後，熟習此項技術者將明白，在不脫離如本文中所描述之概念之情況下，實施不同物理設計及加工流程之靈活性容許一NVM陣列定制為一特定應用。可在無改變或僅具有一些改變下將NVM陣列整合至一現有邏輯工藝中。因為NVM單元可使用具有現有材料之一現有工藝流程而形成，所以NVM單元可在無需開發特殊材料情況下或使用幾乎無裕度之工藝步驟而製造。
許多不同態樣及實施例係有可能的。下文描述該等態樣及實施例中之一些。在閱讀本說明書之後，熟習此項技術者將明白，該等態樣及實施例僅係說明性的，且不會限制本發明範圍。
在一第一態樣中，一種電子器件包含一非揮發性記憶體 單元，其中該非揮發性記憶體單元可包含：一存取電晶體；包含一閘極電極之一讀取電晶體；以及耦合至該存取電晶體及該讀取電晶體之一反熔絲組件，其中，該反熔絲組件包含一第一電極及上覆該第一電極之一第二電極。該讀取電晶體之閘極電極及該反熔絲組件之第一電極可為一第一閘極構件之部分。
在該第一態樣之一實施例中，該讀取電晶體包含源極/汲極區及設置於該等源極/汲極區之間之一通道區，且該反熔絲組件之第一電極及第二電極上覆該通道區。在另一實施例中，一第一導電構件上覆該第一閘極構件，且包含該反熔絲組件之第二電極，以及從一頂視圖看，除了該第一閘極構件之一接觸區之外，該第一閘極構件與該第一導電構件具有大體上相同之形狀。在一特定實施例中，該存取電晶體包含一閘極電極、源極/汲極區及設置於該等源極/汲極區之間之一通道區，以及一第二閘極構件包含該存取電晶體之一閘極電極。一第二導電構件上覆該第二閘極構件及該存取電晶體之通道區，且從一頂視圖看，除了該第二閘極構件之一接觸區，該第二閘極構件及該第二導電構件具有大體上相同之形狀。在又一實施例中，該反熔絲組件之第二電極係耦合至該存取電晶體之一源極/汲極區。
在一第二態樣中，一種電子器件可包含一非揮發性記憶體單元。該非揮發性記憶體單元可包含：具有一閘極電極之一存取電晶體；一讀取電晶體；耦合至該存取電晶體及 該讀取電晶體之一反熔絲組件，其中，該反熔絲組件包含一第一電極、上覆該第一電極之一反熔絲介電材料層及上覆該反熔絲介電材料層之一第二電極；以及一導電構件，該導電構件上覆該反熔絲介電材料層且電氣浮置。
在該第二態樣之一實施例中，該等存取電晶體及讀取電晶體中各者包含一閘極介電材料層，且該反熔絲介電材料層與該等存取電晶體及讀取電晶體之閘極介電材料層相比具有一較低介電材料崩潰電壓。在一特定實施例中，該等存取電晶體及讀取電晶體之閘極介電材料層具有大體上相同之構成及大體上相同之厚度。在另一實施例中，該導電構件具有與該反熔絲組件之第二電極大體上相同之構成及大體上相同之厚度。在一特定實施例中，該等存取電晶體及讀取電晶體之閘極電極具有大體上相同之構成及大體上相同之厚度。
在一第三態樣中，一種形成包含一非揮發性記憶體單元之一電子器件之方法可包含：於一基板上形成一場隔離區，其中，該場隔離區界定彼此隔開之一第一作用區及一第二作用區；以及形成一閘極電極層於該場隔離區、該第一作用區及該第二作用區上。該方法亦可包含：於該閘極電極層上形成一導電層；圖案化該導電層及該閘極電極層以形成一第一閘極堆疊及一第二閘極堆疊；以及圖案化該導電層以移除上覆該閘極電極層之該導電層之一部分。該第一閘極堆疊可包含一第一閘極構件及一第一導電構件，以及該第二閘極堆疊包含一第二閘極構件，且該第一閘極 構件上覆該第一作用區之一部分且包含一讀取電晶體之一閘極電極及一反熔絲組件之一第一電極。該第一導電構件上覆該第一閘極構件且包含該反熔絲組件之一第二電極，以及該第二閘極構件上覆該第二作用區之一部分且包含一存取電晶體之一閘極電極。
在該第三態樣之一實施例中，該第一導電構件上覆除了該第一閘極構件之一接觸區以外該第一閘極構件之幾乎全部。在一特定實施例中，從一頂視圖看，除了該第一閘極構件之一接觸區，該第一導電構件及該第一閘極構件具有大體上相同之形狀。在另一特定實施例中，圖案化該導電層及該閘極電極層亦形成一第二導電構件，該第二導電構件上覆除了該第二閘極構件之一接觸區以外該第二閘極構件之幾乎全部，以及執行圖案化該導電層以移除上覆該閘極電極層之該導電層之部分，使得該部分係從該第一閘極構件之該接觸區上移除，以及亦移除該導電層之另一部分且係從該第二閘極構件之一接觸區上移除。在一更特定實施例中，從一頂視圖看，除了該第二閘極構件之該接觸區，該第二導電構件及該第二閘極構件具有大體上相同之形狀。
在該第三態樣之另一實施例中，在圖案化該導電層以移除上覆該閘極電極層之該導電層之該部分之前執行圖案化該導電層及該閘極電極層以形成該第一導電構件、該第一閘極構件及該第二導電構件。在又一實施例中，在圖案化該導電層及該閘極電極層以形成該第一導電構件、該第一 閘極構件及該第二導電構件之前執行圖案化該導電層以移除上覆該閘極電極層之該導電層之該部分。
在該第三態樣之又一實施例中，該方法進一步包含：在形成該閘極電極層之前形成一閘極介電材料層於該等作用區上；以及在形成該閘極電極層之後且在形成該導電層之前形成一反熔絲介電材料層。在一特定實施例中，該閘極介電材料層與該反熔絲介電材料層相比具有一不同厚度或一不同構成。在另一特定實施例中，該反熔絲介電材料層與該閘極介電材料層相比具有一較低介電材料崩潰電壓。
應當注意，並非全部需要以上在一般描述或實例中所描述之行為，可能不需要一特定行為之一部分，且除了所述行為之外，可執行一或多個進一步行為。此外，行為列出之順序並不一定為其執行之順序。
上文已在特定實施例方面描述優勢、其他優點及問題解決方案。然而，該等優勢、優點及問題解決方案以及可引起任何優勢、優點或問題解決方案出現或變為更加明顯之任何(多個)特徵不應理解為所有申請專利範圍中任意項之關鍵、必需或基本特徵。
本文中所述之實施例之詳述及圖示係旨在對各種實施例之結構提供一般理解。該等詳述及圖示無意用作對使用本文中所述之結構或方法之裝置及系統之元件及特徵之全部的詳盡且全面描述。不同實施例亦可組合提供在單個實施例中，且相反，為簡潔起見，在單個實施例上下文中所描述之各種特徵亦可為不同的或以任何次組合而提供。此 外，對範圍內所述值之參考包含該範圍內之各值。唯在閱讀本說明書之後，熟習此項技術者可顯而易知許多其他實施例。可使用其他實施例，且該等實施例係源自從本發明，使得在不脫離本發明範圍之情況下可作出結構替代、邏輯替代或另一改變。因此，本發明應視為說明性而非限制性的。
100‧‧‧非揮發性記憶體單元
122‧‧‧反熔絲組件
124‧‧‧存取電晶體
126‧‧‧讀取電晶體
142‧‧‧字線
144‧‧‧程式化線
146‧‧‧存取線
148‧‧‧位元線
160‧‧‧節點
200‧‧‧非揮發性記憶體單元
222‧‧‧電容器
300‧‧‧電子器件
302‧‧‧場隔離區
324‧‧‧作用區
326‧‧‧作用區
404‧‧‧閘極堆疊
406‧‧‧閘極堆疊
504‧‧‧接觸區
506‧‧‧接觸區
602‧‧‧互連構件
604‧‧‧互連構件
622‧‧‧互連構件
726‧‧‧通道區
732‧‧‧閘極介電材料層
734‧‧‧閘極構件
736‧‧‧反熔絲介電材料層
738‧‧‧導電構件
739‧‧‧側壁間隔物
752‧‧‧層間介電材料層
754‧‧‧導電插頭
772‧‧‧層間介電材料層
824‧‧‧通道區
834‧‧‧閘極構件
838‧‧‧導電構件
5242‧‧‧汲極區
5244‧‧‧源極/汲極區
5262‧‧‧汲極區
5264‧‧‧源極區
6244‧‧‧互連構件
6262‧‧‧互連構件
6264‧‧‧互連構件
圖1包含根據一實施例之一非揮發性記憶體單元之一電路圖，該非揮發性記憶體單元包含一反熔絲組件、一存取電晶體及一讀取電晶體。
圖2包含根據一實施例之一非揮發性記憶體單元之一電路圖，該非揮發性記憶體單元包含一電容器形式之一反熔絲組件、一存取電晶體及一讀取電晶體。
圖3包含一工件之一部分之一頂視圖之圖示，該工件包含一場隔離區及多個作用區。
圖4包含在形成多個閘極堆疊之後圖3之工件之一頂視圖之圖示。
圖5包含在移除上覆多個下伏閘極構件之接觸區之一導電層的多個部分之後且在形成多個源極/汲極區之後圖3之工件之一頂視圖的圖示。
圖6包含在形成包含多個互連構件之一互連層之後圖5之工件之一頂視圖之圖示。
圖7及圖8包含圖6中工件之多個部分之橫截面視圖之圖示。
302‧‧‧場隔離區
326‧‧‧作用區
406‧‧‧閘極堆疊
506‧‧‧接觸區
602‧‧‧互連構件
622‧‧‧互連構件
726‧‧‧通道區
732‧‧‧閘極介電材料層
734‧‧‧閘極構件
736‧‧‧反熔絲介電材料層
738‧‧‧導電構件
739‧‧‧側壁間隔物
752‧‧‧層間介電材料層
754‧‧‧導電插頭
772‧‧‧層間介電材料層
6262‧‧‧互連構件

Claims (12)

  1. 一種包含一非揮發性記憶體單元之電子器件，其中該非揮發性記憶體單元包括：一存取電晶體；一讀取電晶體，其包含一閘極電極；以及一反熔絲組件，其耦合至該存取電晶體及該讀取電晶體，其中，該反熔絲組件包含一第一電極及上覆該第一電極之一第二電極，其中，該讀取電晶體之該閘極電極及該反熔絲組件之該第一電極為一第一閘極構件之部分。
  2. 如請求項1之電子器件，其中：該讀取電晶體包含源極/汲極區及設置於該等源極/汲極區之間的一通道區；且該反熔絲組件之該第一電極及該第二電極上覆該通道區。
  3. 如請求項1之電子器件，其中：一第一導電構件上覆該第一閘極構件，且包含該反熔絲組件之該第二電極；且從一頂視圖看，該第一閘極構件與該第一導電構件具有大體上相同之形狀，惟該第一閘極構件之一接觸區除外。
  4. 一種形成包括一非揮發性記憶體單元之一電子器件之方法，該方法包括： 於一基板上形成一場隔離區，其中該場隔離區界定彼此隔開之一第一作用區及一第二作用區；形成一閘極電極層於該場隔離區、該第一作用區及該第二作用區上；於該閘極電極層上形成一導電層；圖案化該導電層及該閘極電極層以形成一第一閘極堆疊及一第二閘極堆疊；以及圖案化該導電層以移除上覆該閘極電極層之該導電層之一部分，其中：該第一閘極堆疊包含一第一閘極構件及一第一導電構件，且該第二閘極堆疊包含一第二閘極構件；該第一閘極構件上覆該第一作用區之一部分，且包含一讀取電晶體之一閘極電極及一反熔絲組件之一第一電極；該第一導電構件上覆該第一閘極構件，且包含該反熔絲組件之一第二電極；且該第二閘極構件上覆該第二作用區之一部分，且包含一存取電晶體之一閘極電極。
  5. 如請求項4之方法，其中該第一導電構件上覆除了該第一閘極構件之一接觸區之外該第一閘極構件之幾乎全部。
  6. 如請求項5之方法，其中：圖案化該導電層及該閘極電極層亦形成一第二導電構 件，該第二導電構件上覆除了該第二閘極構件之一接觸區以外該第二閘極構件之幾乎全部；且執行圖案化該導電層以移除上覆該閘極電極層之該導電層之該部分，使得該部分係從該第一閘極構件之該接觸區上移除，且該導電層之另一部分亦經移除且係從該第二閘極構件之一接觸區上移除。
  7. 如請求項4之方法，其中在圖案化該導電層以移除上覆該閘極電極層之該導電層之該部分之前，執行圖案化該導電層及該閘極電極層以形成該第一導電構件、該第一閘極構件及該第二導電構件。
  8. 如請求項4之方法，其中在圖案化該導電層及該閘極電極層以形成該第一導電構件、該第一閘極構件及該第二導電構件之前，執行圖案化該導電層以移除上覆該閘極電極層之該導電層之該部分。
  9. 如請求項4至8中任一項之方法，其中：該讀取電晶體包含源極/汲極區及設置於該等源極/汲極區之間的一通道區；且該反熔絲組件之該第一電極及該第二電極上覆該通道區。
  10. 如請求項4至8中任一項之方法，其中：一第一導電構件上覆該第一閘極構件，且包含該反熔絲組件之該第二電極；且從一頂視圖看，該第一閘極構件與該第一導電構件具有大體上相同之形狀，除該第一閘極構件之一接觸區除 外。
  11. 一種包含一非揮發性記憶體單元之電子器件，其中，該非揮發性記憶體單元包括：一存取電晶體，其具有一閘極電極；一讀取電晶體；一反熔絲組件，其耦合至該存取電晶體及該讀取電晶體，其中，該反熔絲組件包含一第一電極、上覆該第一電極之一反熔絲介電材料層及上覆該反熔絲介電材料層之一第二電極；以及一導電構件，其上覆該反熔絲層且電氣浮置。
  12. 如請求項11之電子器件，其中該導電構件具有與該反熔絲組件之該第二電極大體上相同之構成及大體上相同之厚度。
TW101122684A 2011-09-14 2012-06-25 包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其形成方法 TWI518849B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/232,568 US8530283B2 (en) 2011-09-14 2011-09-14 Process for forming an electronic device including a nonvolatile memory structure having an antifuse component

Publications (2)

Publication Number Publication Date
TW201312703A true TW201312703A (zh) 2013-03-16
TWI518849B TWI518849B (zh) 2016-01-21

Family

ID=47829078

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101122684A TWI518849B (zh) 2011-09-14 2012-06-25 包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其形成方法

Country Status (2)

Country Link
US (2) US8530283B2 (zh)
TW (1) TWI518849B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI786855B (zh) * 2021-09-29 2022-12-11 力晶積成電子製造股份有限公司 反熔絲結構

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8741697B2 (en) 2011-09-14 2014-06-03 Semiconductor Components Industries, Llc Electronic device including a nonvolatile memory structure having an antifuse component and a process of forming the same
US8530283B2 (en) 2011-09-14 2013-09-10 Semiconductor Components Industries, Llc Process for forming an electronic device including a nonvolatile memory structure having an antifuse component
US8975724B2 (en) * 2012-09-13 2015-03-10 Qualcomm Incorporated Anti-fuse device
KR20140058220A (ko) * 2012-11-06 2014-05-14 에스케이하이닉스 주식회사 반도체 소자의 안티퓨즈 및 그 제조 방법
US20150194433A1 (en) * 2014-01-08 2015-07-09 Broadcom Corporation Gate substantial contact based one-time programmable device
EP3105783B1 (en) * 2014-02-11 2020-12-16 Intel Corporation Antifuse with backfilled terminals
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
US10290352B2 (en) * 2015-02-27 2019-05-14 Qualcomm Incorporated System, apparatus, and method of programming a one-time programmable memory circuit having dual programming regions
US10109364B2 (en) * 2015-10-21 2018-10-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Non-volatile memory cell having multiple signal pathways to provide access to an antifuse of the memory cell
US9953990B1 (en) * 2017-08-01 2018-04-24 Synopsys, Inc. One-time programmable memory using rupturing of gate insulation
US10522556B1 (en) * 2018-07-13 2019-12-31 Nanya Technology Corporation Antifuse structure
FR3084771A1 (fr) * 2018-07-31 2020-02-07 Stmicroelectronics (Rousset) Sas Element anti-fusible compact et procede de fabrication
TWI749953B (zh) * 2020-05-04 2021-12-11 南亞科技股份有限公司 半導體結構及半導體佈局結構
DE102020132752A1 (de) * 2020-06-04 2021-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Speichervorrichtung mit verbessertem antifuse-lesestrom
CN115224034A (zh) * 2021-04-16 2022-10-21 联华电子股份有限公司 一次性可编程存储器结构
CN115995448A (zh) * 2021-10-20 2023-04-21 中国电子科技集团公司第五十八研究所 一种反熔丝单元结构及其制备方法
CN117241579A (zh) * 2022-06-06 2023-12-15 长鑫存储技术有限公司 一种反熔丝阵列结构及其操作方法以及存储器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2779264B1 (fr) 1998-05-27 2001-11-02 Sgs Thomson Microelectronics Dispositif a programmation unique de fiabilite elevee
WO2000051133A1 (de) * 1999-02-22 2000-08-31 Infineon Technologies Ag Verfahren zum betrieb einer speicherzellenanordnung mit selbstverstärkenden dynamischen speicherzellen
KR100500579B1 (ko) 2003-06-28 2005-07-12 한국과학기술원 씨모스 게이트 산화물 안티퓨즈를 이용한 3-트랜지스터한번 프로그램 가능한 롬
US7764541B2 (en) 2004-01-23 2010-07-27 Agere Systems Inc. Method and apparatus for hot carrier programmed one time programmable (OTP) memory
JP4282529B2 (ja) 2004-04-07 2009-06-24 株式会社東芝 半導体集積回路装置及びそのプログラム方法
US7511982B2 (en) 2004-05-06 2009-03-31 Sidense Corp. High speed OTP sensing scheme
WO2005109516A1 (en) 2004-05-06 2005-11-17 Sidense Corp. Split-channel antifuse array architecture
US7102951B2 (en) 2004-11-01 2006-09-05 Intel Corporation OTP antifuse cell and cell array
US7256446B2 (en) 2005-05-05 2007-08-14 Alpha And Omega Semiconductor, Ltd. One time programmable memory cell
US7280425B2 (en) * 2005-09-30 2007-10-09 Intel Corporation Dual gate oxide one time programmable (OTP) antifuse cell
US7277348B2 (en) 2005-12-12 2007-10-02 Klp International, Ltd. Memory cell comprising an OTP nonvolatile memory unit and a SRAM unit
US7613913B2 (en) 2006-03-21 2009-11-03 Silicon Laboratories Inc. Digital architecture using one-time programmable (OTP) memory
US7602029B2 (en) 2006-09-07 2009-10-13 Alpha & Omega Semiconductor, Ltd. Configuration and method of manufacturing the one-time programmable (OTP) memory cells
US7489535B2 (en) 2006-10-28 2009-02-10 Alpha & Omega Semiconductor Ltd. Circuit configurations and methods for manufacturing five-volt one time programmable (OTP) memory arrays
KR101193348B1 (ko) * 2006-12-22 2012-10-19 싸이던스 코포레이션 마스크 프로그램 가능한 안티-퓨즈 아키텍처
JP5537020B2 (ja) * 2008-01-18 2014-07-02 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US8405420B2 (en) * 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8329533B2 (en) * 2010-05-17 2012-12-11 Chingis Technology Corporation Stacked capacitor for double-poly flash memory
US8741697B2 (en) 2011-09-14 2014-06-03 Semiconductor Components Industries, Llc Electronic device including a nonvolatile memory structure having an antifuse component and a process of forming the same
US8724364B2 (en) 2011-09-14 2014-05-13 Semiconductor Components Industries, Llc Electronic device including a nonvolatile memory structure having an antifuse component and a process of using the same
US8530283B2 (en) 2011-09-14 2013-09-10 Semiconductor Components Industries, Llc Process for forming an electronic device including a nonvolatile memory structure having an antifuse component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI786855B (zh) * 2021-09-29 2022-12-11 力晶積成電子製造股份有限公司 反熔絲結構

Also Published As

Publication number Publication date
US8803282B2 (en) 2014-08-12
US8530283B2 (en) 2013-09-10
TWI518849B (zh) 2016-01-21
US20130062698A1 (en) 2013-03-14
US20130307046A1 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
TWI518849B (zh) 包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其形成方法
TWI528501B (zh) 包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其形成方法
US8957482B2 (en) Electrical fuse and related applications
CN104009004B (zh) 半导体装置的制造方法和半导体装置
US20060125024A1 (en) Semiconductor device and a method of manufacturing the same
TWI478322B (zh) 唯讀記憶體單元陣列
KR102178025B1 (ko) 감소된 레이아웃 면적을 갖는 otp 셀
US7528015B2 (en) Tunable antifuse element and method of manufacture
US20110235407A1 (en) Semiconductor memory device and a method of manufacturing the same
JP2007258224A (ja) 半導体集積回路装置およびその製造方法
KR20150087289A (ko) 집적 회로 디바이스 및 그 제조 방법
US10325651B2 (en) 3D semiconductor device with stacked memory
US20120212992A1 (en) Semiconductor device and operation method thereof
US9142316B2 (en) Embedded selector-less one-time programmable non-volatile memory
JP2013239597A (ja) 半導体集積回路
TW202109836A (zh) 記憶元件、積體晶片及其形成方法
US8134201B2 (en) Semiconductor memory device provided with stacked layer gate including charge accumulation layer and control gate, and manufacturing method thereof
JP5467809B2 (ja) 半導体装置
US7960777B2 (en) Multi-valued mask ROM
CN100589248C (zh) 一种可编程非易失性存储器单元、阵列及其制造方法
US9941017B1 (en) Antifuse one-time programmable semiconductor memory
JP2011100823A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
US20070181958A1 (en) Semiconductor device and method of forming the same
CN106133841B (zh) 单次可编程记忆体、电子系统、操作单次可编程记忆体方法及编程单次可编程记忆体方法
US10446564B2 (en) Non-volatile memory allowing a high integration density