JP2005051020A - ヒューズ及び同ヒューズを有するトリミング回路及び同ヒューズを有する半導体装置 - Google Patents
ヒューズ及び同ヒューズを有するトリミング回路及び同ヒューズを有する半導体装置 Download PDFInfo
- Publication number
- JP2005051020A JP2005051020A JP2003281028A JP2003281028A JP2005051020A JP 2005051020 A JP2005051020 A JP 2005051020A JP 2003281028 A JP2003281028 A JP 2003281028A JP 2003281028 A JP2003281028 A JP 2003281028A JP 2005051020 A JP2005051020 A JP 2005051020A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- fuse
- recombination
- blown
- fuse layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】半導体基板に設けたヒューズ層で構成したヒューズにおいて、溶断したヒューズ層の再結合を防止可能としたヒューズ、及び同ヒューズを有するトリミング回路、並びに同ヒューズを有する半導体装置を提供する。
【解決手段】溶断したヒューズ層の再結合を防止する再結合防止層をヒューズ層に隣設する。特に、再結合防止層はヒューズ層に積層し、ヒューズ層の溶断時に溶融してヒューズ層と反応させる。さらに、ヒューズ層はシリコンを含有した層とするとともに、再結合防止層はカーボンを含有した層とする。
【選択図】図1
【解決手段】溶断したヒューズ層の再結合を防止する再結合防止層をヒューズ層に隣設する。特に、再結合防止層はヒューズ層に積層し、ヒューズ層の溶断時に溶融してヒューズ層と反応させる。さらに、ヒューズ層はシリコンを含有した層とするとともに、再結合防止層はカーボンを含有した層とする。
【選択図】図1
Description
本発明は、ヒューズ及び同ヒューズを有するトリミング回路及び同ヒューズを有する半導体装置に関するものである。
従来、プログラマブル・ゲートアレイ構造を有する半導体装置や、メモリセルの欠陥修復を可能としている半導体装置、あるいは特性調整を可能としているアナログデバイスの半導体装置では、複数のヒューズを有するトリミング回路を設けており、このトリミング回路のヒューズを選択的に切断することによりプログラミングや、欠陥修復、あるいは特性調整を行っている(例えば、特許文献1参照。)。
このようなトリミング回路のヒューズは、図4に示すように、半導体基板100の上面にポリシリコンで所定形状に形成したヒューズ層200を設けて形成している。
そして、ヒューズ層200上には所定間隔を設けて第1電極300と第2電極400とを設け、この第1電極300と第2電極400との間に高電流を通電することによりヒューズ層200を溶断している。図4中、500はヒューズ層200を絶縁被覆した窒化珪素膜であり、600は第1電極300及び第2電極400を含む所要配線を絶縁被覆したオーバーコート膜である。
特開平10−335594号公報
しかしながら、高電流を通電してヒューズ層を溶断した場合には、溶断にともなって発生した逆起電力によって一旦は溶断されたヒューズ層が再度結合される場合があるという不具合があった。
本発明者は、このようなヒューズ層の再結合の発生を防止するように研究開発を行い、本発明を成すに至ったものである。
本発明のヒューズでは、半導体基板に設けたヒューズ層に、溶断したヒューズ層の再結合を防止する再結合防止層を隣設した。
さらに、再結合防止層はヒューズ層に積層し、ヒューズ層の溶断時に溶融してヒューズ層と反応することにも特徴を有し、ヒューズ層はシリコンを含有した層とするとともに、再結合防止層はカーボンを含有した層としたことにも特徴を有するものである。
また、本発明のトリミング回路では、半導体基板に設けたヒューズ層で構成したヒューズを有するトリミング回路において、ヒューズ層には、溶断したヒューズ層の再結合を防止する再結合防止層を隣設した。
また、本発明の半導体装置では、半導体基板に設けたヒューズ層で構成したヒューズを有する半導体装置において、ヒューズ層には、溶断したヒューズ層の再結合を防止する再結合防止層を隣設した。
請求項1記載の発明によれば、半導体基板に設けたヒューズ層に、溶断したヒューズ層の再結合を防止する再結合防止層を隣設したことによって、溶断したヒューズ層の再結合を再結合防止層で確実に防止することができる。
請求項2記載の発明によれば、再結合防止層をヒューズ層に積層して、ヒューズ層の溶断時に溶融してヒューズ層と反応するようにしたことによって、ヒューズ層の溶断時に溶融したヒューズ層と再結合防止層とから反応生成物が形成され、この反応生成物によってヒューズ層の溶断状態を確実に維持することができるので、溶断したヒューズ層の再結合を確実に防止することができる。
請求項3記載の発明によれば、ヒューズ層はシリコンを含有した層とするとともに、再結合防止層はカーボンを含有した層としたことによって、溶融したヒューズ層と再結合防止層との反応生成物として安定的な組成の反応生成物を生成することができる。したがって、溶断したヒューズ層の溶断状態を長期間にわたって安定的に維持することができる。しかも、ヒューズ層の溶断をレーザーを用いて行う場合には、カーボンを含有した再結合防止層ではレーザーの吸収率が向上することによって、短時間で確実に溶断することができる。
請求項4記載の発明によれば、半導体基板に設けたヒューズ層で構成したヒューズを有するトリミング回路において、ヒューズ層には、溶断したヒューズ層の再結合を防止する再結合防止層を隣設したことによって、請求項1記載の発明と同様に、溶断したヒューズ層の再結合を再結合防止層で確実に防止することができる。したがって、確実な調整作業を実施可能なトリミング回路を提供できる。
請求項5記載の発明によれば、半導体基板に設けたヒューズ層で構成したヒューズを有する半導体装置において、ヒューズ層には、溶断したヒューズ層の再結合を防止する再結合防止層を隣設したことによって、請求項1記載の発明と同様に、溶断したヒューズ層の再結合を再結合防止層で確実に防止することができる。したがって、確実に調整されて所要の機能を有するようにした半導体装置を提供できる。
本発明のヒューズ及び同ヒューズを有するトリミング回路及び同ヒューズを有する半導体装置では、半導体基板に設けたヒューズ層によってヒューズを構成しているものであり、特に、溶断したヒューズ層の再結合を防止する再結合防止層をヒューズ層に隣設しているものである。
したがって、ヒューズ層を溶断した場合には、再結合防止層が溶断したヒューズ層の再結合を防止することによって、溶断状態を確実に維持することができる。
特に、再結合防止層をヒューズ層に積層するとともに、ヒューズ層の溶断時には再結合防止層も溶融させて溶融したヒューズ層と反応させた場合には、溶融したヒューズ層と再結合防止層との反応生成物によって、ヒューズ層の溶断状態を確実に維持することができ、溶断したヒューズ層の再結合を確実に防止できる。
さらに、ヒューズ層をシリコンを含有した層とするとともに、再結合防止層をカーボンを含有した層とした場合には、溶融したヒューズ層と再結合防止層との反応生成物として安定的な酸化珪素(SiC)を形成することができ、この炭化珪素によってヒューズ層の溶断状態を確実に維持することができるので、溶断したヒューズ層の再結合を確実に防止できる。
以下において、図面に基づいて本発明の実施形態を詳説する。図1は、本実施形態のヒューズを設けたトリミング回路を有する半導体装置のヒューズ部分の縦断面模式図である。
ヒューズは、半導体基板1上に所定幅で所定厚みのヒューズ層2を所定長さで設けるとともに、このヒューズ層2に再結合防止層3を積層して構成している。
ヒューズ層2及び再結合防止層3は絶縁被覆用の窒化珪素膜4で被覆しており、さらに、ヒューズ層2には、同ヒューズ層2を図示しない電気配線と接続するための第1電極5と第2電極6とを所定間隔を隔てて接続している。図1中、7は第1電極5、第2電極6及び電気配線等を絶縁被覆しているオーバーコート膜である。
本実施形態では、ヒューズ層2は所要の比抵抗を有するポリシリコンで形成しており、再結合防止層3はカーボンを含有したポリイミドからなるカーボン含有層で形成している。
なお、再結合防止層3はポリイミドに限定するものではなく、ヒューズ層2の溶断の温度程度において溶融するものであって、絶縁性を確保できるものであればよい。また、再結合防止層3は、カーボンの代わりにタンタルオキサイド(TaO2)を含有してもよい。ただし、再結合防止層3にカーボンを含有させた場合には、ヒューズの溶断をレーザーで行う場合にレーザーの吸収率を向上させることができるので、短時間で確実にヒューズ層2を溶断することができる。
ヒューズ層2及び再結合防止層3を形成する場合には、まず半導体基板1上に所定厚みのポリシリコン層を形成し、このポリシリコン膜の上面にカーボンを含有した所定厚みのポリイミド層を形成し、所要のレジストパターンを用いてポリイミド層及びポリシリコン層をパターンニングして形成している。その後、レジストパターンは除去し、半導体基板1上に窒化珪素膜4を成膜している。
窒化珪素膜4の成膜後、第1電極5及び第2電極6を設けるために、所要のレジストパターンによって第1電極5及び第2電極6の配設部分の窒化珪素膜4及び再結合防止層3をエッチングし、スパッタリング等でアルミニウム等の電極用金属被膜を形成し、この電極用金属被膜を所要のレジストパターンによってエッチングすることにより第1電極5及び第2電極6を形成している。その後、半導体基板1にはオーバーコート膜7を成膜して、第1電極5及び第2電極6等を絶縁被覆している。
このように形成したヒューズにおいて、第1電極5と第2電極6との間に高電流の溶断用電流を通電した場合には、通電にともなうヒューズ層2の溶融にともなって再結合防止層3が溶融し、ヒューズ層2のシリコンと再結合防止層3のカーボンとが反応して酸化珪素(SiC)を生成しながらヒューズ層2を溶断している。
ヒューズ層2の溶断部分に生成された酸化珪素は高融点であるために、このヒューズ層2からなるヒューズを有するトリミング回路及び半導体装置の使用条件下では変質することがないので、ヒューズ層2の溶断状態を安定的に維持することができる。なお、ヒューズ層2の溶断状態を安定的に維持できるのであれば、必ずしも溶融したヒューズ層2と再結合防止層3とが反応する必要はなく、再結合防止層3の単なる変質によってヒューズ層2の溶断状態を安定的に維持可能としてもよい。
ヒューズ層2の上部に炭素を含有した再結合防止層3を設けた場合には、第1電極5及び第2電極6のアルミニウムによるスパイク現象の発現を抑制することもできる。
さらに、上記したヒューズに溶断用電流を通電する溶断用回路には、図2に示すように、ヒューズ10の溶断にともなって発生する逆起電力を、ヒューズ10を迂回させて通電させる帰還回路11を設けている。
すなわち、溶断用回路は、溶断用電流を供給するための電源を接続する電源接続端子12と、この電源接続端子12とアースとを接続する配線間に第1調整抵抗13と、ヒューズ10と、切替スイッチ14と、第2調整抵抗15とを直列に接続して構成しており、ヒューズ10と並列するように帰還回路11を接続して、この帰還回路11にダイオード16と第3調整抵抗17とを設けることにより、ヒューズ10の溶断にともなって生起された誘導起電力の電流を帰還回路11に迂回させるようにしている。
したがって、この帰還回路11によっても溶断されたヒューズ層2の溶断部分に大きな電流が通電されることを防止でき、溶断部分の再結合を防止できる。
上記した実施形態では、ヒューズ層2の上部に再結合防止層3を設けているが、図3に示すように、再結合防止層3'はヒューズ層2の下部に設けてもよく、ヒューズ層2の溶断にともなって溶融したヒューズ層2と再結合防止層3,3'とを反応させて反応生成物が生成できるのであれば、ヒューズ層2に積層して再結合防止層3,3'を設けるだけでなく、ヒューズ層2の横方向に並べて再結合防止層3,3'を設けてもよい。
また、再結合防止層3,3'は、ヒューズ層2の上層と下層とにそれぞれ設けて、ヒューズ層2を再結合防止層3,3'で挟むように構成してもよい。
1 半導体基板
2 ヒューズ層
3 再結合防止層
4 窒化珪素膜
5 第1電極
6 第2電極
7 オーバーコート膜
2 ヒューズ層
3 再結合防止層
4 窒化珪素膜
5 第1電極
6 第2電極
7 オーバーコート膜
Claims (5)
- 半導体基板に設けたヒューズ層に、溶断したヒューズ層の再結合を防止する再結合防止層を隣設したヒューズ。
- 前記再結合防止層は前記ヒューズ層に積層し、前記ヒューズ層の溶断時に溶融して前記ヒューズ層と反応することを特徴とする請求項1記載のヒューズ。
- 前記ヒューズ層はシリコンを含有した層とするとともに、前記再結合防止層はカーボンを含有した層としたことを特徴とする請求項2記載のヒューズ。
- 半導体基板に設けたヒューズ層で構成したヒューズを有するトリミング回路において、
前記ヒューズ層には、溶断したヒューズ層の再結合を防止する再結合防止層を隣設したことを特徴とするトリミング回路。 - 半導体基板に設けたヒューズ層で構成したヒューズを有する半導体装置において、
前記ヒューズ層には、溶断したヒューズ層の再結合を防止する再結合防止層を隣設したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003281028A JP2005051020A (ja) | 2003-07-28 | 2003-07-28 | ヒューズ及び同ヒューズを有するトリミング回路及び同ヒューズを有する半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003281028A JP2005051020A (ja) | 2003-07-28 | 2003-07-28 | ヒューズ及び同ヒューズを有するトリミング回路及び同ヒューズを有する半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005051020A true JP2005051020A (ja) | 2005-02-24 |
Family
ID=34266670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003281028A Abandoned JP2005051020A (ja) | 2003-07-28 | 2003-07-28 | ヒューズ及び同ヒューズを有するトリミング回路及び同ヒューズを有する半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005051020A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013171951A (ja) * | 2012-02-20 | 2013-09-02 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
JP2015109305A (ja) * | 2013-12-03 | 2015-06-11 | 富士電機株式会社 | ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 |
-
2003
- 2003-07-28 JP JP2003281028A patent/JP2005051020A/ja not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013171951A (ja) * | 2012-02-20 | 2013-09-02 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
JP2015109305A (ja) * | 2013-12-03 | 2015-06-11 | 富士電機株式会社 | ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101228588B (zh) | 用于控制pcm单元中“首先熔化”区的方法及其获得的器件 | |
US7728321B2 (en) | Phase change memory device and method of manufacturing the device | |
CN101789489A (zh) | 相变存储器单元及形成的方法 | |
US9059175B2 (en) | Forming BEOL line fuse structure | |
JP2003115574A (ja) | ワンタイムプログラマブルヒューズ/アンチヒューズの組み合わせを用いたメモリセル | |
JP2017130695A (ja) | 半導体装置 | |
EP0602836A1 (en) | Self-aligned vertical antifuse | |
JP4862113B2 (ja) | Pcmセル中の“先溶融”領域を制御する方法及びそれから得たデバイス | |
JP2006148109A (ja) | チャンネルの物性が印加電圧によって可変的なトランジスタとその製造及び動作方法 | |
JP2015002283A (ja) | 半導体装置及びその製造方法 | |
KR960026749A (ko) | 집적회로 장치의 퓨즈 구조물 | |
JP5430879B2 (ja) | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 | |
JP6287137B2 (ja) | ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 | |
JP2005051020A (ja) | ヒューズ及び同ヒューズを有するトリミング回路及び同ヒューズを有する半導体装置 | |
JP5386528B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP2007311372A (ja) | 半導体装置及びその製造方法 | |
JP4164054B2 (ja) | ポリシリコンヒューズを有する半導体装置 | |
US20080251885A1 (en) | Fuse structure, semiconductor device, and method of forming the semiconductor device | |
TW567603B (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
JP2004335608A (ja) | 半導体装置 | |
US6870240B2 (en) | Anti-fuse and method for writing information into the anti-fuse | |
JPH0969570A (ja) | 半導体装置及びその製造方法 | |
JP4400087B2 (ja) | 半導体装置及びその製造方法 | |
US20080251886A1 (en) | Fuse structure, and semiconductor device | |
JP2006164639A (ja) | チップ型ヒューズ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060428 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080228 |