KR960026749A - 집적회로 장치의 퓨즈 구조물 - Google Patents

집적회로 장치의 퓨즈 구조물

Info

Publication number
KR960026749A
KR960026749A KR1019950066813A KR19950066813A KR960026749A KR 960026749 A KR960026749 A KR 960026749A KR 1019950066813 A KR1019950066813 A KR 1019950066813A KR 19950066813 A KR19950066813 A KR 19950066813A KR 960026749 A KR960026749 A KR 960026749A
Authority
KR
South Korea
Prior art keywords
integrated circuit
dielectric material
conductive material
circuit element
fuse
Prior art date
Application number
KR1019950066813A
Other languages
English (en)
Other versions
KR100405027B1 (ko
Inventor
칼-하인쯔 프로에흐너
Original Assignee
발도르프, 옴케
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 발도르프, 옴케, 지멘스 악티엔게젤샤프트 filed Critical 발도르프, 옴케
Publication of KR960026749A publication Critical patent/KR960026749A/ko
Application granted granted Critical
Publication of KR100405027B1 publication Critical patent/KR100405027B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/055—Fuse

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fuses (AREA)

Abstract

본 발명은 집적회로를 제조하거나 또는 프로그래밍하는 동안 선택적으로 결합될 수도 있는 집적회로 소자사이에 증착된 프로그램 가능한 퓨즈 소자에 관한 것으로서, 상기 퓨즈 소자는 집적회로 소자를 전기적으로 분리하는 정상적인 개방 퓨즈이고, 상기 퓨즈 소자는 유전체 재료의 구역에 의해 집적회로 소자로부터 절연된 전도성 재료의 중앙 구역으로 이루어지고, 상기 집적회로 소자 및 상기 퓨즈 소자가 얇은 산화물 층상에서 반도체 기판에 대해 또는 서로에 대해 상기 소자들이 쇼트되는 것을 방지하도록 반도체 기판을 커버하여 배치되고, 보호 유전체 층은 전체 집적회로를 제조하는 동안 퓨즈 소자와 집적회로 소자위에 증착될 수 있고, 레이저비임이 보호층을 통해서 태우는 데 사용되어 퓨즈 소자를 형성하는 유전체 재료와 전도성 재료를 용융시키고, 상기 퓨즈 소자가 용융되면서, 상기 전도성 재료는 집적회로 소자와 접촉하여 저 저항 경로를 함께 집적회로소자를 전기적으로 커플링하는 것에 관한 것이다.

Description

집적회로 장치의 퓨즈 구조물
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 개방된 상태로 있는 바람직한 실시예의 단면도.

Claims (20)

  1. 제1집적회로 소자가 상기 기판상에 제2집적회로 소자에 인접하게 배치되는, 제1집적회로 소자를 제2집적회로 소자와 선택적으로 결합하는 퓨즈장치에 있어서, 레이저 방사선의 예정된 노광에 의해 용융될 수 있고 상기 제1집적 회로 소자와 제2집적회로 소자사이의 기판상에 증착된 전도성 재료와, 레이저 방사선에 상기 예정된 노광에 의해 변쇠될 수 있고 그리고 제1집적 회로 소자와 제2집적 회로 소자와 그리고 제2집적회로소자로부터 상기 전도성재료를 전기적으로 분리하여 기판상에 증착되는 유전체 재료를 포함하여, 레이저 방사선에 상기 예정된 노광으로 노출될 때, 상기 유전체 재료는 상기 전도성 재료와 분리되지 않고 그리고 상기 전도성 재료는 상기 제1집적 회로 소자를 제2집적회로 소자에 전기적으로 접속시키도록 하는 것을 특징으로 하는 퓨즈장치.
  2. 제1항에 있어서, 상기 전도성 재료가 폴리실리콘 및 규화물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 퓨즈 장치.
  3. 제1항에 있어서, 상기 유전체 재료가 실리콘 기재인 것을 특징으로 하는 퓨즈 장치.
  4. 제1항에 있어서, 상기 전도성 재료로 결합된 매스는 상기 유전체 재료와 인접하여 집중되는 것을 특징으로 하는 퓨즈 장치.
  5. 제1항에 있어서, 상기 전도성 재료가 상기 유전체 재료에 인접한 상기 전도성 재료로 결합된 대부분의 매스를 위치시키는 일반적으로 U자 형태를 갖는 것을 특징으로 하는 퓨즈 장치.
  6. 제1항에 있어서, 상기 유전체 재료와 상기 전도성 재료의 조합된 폭이 대략적으로 0.5㎛인 것을 특징으로 하는 퓨즈 장치.
  7. 제1항에 있어서, 상기 유전체 재료와 상기 전도성 재료를 가로질러 증착된 보호 유전체 층을 더 포함하는 퓨즈 장치.
  8. 제7항에 있어서, 상기 보호 유전체 층이 규산인 유리를 포함하는 것을 특징으로 하는 퓨즈 장치.
  9. 제1집적회로 소자가 상기 기판상에 제2집적회로 소자에 인접하게 배치되는, 제1집적회로 소자를 제2집적회로 소자를 선택적으로 결합하는 퓨즈장치를 제조하는 방법에 있어서, 제1집적 회로 소자와 제2집적회로 소자사이에 유전체 재료를 증착시키는 단계와, 상기 제1집적회로 소자와 상기 제2집적회로 소자로부터 등거리로 상기 유전체 재료의 부분을 제거하는 단계와, 및 상기 제거된 유전체 재료의 부분내에 전도성 재료를 증착하여, 상기 유전체 재료가 상기 집적회로 소자로부터 상기 전도성 재료를 절연하도록하는 단계를 포함하는 것을 특징으로 하는 퓨즈 장치 제조 방법.
  10. 제9항에 있어서, 상기 유전체 재료와 전도성 재료를 보호 유전체 재료로 커버하는 단계를 더 포함하는 퓨즈 장치 제조 방법.
  11. 제9항에 잇어서, 상기 유전체 재료의 부분을 제거하는 단계가 상기 유전체 재료아래에서 기판을 노광시키는 단계를 더 포함하는 것을 특징으로 하는 퓨즈 장치 제조 방법.
  12. 제9항에 있어서, 상기 전도성 재료의 층이 폴리실리콘과 규화물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 퓨즈 장치 제조 방법.
  13. 제9항에 있어서, 상기 유전체 재료의 층이 실리콘이 기재인 것을 특징으로 하는 퓨즈 장치 제조 방법.
  14. 제11항에 있어서, 상기 보호 유전체 재료가 규산인 것을 특징으로 하는 퓨즈 장치 제조 방법.
  15. 제1집적회로 소자와 제2집적회로 소자를 선택적으로 결합하는 방법에 있어서, 퓨즈 소자가 유전체 재료에 의해 제1집적회로 소자와 제2집적회로 소자로부터 전기적으로 절연된 전도성 재료를 구비하는 상기 제1집적회로 소자와 제2집적회로 소자사이에 증착된 퓨즈 소자를 제공하는 단계와, 상기 퓨즈 소자를 레이저 광선에 노광시키고, 상기 레이저 방서선이 상기 유전체 재료를 변쇠시키고 그리고 상기 전도성 재료가 제1집적회로 소자 및 제2집적회로 소자와 접촉하도록 하는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 제15항에 있어서, 상기 전도성 재료의 층이 폴리실리콘과 규화물질로 이루어진 군으로부터 선택되는 것을 특징으로 하는 방법.
  17. 제15항에 있어서, 상기 유전체 재료의 층이 실리콘이 기재인 것을 특징으로 하는 방법.
  18. 제15항에 있어서, 상기 전도성 재료로 결합된 매스가 상기 유전체 재료와 인접하여서 집중되는 거을 특징으로 하는 방법.
  19. 제15항에 있어서, 상기 전도성 재료가 상기 전도성 재료로 결합된 대부분의 매스가 상기 유전체 재료와 인접하게 위치되는 U형의 형태를 갖춘 것을 특징으로 하는 방법.
  20. 제15항에 있어서, 상기 유전체 재료와 상기 전도성 재료가 결합된 폭이 대략적으로 0.5㎛인 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950066813A 1994-12-29 1995-12-29 집적회로장치의퓨즈구조물및그의제조방법 KR100405027B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US36567094A 1994-12-29 1994-12-29
US08/365,670 1994-12-29

Publications (2)

Publication Number Publication Date
KR960026749A true KR960026749A (ko) 1996-07-22
KR100405027B1 KR100405027B1 (ko) 2004-01-07

Family

ID=23439841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066813A KR100405027B1 (ko) 1994-12-29 1995-12-29 집적회로장치의퓨즈구조물및그의제조방법

Country Status (7)

Country Link
US (2) US5827759A (ko)
EP (1) EP0720230B1 (ko)
JP (1) JPH08255553A (ko)
KR (1) KR100405027B1 (ko)
AT (1) ATE277424T1 (ko)
DE (1) DE69533537T2 (ko)
TW (1) TW278229B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235859B2 (en) 2003-10-02 2007-06-26 Infineon Technologies Ag Arrangement and process for protecting fuses/anti-fuses

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698895A (en) * 1994-06-23 1997-12-16 Cubic Memory, Inc. Silicon segment programming method and apparatus
US6218721B1 (en) * 1997-01-14 2001-04-17 Nec Corporation Semiconductor device and method of manufacturing the same
JPH10229125A (ja) * 1997-02-14 1998-08-25 Nec Corp 半導体装置
JPH11154706A (ja) * 1997-11-20 1999-06-08 Mitsubishi Electric Corp 半導体装置
US6222244B1 (en) * 1998-06-08 2001-04-24 International Business Machines Corporation Electrically blowable fuse with reduced cross-sectional area
US6524941B2 (en) * 1998-06-08 2003-02-25 International Business Machines Corporation Sub-minimum wiring structure
US6037648A (en) * 1998-06-26 2000-03-14 International Business Machines Corporation Semiconductor structure including a conductive fuse and process for fabrication thereof
US6008075A (en) * 1999-02-11 1999-12-28 Vanguard International Semiconductor Corporation Method for simultaneous formation of contacts between metal layers and fuse windows in semiconductor manufacturing
US20070190751A1 (en) * 1999-03-29 2007-08-16 Marr Kenneth W Semiconductor fuses and methods for fabricating and programming the same
US6650519B1 (en) 1999-08-17 2003-11-18 Seagate Technology Llc ESD protection by a high-to-low resistance shunt
US6344679B1 (en) 1999-11-19 2002-02-05 International Business Machines Corporation Diode with alterable conductivity and method of making same
KR100314133B1 (ko) 1999-11-26 2001-11-15 윤종용 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법
US6489640B1 (en) 2000-10-06 2002-12-03 National Semiconductor Corporation Integrated circuit with fuse element and contact pad
US6774457B2 (en) * 2001-09-13 2004-08-10 Texas Instruments Incorporated Rectangular contact used as a low voltage fuse element
US6444503B1 (en) 2002-02-07 2002-09-03 Taiwan Semiconductor Manufacturing Company Fabricating electrical metal fuses without additional masking
US20040038458A1 (en) * 2002-08-23 2004-02-26 Marr Kenneth W. Semiconductor fuses, semiconductor devices containing the same, and methods of making and using the same
US6946718B2 (en) * 2004-01-05 2005-09-20 Hewlett-Packard Development Company, L.P. Integrated fuse for multilayered structure
US7701035B2 (en) * 2005-11-30 2010-04-20 International Business Machines Corporation Laser fuse structures for high power applications

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5847596Y2 (ja) * 1979-09-05 1983-10-29 富士通株式会社 半導体装置
JPS5694661A (en) * 1979-12-27 1981-07-31 Fujitsu Ltd Semiconductor device
NL8002634A (nl) * 1980-05-08 1981-12-01 Philips Nv Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
JPS5856355A (ja) * 1981-09-30 1983-04-04 Hitachi Ltd 半導体集積回路装置
US4810663A (en) * 1981-12-07 1989-03-07 Massachusetts Institute Of Technology Method of forming conductive path by low power laser pulse
JPS59104155A (ja) * 1982-12-07 1984-06-15 Seiko Epson Corp 半導体ヒユ−ズ
US4598462A (en) * 1983-04-07 1986-07-08 Rca Corporation Method for making semiconductor device with integral fuse
JPS60176250A (ja) * 1984-02-23 1985-09-10 Toshiba Corp 半導体装置の製造方法
JPS6122650A (ja) * 1984-07-11 1986-01-31 Hitachi Ltd 欠陥救済方法および装置
US4665295A (en) * 1984-08-02 1987-05-12 Texas Instruments Incorporated Laser make-link programming of semiconductor devices
US4751197A (en) * 1984-07-18 1988-06-14 Texas Instruments Incorporated Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator
US4912066A (en) * 1984-07-18 1990-03-27 Texas Instruments Incorporated Make-link programming of semiconductor devices using laser-enhanced thermal breakdown of insulator
US4681778A (en) * 1985-11-14 1987-07-21 Optical Materials, Inc. Method and apparatus for making electrical connections utilizing a dielectric-like metal film
JPS6329953A (ja) * 1986-07-24 1988-02-08 Matsushita Electronics Corp 半導体装置
JPS6344739A (ja) * 1986-08-12 1988-02-25 Fujitsu Ltd 半導体装置の製造方法
JPS63283060A (ja) * 1987-05-14 1988-11-18 Fujitsu Ltd 絶縁分離型半導体装置およびその製造方法
US4875086A (en) * 1987-05-22 1989-10-17 Texas Instruments Incorporated Silicon-on-insulator integrated circuits and method
DE3728979A1 (de) * 1987-08-29 1989-03-09 Bosch Gmbh Robert Planare schaltungsanordnung
US5025300A (en) * 1989-06-30 1991-06-18 At&T Bell Laboratories Integrated circuits having improved fusible links
US5185291A (en) * 1989-06-30 1993-02-09 At&T Bell Laboratories Method of making severable conductive path in an integrated-circuit device
US5387555A (en) * 1992-09-03 1995-02-07 Harris Corporation Bonded wafer processing with metal silicidation
EP0464567B1 (en) * 1990-06-25 1997-08-06 Matsushita Electronics Corporation Cold cathode element
EP0500034B1 (en) * 1991-02-19 2001-06-06 Texas Instruments Incorporated Sidewall anti-fuse structure and method for making
US5241496A (en) * 1991-08-19 1993-08-31 Micron Technology, Inc. Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells
US5392187A (en) * 1992-08-12 1995-02-21 North Carolina State University At Raleigh Integrated circuit power device with transient responsive current limiting means
US5282158A (en) * 1992-08-21 1994-01-25 Micron Technology, Inc. Transistor antifuse for a programmable ROM
US5395797A (en) * 1992-12-01 1995-03-07 Texas Instruments Incorporated Antifuse structure and method of fabrication
US5472901A (en) * 1994-12-02 1995-12-05 Lsi Logic Corporation Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235859B2 (en) 2003-10-02 2007-06-26 Infineon Technologies Ag Arrangement and process for protecting fuses/anti-fuses

Also Published As

Publication number Publication date
US5827759A (en) 1998-10-27
KR100405027B1 (ko) 2004-01-07
EP0720230A2 (en) 1996-07-03
TW278229B (en) 1996-06-11
EP0720230A3 (en) 1998-04-15
DE69533537T2 (de) 2006-07-06
ATE277424T1 (de) 2004-10-15
DE69533537D1 (de) 2004-10-28
US5789794A (en) 1998-08-04
EP0720230B1 (en) 2004-09-22
JPH08255553A (ja) 1996-10-01

Similar Documents

Publication Publication Date Title
KR960026749A (ko) 집적회로 장치의 퓨즈 구조물
EP0128675B1 (en) A method of fabricating an integrated circuit having multi-layer wiring with a fuse and a fuse opening
JPH023278A (ja) 電気的にプログラム可能な低インピーダンス非ヒューズ素子
JPS63160268A (ja) 金属ヒューズリンクを用いた書込み可能なｍｏｓメモリ及びその製造方法
GB2237446A (en) Fuse for a semi-conductor device
KR900002084B1 (ko) 반도체장치
KR970077750A (ko) 광학 반도체 소자 및 이의 제조 방법
KR950004608A (ko) 프로그램가능한 안티-퓨즈 소자(Antifuse element) 및 그 제조방법
US6300170B1 (en) Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry
JPH05506956A (ja) 電気部品（ヒューズ）及びその製造法
JPH06224147A (ja) 電子装置の製造方法
US20020182838A1 (en) Fuse in semiconductor device and fabricating method thereof
JPH0969570A (ja) 半導体装置及びその製造方法
JPH065707A (ja) 半導体集積回路用ヒューズ
JP2576335B2 (ja) 半導体ヒューズ素子
JPS62172739A (ja) 半導体集積回路
JPS6035534A (ja) 半導体装置
JPH01295439A (ja) 半導体装置
GB2260219A (en) Customising integrated circuits
JPH0230139A (ja) 半導体集積回路装置
JPS5928374A (ja) 半導体集積回路装置及びその製造方法
JPS59956A (ja) ポリシリコンヒユ−ズを有する半導体装置
JP2003078013A (ja) 半導体装置
KR100286291B1 (ko) 이층구조소자의 본딩패드 형성방법
JPH0383360A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111021

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee