JPS6122650A - 欠陥救済方法および装置 - Google Patents
欠陥救済方法および装置Info
- Publication number
- JPS6122650A JPS6122650A JP59142330A JP14233084A JPS6122650A JP S6122650 A JPS6122650 A JP S6122650A JP 59142330 A JP59142330 A JP 59142330A JP 14233084 A JP14233084 A JP 14233084A JP S6122650 A JPS6122650 A JP S6122650A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- defect
- light
- film
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/94—Laser ablative material removal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野］
本発明は半導体装置の製造工程におい又、回路中に生じ
た欠陥回路を冗長回路を利用して救済するための新規な
方法および装置に関するものである。
た欠陥回路を冗長回路を利用して救済するための新規な
方法および装置に関するものである。
し背景技術］
半導体装置、とりわけ同一構成の回路を多数個有するメ
モリ装置では、一部の回路の欠陥によりその装置全体が
不良となることを防止して装置の歩留り向上を図るため
に、所謂冗長回路を装置と一体に形成しておき、欠陥回
路をこの冗長回路に置換える方法がとられている。プロ
グラム素子（フューズ）はこの回路の切換用に利用され
るもので、冗長回路の一部として多結晶シリコン（ポリ
シリコン）等により形成され、これを電気的に接断する
ことにより欠陥救済（回路切換）を行なうことができる
（日経マグロウヒル社発行、日経エレクトロニクス、１
９８１．１２．７号、Ｐ２１９〜Ｐ２２６）。
モリ装置では、一部の回路の欠陥によりその装置全体が
不良となることを防止して装置の歩留り向上を図るため
に、所謂冗長回路を装置と一体に形成しておき、欠陥回
路をこの冗長回路に置換える方法がとられている。プロ
グラム素子（フューズ）はこの回路の切換用に利用され
るもので、冗長回路の一部として多結晶シリコン（ポリ
シリコン）等により形成され、これを電気的に接断する
ことにより欠陥救済（回路切換）を行なうことができる
（日経マグロウヒル社発行、日経エレクトロニクス、１
９８１．１２．７号、Ｐ２１９〜Ｐ２２６）。
ところで、この欠陥救済方法として、次の二通りの方法
が考えられる。即ち第４図（８）〜（ｑに示すようにフ
ユーズ１は半導体（シリコン）基板２０表面絶縁膜３上
にポリシリコンや金属シリサイド膜によって形成され、
その上面には層間絶縁膜（Ｓｃｏｔ膜４、第１ＰＳＧ膜
５、第２ＰＳＧ膜６）やＡＪ配線膜７が形成され、更に
プラズマＳｉＮ膜等の保護膜８が形成されている。そし
て、フユーズ１はレーザ光を当射して溶断するのである
が、前記保護膜８がその障害となることから同図囚のよ
うに予め保護膜８に開口（窓）９を形成しておき、同図
０３）のようにこの開口９を通してレーザ光１０を当射
してフユーズ１を溶断して回路の切換を行な（・、しか
る上で同図（Ｃ１のように再び保護膜１１を形成して前
記開口部の保護を図っている。
が考えられる。即ち第４図（８）〜（ｑに示すようにフ
ユーズ１は半導体（シリコン）基板２０表面絶縁膜３上
にポリシリコンや金属シリサイド膜によって形成され、
その上面には層間絶縁膜（Ｓｃｏｔ膜４、第１ＰＳＧ膜
５、第２ＰＳＧ膜６）やＡＪ配線膜７が形成され、更に
プラズマＳｉＮ膜等の保護膜８が形成されている。そし
て、フユーズ１はレーザ光を当射して溶断するのである
が、前記保護膜８がその障害となることから同図囚のよ
うに予め保護膜８に開口（窓）９を形成しておき、同図
０３）のようにこの開口９を通してレーザ光１０を当射
してフユーズ１を溶断して回路の切換を行な（・、しか
る上で同図（Ｃ１のように再び保護膜１１を形成して前
記開口部の保護を図っている。
また、第５図に示す方法は、同図（Ａｌ、 （Ｂｌのよ
うに保護膜を形成する前に特性検査を行なってフユーズ
１溶断を行ない、しかる上で初めて同図（０のように保
護膜１１を形成して各部の保護を行なうようにして℃・
る。
うに保護膜を形成する前に特性検査を行なってフユーズ
１溶断を行ない、しかる上で初めて同図（０のように保
護膜１１を形成して各部の保護を行なうようにして℃・
る。
しかしながら、前者（第４図囚〜（Ｃ；）の方法では、
保護膜の形成工程が２度必要になり、工程の増加となっ
て原価の上昇をまねくという問題がある。また、後者（
第５図囚〜（Ｑ）の方法では、工程数は増えないものの
保護膜］工なしに特性検査や救済を行なうことになるた
め、その間のハンドリングその他による汚染等のおそれ
があり歩留低下や信頼度低下をまねくという問題がある
。
保護膜の形成工程が２度必要になり、工程の増加となっ
て原価の上昇をまねくという問題がある。また、後者（
第５図囚〜（Ｑ）の方法では、工程数は増えないものの
保護膜］工なしに特性検査や救済を行なうことになるた
め、その間のハンドリングその他による汚染等のおそれ
があり歩留低下や信頼度低下をまねくという問題がある
。
し発明の目的〕
本発明の目的は保護膜の形成工程の増加を抑えて原価の
上昇を防止する−１で、汚染等による歩留、信頼度の低
下を防止してフユーズの切断および保護膜形成を行なう
ことのできる欠陥救済方法を提供することにある。
上昇を防止する−１で、汚染等による歩留、信頼度の低
下を防止してフユーズの切断および保護膜形成を行なう
ことのできる欠陥救済方法を提供することにある。
また本発明の目的は簡易な構成で前述の欠陥救済方法を
実施することができ、かつその作業効率の向上を図るこ
とのできる欠陥救済装置を提供することにある。
実施することができ、かつその作業効率の向上を図るこ
とのできる欠陥救済装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
し発明の概要］
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、フユーズにレーザ光を当射してこれを切断し
た後に、所要のガス雰囲気下でフユーズ部位に光を照射
してＣＶＤ膜を選択的に形成してフユーズ上に保護膜を
構成することにより、フユーズ切断後におけるこの保Ｓ
膜の形成の簡易化を図り、これ−より原価の上昇を抑え
かつ−１では歩留、信頼度の向上を図ることができる。
た後に、所要のガス雰囲気下でフユーズ部位に光を照射
してＣＶＤ膜を選択的に形成してフユーズ上に保護膜を
構成することにより、フユーズ切断後におけるこの保Ｓ
膜の形成の簡易化を図り、これ−より原価の上昇を抑え
かつ−１では歩留、信頼度の向上を図ることができる。
また、半導体装置を内置可能なチャンバと、このチャン
バ内の半導体装置に対してレーザ等の光を選択的に当射
可能な光当射手段と、チャンバ内を所要のガス雰囲気圧
設定可能なガス供給手段とを備えることにより、フユー
ズの切断およびフユーズ部位への保護膜の形成を容易に
かつ迅速に行なうことができる。
バ内の半導体装置に対してレーザ等の光を選択的に当射
可能な光当射手段と、チャンバ内を所要のガス雰囲気圧
設定可能なガス供給手段とを備えることにより、フユー
ズの切断およびフユーズ部位への保護膜の形成を容易に
かつ迅速に行なうことができる。
〔実施例］
第１図囚〜（Ｑは本発明方法を説明するための工程断面
図である。即ち、同図（５）の、Ｊ：うに所要の回路を
形成したシリコン基板２ｏの表面の絶縁膜２１上には冗
長回路の一部を構成するフユーズ２２をポリシリコン膜
にて形成し、その表面上にＳｉＱ、膜２３、第１ ＰＳ
Ｇ膜２４等の層間絶縁膜を形成する。そして、この眉間
絶縁膜に設けたコンタクトホールを通してＡ／配線膜２
５を形成し、図外の冗長回路や主回路に接続している。
図である。即ち、同図（５）の、Ｊ：うに所要の回路を
形成したシリコン基板２ｏの表面の絶縁膜２１上には冗
長回路の一部を構成するフユーズ２２をポリシリコン膜
にて形成し、その表面上にＳｉＱ、膜２３、第１ ＰＳ
Ｇ膜２４等の層間絶縁膜を形成する。そして、この眉間
絶縁膜に設けたコンタクトホールを通してＡ／配線膜２
５を形成し、図外の冗長回路や主回路に接続している。
その上に第２ＰＳＧｇ２６を形成し、更にその上尾プラ
ズマＳｉＮ等の保護Ｊ［２７を比較的に厚く形成してい
る。そして、このままではし〜ザ光を照射しても保護膜
２７ＩＣ蓮られてフユーズ２２の溶断が困難なため、常
法の７オトエソチング技術によりフユーズ２２の略中央
部に対応する保護膜２７に開口（窓）２８を形成してお
く。
ズマＳｉＮ等の保護Ｊ［２７を比較的に厚く形成してい
る。そして、このままではし〜ザ光を照射しても保護膜
２７ＩＣ蓮られてフユーズ２２の溶断が困難なため、常
法の７オトエソチング技術によりフユーズ２２の略中央
部に対応する保護膜２７に開口（窓）２８を形成してお
く。
次に、所定の特性検査によって王回路の欠陥が見出され
たときには、これに対応するフユーズ２２の切断を行な
うべく、同図（Ｅ３）のようにフユーズ２２上にレーザ
ーｆｆ１２９を当射させる。これにより、保護膜２７の
開口２８から当射されたレーザ光２９のエネルギにより
第２ＰＳＧ膜２６、第１ＰＳＧ膜２４．５ｉｎ２膜２３
と共にフユーズ２２が溶断され、これにより欠陥回路と
冗長回路の切換え、つまり欠陥の救済が行なわれる。な
お、この場合溶断の効率を高めるために、レーザ光２９
はポリシリコンの分光吸収率の高い５００ｎｍ近傍の波
長のものを使用する。
たときには、これに対応するフユーズ２２の切断を行な
うべく、同図（Ｅ３）のようにフユーズ２２上にレーザ
ーｆｆ１２９を当射させる。これにより、保護膜２７の
開口２８から当射されたレーザ光２９のエネルギにより
第２ＰＳＧ膜２６、第１ＰＳＧ膜２４．５ｉｎ２膜２３
と共にフユーズ２２が溶断され、これにより欠陥回路と
冗長回路の切換え、つまり欠陥の救済が行なわれる。な
お、この場合溶断の効率を高めるために、レーザ光２９
はポリシリコンの分光吸収率の高い５００ｎｍ近傍の波
長のものを使用する。
しかる上で、同図（Ｃ）のように基板２ｏをＳｉＨ４十
Ｎ２０等の反応ガス雰囲気下におき、必要に応じて若干
刃口熱しながらフユーズ２２部位にレーザ光３１やその
他の元（Ｈｇ２７１元等）を選択的に当射させる。これ
により、元当射部分のみにおいて元エネルギにより化学
反応が発生されフューズ２２近傍部位にのみ選択的にＳ
ｉＮからなる保護膜３０が形成され、フユーズ２２の保
護が行なわれる。
Ｎ２０等の反応ガス雰囲気下におき、必要に応じて若干
刃口熱しながらフユーズ２２部位にレーザ光３１やその
他の元（Ｈｇ２７１元等）を選択的に当射させる。これ
により、元当射部分のみにおいて元エネルギにより化学
反応が発生されフューズ２２近傍部位にのみ選択的にＳ
ｉＮからなる保護膜３０が形成され、フユーズ２２の保
護が行なわれる。
なお、レーザ光としてはＣ０２＋ Ａ ｒ、 ＹＡＧ。
エキシマ、色素等の種々のレーザが使用できるが元エネ
ルギの大きなものが好ましい。また、Ｈｇランプ光は紫
外光であるが可視光であってもよい。
ルギの大きなものが好ましい。また、Ｈｇランプ光は紫
外光であるが可視光であってもよい。
したがって、この方法によればシリコン基板２０には元
に保護膜２７を形成して℃・るので、欠陥救済前やその
間のノ・ノドリング時に基板２０が汚染、損傷されるこ
とはなく、歩留の向上や信頼度の向上を達成できる。ま
た、欠陥救済後は部分的に保護膜３０を形成するのみで
よ℃・ため全面に形成する場合よりも設備は簡易型でよ
くかつその工程に要する手間９時間も少なくて済む。こ
れにより工数の低減を図り、原価低減を達成できる。
に保護膜２７を形成して℃・るので、欠陥救済前やその
間のノ・ノドリング時に基板２０が汚染、損傷されるこ
とはなく、歩留の向上や信頼度の向上を達成できる。ま
た、欠陥救済後は部分的に保護膜３０を形成するのみで
よ℃・ため全面に形成する場合よりも設備は簡易型でよ
くかつその工程に要する手間９時間も少なくて済む。こ
れにより工数の低減を図り、原価低減を達成できる。
第２図は前記欠陥救済を行なう装置の一例を示すＯ
図示のように平面ＸＹ方向に移動されるＸＹテーブル４
０上には密封チャンバ４１を搭載しこのチャンバ４１内
（（シリコン基板（半導体装置）４２を内置できる。チ
ャンバ４１は底部に加熱用ヒータ４３を備え、かつその
上面には石英ガラス等の透明窓４４を形成している。そ
して、−チャンバ４１の′側部にはガス供給口４５とガ
ス排気口４６を開設し、ガス供給口４５には前述のＳｉ
Ｈ４゜Ｎ２０等のガス源４７や開閉バルブ４８を接続し
、ガス排気口４６には排気ポンプ４９を接続する等して
ガス供給手段を付設しても・る。
０上には密封チャンバ４１を搭載しこのチャンバ４１内
（（シリコン基板（半導体装置）４２を内置できる。チ
ャンバ４１は底部に加熱用ヒータ４３を備え、かつその
上面には石英ガラス等の透明窓４４を形成している。そ
して、−チャンバ４１の′側部にはガス供給口４５とガ
ス排気口４６を開設し、ガス供給口４５には前述のＳｉ
Ｈ４゜Ｎ２０等のガス源４７や開閉バルブ４８を接続し
、ガス排気口４６には排気ポンプ４９を接続する等して
ガス供給手段を付設しても・る。
−万、前記チャンバ４１の上方位置にはレーザ光当射手
段を配設している。このレーザ光当射手段は、周波数可
変レーザ源５０、フィルタ等の波長選択器５１、コンデ
ンサレンズ５２、アパーチャ５３、ハーフミラ−５４、
集光レンズ５５を備え、所望の波長のレーザ光を集光レ
ンズ５５によ 。
段を配設している。このレーザ光当射手段は、周波数可
変レーザ源５０、フィルタ等の波長選択器５１、コンデ
ンサレンズ５２、アパーチャ５３、ハーフミラ−５４、
集光レンズ５５を備え、所望の波長のレーザ光を集光レ
ンズ５５によ 。
って集光し、透明窓４４を通してチャンバ４１内の基板
４２上に当射できる。また、前記ノ・−フミラー５４上
には観察光学系を付設しており、白色ランフ’５６、ハ
ーフミラ−５７、リレーレンズ５８、ＴＶ右カメラ９、
ＴＶモニタ６０を備エテ前記基板４２表面をＴＶモニタ
６０で観察することができる。
４２上に当射できる。また、前記ノ・−フミラー５４上
には観察光学系を付設しており、白色ランフ’５６、ハ
ーフミラ−５７、リレーレンズ５８、ＴＶ右カメラ９、
ＴＶモニタ６０を備エテ前記基板４２表面をＴＶモニタ
６０で観察することができる。
したがって、この装置によれば、チャンバ４１内に欠陥
救済を行なうシリコン基板４２を内置し、ＸＹテーブル
４０により集光レンズ５５の光軸に対してフユーズを位
置決めした後にレーザ光源からのレーザ光をフユーズに
当射すれば、フユーズの溶断を行なうことができる。そ
して、溶断後はバルブ４８を開いてガス源４７からの反
応ガスをチャンバ４１内に満たしかつ排気ポンプ４９に
より真空引きすれば、チャンバ４１内を所要のガス圧雰
囲気に設定できる。しかる上でフユーズ２２上に再びレ
ーザ光を当射すれば（この場合には前回よりも集束度を
小す＜シかつ波長を適宜変更する）、レーザ光が当射さ
れた部位での反応ガスの光励起反応により基板４２上に
選択的に膜（保護膜）が形成されるととＫなる。なお、
必要に応じてヒータ４３により基板４２を加熱し℃膜形
成を助長できる。
救済を行なうシリコン基板４２を内置し、ＸＹテーブル
４０により集光レンズ５５の光軸に対してフユーズを位
置決めした後にレーザ光源からのレーザ光をフユーズに
当射すれば、フユーズの溶断を行なうことができる。そ
して、溶断後はバルブ４８を開いてガス源４７からの反
応ガスをチャンバ４１内に満たしかつ排気ポンプ４９に
より真空引きすれば、チャンバ４１内を所要のガス圧雰
囲気に設定できる。しかる上でフユーズ２２上に再びレ
ーザ光を当射すれば（この場合には前回よりも集束度を
小す＜シかつ波長を適宜変更する）、レーザ光が当射さ
れた部位での反応ガスの光励起反応により基板４２上に
選択的に膜（保護膜）が形成されるととＫなる。なお、
必要に応じてヒータ４３により基板４２を加熱し℃膜形
成を助長できる。
第３図は装置の変形例を示しており、第２図と同一部分
には同一符号を付している。本例では夫々波長の異なる
２個のレーザ光源５０Ａ、５０Ｂを設け、かつこれに合
わせてコンデンサレンズ５２Ａ、５２Ｂとハ・−フ５ラ
ー６１Ａ、６１Ｂを付設したものである。したがって、
この構成ではレーザ光源５０Ａ、５０Ｂのいずれかを選
択して作動するだけで所望の波長のレーザ光を基板４２
に対して照射でき、フューズの溶断、膜形成時の切換を
容易なものにできる。チャンバ４１内におけるガス供給
については前例と全く同じである。
には同一符号を付している。本例では夫々波長の異なる
２個のレーザ光源５０Ａ、５０Ｂを設け、かつこれに合
わせてコンデンサレンズ５２Ａ、５２Ｂとハ・−フ５ラ
ー６１Ａ、６１Ｂを付設したものである。したがって、
この構成ではレーザ光源５０Ａ、５０Ｂのいずれかを選
択して作動するだけで所望の波長のレーザ光を基板４２
に対して照射でき、フューズの溶断、膜形成時の切換を
容易なものにできる。チャンバ４１内におけるガス供給
については前例と全く同じである。
本例では、−万のレーザ光源をＨｇランプ等に置き換え
てもよく、特に膜形成をＨｇ９７１元で行なう場合に有
効である。
てもよく、特に膜形成をＨｇ９７１元で行なう場合に有
効である。
し効果〕
（１１欠陥救済に際し、フューズをレーザ光の当射ニヨ
って溶断する一万、反応ガス雰囲気下にお（・てフユー
ズ部位に光を当射させて選択的に保護膜を形成している
ので、先に形成した保護膜によって半導体装置の汚染や
損傷を防止し、歩留および信頼度の向上を図ると共に、
最終的に形成する保護膜の形成を容易にして欠陥救済全
体の工数の簡易化を図り、原価低減を達成できる。
って溶断する一万、反応ガス雰囲気下にお（・てフユー
ズ部位に光を当射させて選択的に保護膜を形成している
ので、先に形成した保護膜によって半導体装置の汚染や
損傷を防止し、歩留および信頼度の向上を図ると共に、
最終的に形成する保護膜の形成を容易にして欠陥救済全
体の工数の簡易化を図り、原価低減を達成できる。
（２）半導体装置な内置できるチャンバと、このチャン
バ内を反応ガス雰囲気とするガス供給手段と、半導体装
置に対して選択的に光を当射する九当射手段とを備えて
いるので、半導体装置に対し″Ｃ光を選択的に当射する
だけで欠陥救済を行なうことができ、欠陥救済を迅速か
つ容易に行なうことができる。
バ内を反応ガス雰囲気とするガス供給手段と、半導体装
置に対して選択的に光を当射する九当射手段とを備えて
いるので、半導体装置に対し″Ｃ光を選択的に当射する
だけで欠陥救済を行なうことができ、欠陥救済を迅速か
つ容易に行なうことができる。
（３１フユーズ切断時と保護膜形成時とでレーザ光およ
びその外の元の波長を相違させて（・るので、夫々に最
適な波長での処理を行なうことができ、効率の向上を達
成できる。
びその外の元の波長を相違させて（・るので、夫々に最
適な波長での処理を行なうことができ、効率の向上を達
成できる。
以上本発明者によってなされた発明を実施例にもとづき
具体重圧説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、光当射手段
はチャンバ内に組入れるようにしてもよい。また、保護
膜は５ｌｌ１等他の材質であってもよく、この場合には
反応ガスの種類を変えるのは勿論、レーザ光や他の元の
波長を変えるようにしてもよい。
具体重圧説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、光当射手段
はチャンバ内に組入れるようにしてもよい。また、保護
膜は５ｌｌ１等他の材質であってもよく、この場合には
反応ガスの種類を変えるのは勿論、レーザ光や他の元の
波長を変えるようにしてもよい。
以上の説明では主として本発明者によっ工なされた発明
をその背景となった利用分野であるメモリ構成の半導体
装置における欠陥救済に適用した場合について説明した
が、それに限定されるものではなく、冗長回路を備える
半導体装置一般の欠陥救済に適用できる。
をその背景となった利用分野であるメモリ構成の半導体
装置における欠陥救済に適用した場合について説明した
が、それに限定されるものではなく、冗長回路を備える
半導体装置一般の欠陥救済に適用できる。
第１図（５）〜（Ｃ）は本発明方法の工程断面図、第２
図は本発明装置の全体構成図、 第３図は本発明装置の変形例の全体構成図、第４図囚〜
（Ｃ）および第５図（４）〜（Ｑは背景技術で述べた考
えられる夫々異なる半導体装置の製造方法の工程断面図
である。 ２０・・・半導体（シリコン）基板、２１・・・絶縁膜
、２２・・・フユーズ、２３・・・８ｉＱ、膜、２４・
・・第１ＰＳＧ膜、２５・・・Ａ！配線膜、２６・・・
第２ＰＳＧ膜、２７・・・保護膜、２８・・・開口、２
９・・・レーザ光、３０・・・保護膜、３１・・・光（
レーザ光）、４０・・・ＸＹテーブル、４１・・・チャ
ンバ、４２・・・半導体装置、４３・・・ヒータ、４７
・・・ガス源、４８・・・バルブ、４９・・・ポンプ、
５０．５ＯＡ、５０Ｂ・・・レーザ光源、５５・・・Ｓ
＋レンズ、６０・・・ＴＶモニタ。 第 ３ 図 ４Ｊ 第 ４ 図 （Ｂ） （Ｃ）
図は本発明装置の全体構成図、 第３図は本発明装置の変形例の全体構成図、第４図囚〜
（Ｃ）および第５図（４）〜（Ｑは背景技術で述べた考
えられる夫々異なる半導体装置の製造方法の工程断面図
である。 ２０・・・半導体（シリコン）基板、２１・・・絶縁膜
、２２・・・フユーズ、２３・・・８ｉＱ、膜、２４・
・・第１ＰＳＧ膜、２５・・・Ａ！配線膜、２６・・・
第２ＰＳＧ膜、２７・・・保護膜、２８・・・開口、２
９・・・レーザ光、３０・・・保護膜、３１・・・光（
レーザ光）、４０・・・ＸＹテーブル、４１・・・チャ
ンバ、４２・・・半導体装置、４３・・・ヒータ、４７
・・・ガス源、４８・・・バルブ、４９・・・ポンプ、
５０．５ＯＡ、５０Ｂ・・・レーザ光源、５５・・・Ｓ
＋レンズ、６０・・・ＴＶモニタ。 第 ３ 図 ４Ｊ 第 ４ 図 （Ｂ） （Ｃ）
Claims (1)
- 【特許請求の範囲】 １、半導体装置の一部に冗長回路と共にフューズを形成
し、主回路に生じた欠陥をこのフューズを断線すること
により冗長回路に切換るようにした欠陥救済方法におい
て、前記フューズにレーザ光を当射してこれを切断した
後に、所要のガス雰囲気下で前記フューズ部位に光を当
射して選択的に保護膜を形成することを特徴とする欠陥
救済方法。 ２、半導体装置にはフューズ部位のみを開口した保護膜
を予め全面に形成してなる特許請求の範囲第１項記載の
欠陥救済方法。 ３、フューズ切断時のレーザ光と保護膜形成時の光との
波長を相違させてなる特許請求の範囲第１項又は第２項
記載の欠陥救済方法。 ４、欠陥救済を行なう半導体装置を内置可能なチャンバ
と、このチャンバ内を所要のガス雰囲気に設定可能なガ
ス供給手段と、前記チャンバ内の半導体装置に対してレ
ーザやその他の光を選択的に当射可能な光当射手段とを
備えることを特徴とする欠陥救済装置。 ５、光当射手段は異なる波長の光を切換えて当射し得る
特許請求の範囲第４項記載の欠陥救済装置。 ６、光当射手段は周波数可変レーザを光源に使用してな
る特許請求の範囲第５項記載の欠陥救済装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59142330A JPS6122650A (ja) | 1984-07-11 | 1984-07-11 | 欠陥救済方法および装置 |
| US07/096,778 US4795720A (en) | 1984-07-11 | 1987-09-14 | Method for producing semiconductor devices and cutting fuses |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59142330A JPS6122650A (ja) | 1984-07-11 | 1984-07-11 | 欠陥救済方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6122650A true JPS6122650A (ja) | 1986-01-31 |
Family
ID=15312837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59142330A Pending JPS6122650A (ja) | 1984-07-11 | 1984-07-11 | 欠陥救済方法および装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4795720A (ja) |
| JP (1) | JPS6122650A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63105338U (ja) * | 1986-12-25 | 1988-07-08 | ||
| US5182231A (en) * | 1988-04-07 | 1993-01-26 | Hitachi, Ltd. | Method for modifying wiring of semiconductor device |
| US5879966A (en) * | 1994-09-06 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making an integrated circuit having an opening for a fuse |
| US6339250B1 (en) | 1998-07-06 | 2002-01-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679967A (en) * | 1985-01-20 | 1997-10-21 | Chip Express (Israel) Ltd. | Customizable three metal layer gate array devices |
| US5545904A (en) * | 1986-01-17 | 1996-08-13 | Quick Technologies Ltd. | Personalizable gate array devices |
| US5182230A (en) * | 1988-07-25 | 1993-01-26 | International Business Machines Corporation | Laser methods for circuit repair on integrated circuits and substrates |
| US5171709A (en) * | 1988-07-25 | 1992-12-15 | International Business Machines Corporation | Laser methods for circuit repair on integrated circuits and substrates |
| US5223735A (en) * | 1988-09-30 | 1993-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same |
| US5252844A (en) * | 1988-11-17 | 1993-10-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a redundant circuit and method of manufacturing thereof |
| US4924294A (en) * | 1989-03-01 | 1990-05-08 | The Boeing Company | Structure and method for selectively producing a conductive region on a substrate |
| US5025300A (en) * | 1989-06-30 | 1991-06-18 | At&T Bell Laboratories | Integrated circuits having improved fusible links |
| JP2567952B2 (ja) * | 1989-09-05 | 1996-12-25 | 株式会社日立製作所 | Ｌｓｉ補修配線方法 |
| US5236551A (en) * | 1990-05-10 | 1993-08-17 | Microelectronics And Computer Technology Corporation | Rework of polymeric dielectric electrical interconnect by laser photoablation |
| US5326709A (en) * | 1991-12-19 | 1994-07-05 | Samsung Electronics Co., Ltd. | Wafer testing process of a semiconductor device comprising a redundancy circuit |
| EP0564138A1 (en) * | 1992-03-31 | 1993-10-06 | STMicroelectronics, Inc. | Field programmable device |
| JP2993339B2 (ja) * | 1993-12-03 | 1999-12-20 | ヤマハ株式会社 | 半導体装置の製造方法 |
| DE69514588T2 (de) * | 1994-07-29 | 2000-06-21 | Stmicroelectronics, Inc. | Verfahren zum Testen und Reparieren eines integrierten Schaltkreises und zum Herstellen einer Passivierungsstruktur |
| US5578517A (en) * | 1994-10-24 | 1996-11-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of forming a highly transparent silicon rich nitride protective layer for a fuse window |
| TW278229B (en) * | 1994-12-29 | 1996-06-11 | Siemens Ag | Fuse structure for an integrated circuit device and method for manufacturing a fuse structure |
| US5786827A (en) * | 1995-02-21 | 1998-07-28 | Lucent Technologies Inc. | Semiconductor optical storage device and uses thereof |
| US5650355A (en) * | 1995-03-30 | 1997-07-22 | Texas Instruments Incorporated | Process of making and process of trimming a fuse in a top level metal and in a step |
| US5538924A (en) * | 1995-09-05 | 1996-07-23 | Vanguard International Semiconductor Co. | Method of forming a moisture guard ring for integrated circuit applications |
| US5736433A (en) * | 1996-05-22 | 1998-04-07 | Sgs-Thomson Microelectronics, Inc. | Double mask hermetic passivation method providing enhanced resistance to moisture |
| US6025256A (en) * | 1997-01-06 | 2000-02-15 | Electro Scientific Industries, Inc. | Laser based method and system for integrated circuit repair or reconfiguration |
| US6063651A (en) * | 1998-02-03 | 2000-05-16 | International Business Machines Corporation | Method for activating fusible links on a circuit substrate |
| US6987786B2 (en) | 1998-07-02 | 2006-01-17 | Gsi Group Corporation | Controlling laser polarization |
| US6181728B1 (en) | 1998-07-02 | 2001-01-30 | General Scanning, Inc. | Controlling laser polarization |
| US6479308B1 (en) * | 2001-12-27 | 2002-11-12 | Formfactor, Inc. | Semiconductor fuse covering |
| JP2004322168A (ja) * | 2003-04-25 | 2004-11-18 | Disco Abrasive Syst Ltd | レーザー加工装置 |
| US7083897B2 (en) * | 2003-05-15 | 2006-08-01 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a poly fuse |
| DE10344502A1 (de) * | 2003-09-24 | 2005-05-04 | Infineon Technologies Ag | Verfahren zum Aufbringen von Schutzschichten auf Fuse-Leitbahnen |
| US6940107B1 (en) | 2003-12-12 | 2005-09-06 | Marvell International Ltd. | Fuse structures, methods of making and using the same, and integrated circuits including the same |
| US20060191884A1 (en) * | 2005-01-21 | 2006-08-31 | Johnson Shepard D | High-speed, precise, laser-based material processing method and system |
| FR3084965B1 (fr) * | 2018-08-10 | 2020-10-30 | Commissariat Energie Atomique | Transistor a effet de champ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4240094A (en) * | 1978-03-20 | 1980-12-16 | Harris Corporation | Laser-configured logic array |
| JPS5847596Y2 (ja) * | 1979-09-05 | 1983-10-29 | 富士通株式会社 | 半導体装置 |
| JPS58115692A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | プログラマブル・リードオンリメモリのヒューズ切断方法 |
| JPS6044829B2 (ja) * | 1982-03-18 | 1985-10-05 | 富士通株式会社 | 半導体装置の製造方法 |
| US4569121A (en) * | 1983-03-07 | 1986-02-11 | Signetics Corporation | Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing deposition of amorphous semiconductor layer |
| JPS60176250A (ja) * | 1984-02-23 | 1985-09-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPH104141A (ja) * | 1996-06-14 | 1998-01-06 | Seiko Epson Corp | 半導体集積装置 |
-
1984
- 1984-07-11 JP JP59142330A patent/JPS6122650A/ja active Pending
-
1987
- 1987-09-14 US US07/096,778 patent/US4795720A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63105338U (ja) * | 1986-12-25 | 1988-07-08 | ||
| US5182231A (en) * | 1988-04-07 | 1993-01-26 | Hitachi, Ltd. | Method for modifying wiring of semiconductor device |
| US5879966A (en) * | 1994-09-06 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making an integrated circuit having an opening for a fuse |
| US6339250B1 (en) | 1998-07-06 | 2002-01-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US4795720A (en) | 1989-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6122650A (ja) | 欠陥救済方法および装置 | |
| US5578517A (en) | Method of forming a highly transparent silicon rich nitride protective layer for a fuse window | |
| US4853758A (en) | Laser-blown links | |
| JP3150322B2 (ja) | レーザによる配線切断加工方法及びレーザ加工装置 | |
| US6795456B2 (en) | 157 nm laser system and method for multi-layer semiconductor failure analysis | |
| KR20090094129A (ko) | 레이저에 의한 집적회로의 수정 방법 및 장치 | |
| JP2008071870A (ja) | 半導体素子の製造方法 | |
| US6259146B1 (en) | Self-aligned fuse structure and method with heat sink | |
| US6197621B1 (en) | Custom laser conductor linkage for integrated circuits | |
| US20090141750A1 (en) | Systems and methods for link processing with ultrafast and nanosecond laser pulses | |
| JPH0821623B2 (ja) | レ−ザ処理方法 | |
| US6413848B1 (en) | Self-aligned fuse structure and method with dual-thickness dielectric | |
| US6061264A (en) | Self-aligned fuse structure and method with anti-reflective coating | |
| JPS63136545A (ja) | レ−ザ−・トリミング装置 | |
| JPS5917265A (ja) | 半導体装置の製造方法およびその製造装置 | |
| JPS61269992A (ja) | レ−ザ処理方法および処理装置 | |
| JPH09152568A (ja) | 液晶表示素子の欠陥修正方法およびその装置 | |
| US20050205965A1 (en) | Semiconductor device having a fuse including an aluminum layer | |
| JP2673007B2 (ja) | 半導体デバイスの回路変更方法及び装置 | |
| JPH06244285A (ja) | 半導体装置 | |
| KR19990072246A (ko) | 회로기판상의가융링크활성화방법 | |
| US20070063310A1 (en) | A metal fuse for semiconductor devices and methods of manufacturing thereof | |
| JPH07297289A (ja) | ヒューズ構造の切断方法およびヒューズ構造切断装置 | |
| JPS59108329A (ja) | 半導体装置の製造方法 | |
| JP3279296B2 (ja) | 半導体装置 |