JPS5917265A - 半導体装置の製造方法およびその製造装置 - Google Patents
半導体装置の製造方法およびその製造装置Info
- Publication number
- JPS5917265A JPS5917265A JP57126121A JP12612182A JPS5917265A JP S5917265 A JPS5917265 A JP S5917265A JP 57126121 A JP57126121 A JP 57126121A JP 12612182 A JP12612182 A JP 12612182A JP S5917265 A JPS5917265 A JP S5917265A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- cut
- substrate
- semiconductor
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
る０
〔発明の技術的背景〕
今日、半導体装置の高集積化、超ＬＳＩ化が目覚しく、
メモリ等では、１個の製品中に非常に多数のメモリピッ
トが収納される工うになった。しかし、それに伴って、
たとえ、１ビット当りの不良率は低いものでも、製品と
しては多数の不良が発生することになり、製品の歩留が
必然的に悪化する。
メモリ等では、１個の製品中に非常に多数のメモリピッ
トが収納される工うになった。しかし、それに伴って、
たとえ、１ビット当りの不良率は低いものでも、製品と
しては多数の不良が発生することになり、製品の歩留が
必然的に悪化する。
このため、数ビツト程度の少量の不良ビットを含む半導
体チップでは、不良チップを良品のチップになるように
、予め、半導体チップ内にいわゆる冗長回路と呼ばれる
予備の回路を形成しておき、不良ビットを冗長回路内の
冗長ビットに置き換える冗長回路技術の検討がなされて
いる。
体チップでは、不良チップを良品のチップになるように
、予め、半導体チップ内にいわゆる冗長回路と呼ばれる
予備の回路を形成しておき、不良ビットを冗長回路内の
冗長ビットに置き換える冗長回路技術の検討がなされて
いる。
現在有効とされている冗長技術の最も一般的なものは、
予め組み込まれた冗長回路内のポリシリコンによる配線
において不要となる配線を、不良回路と置き換えるよう
に大気中でレーザエネルギにエリ溶断するものである。
予め組み込まれた冗長回路内のポリシリコンによる配線
において不要となる配線を、不良回路と置き換えるよう
に大気中でレーザエネルギにエリ溶断するものである。
しかし、上記の溶断ては、配線を保護していたＰ２Ｏ膜
（リン硅酸ガラス被膜）戒は５ＩＮ（窒化シリコン）膜
等の保護膜をも同時に飛散させ、溶断部位の配線が露出
する。このため、溶断部位の保護の目的で、ＣＶＤ法等
にＬすＰＳＧ膜（！Ｊン硅酸ガラス被膜）やＳＩＨ膜（
窒化シリコン膜）等の保護膜を再度堆積形成し、その後
、！極部等、上記保護膜の不要な部分をフォトエツチン
グしなければならず、溶断後の工程が煩雑なものであっ
友。
（リン硅酸ガラス被膜）戒は５ＩＮ（窒化シリコン）膜
等の保護膜をも同時に飛散させ、溶断部位の配線が露出
する。このため、溶断部位の保護の目的で、ＣＶＤ法等
にＬすＰＳＧ膜（！Ｊン硅酸ガラス被膜）やＳＩＨ膜（
窒化シリコン膜）等の保護膜を再度堆積形成し、その後
、！極部等、上記保護膜の不要な部分をフォトエツチン
グしなければならず、溶断後の工程が煩雑なものであっ
友。
〔発明の目的〕
この発明は上記のような点に鑑みなされたもを簡便に行
うことができ、レーザ光による溶断後の保護膜形成工程
およびこの保護膜のフォトエツチング工程の不要な半導
体装置の製造方法およびその製造装置を提供しようとす
るものである。
うことができ、レーザ光による溶断後の保護膜形成工程
およびこの保護膜のフォトエツチング工程の不要な半導
体装置の製造方法およびその製造装置を提供しようとす
るものである。
すなわち、この発明は、半導体保護膜の組成元素を含む
ガスのプラズマがス算囲気中で半導体基板の溶断すべき
配線部位にレーザ光を照射して上記部位を溶断すると共
に溶断部位を保護する半導体保護膜を形成するようにし
たものである。
ガスのプラズマがス算囲気中で半導体基板の溶断すべき
配線部位にレーザ光を照射して上記部位を溶断すると共
に溶断部位を保護する半導体保護膜を形成するようにし
たものである。
シ下図面を参照してこの発明の一実施例につき説明する
。ｌｌｃｌ図は、半導体の溶断装置を示す図で、容器１
１内に半導体基板１０の基台となる”ｘ −ｙステージ
１２が設けられている。この容器１ノに、容器１１内を
真空状襲に設定するための排気装置１３とガス系１４と
が連結され、さらに内部に高周波電源１５に接続され几
電極板１６が配設されている。この電極板１５には光路
窓１７が設けられ、レーザ光源１８から発射された光は
、順にレンズ、反射鏡等を含む光路系１９、光路窓１７
を経てｘ−ｙステージ１２上の基板１０に照射するよう
に構成されている。
。ｌｌｃｌ図は、半導体の溶断装置を示す図で、容器１
１内に半導体基板１０の基台となる”ｘ −ｙステージ
１２が設けられている。この容器１ノに、容器１１内を
真空状襲に設定するための排気装置１３とガス系１４と
が連結され、さらに内部に高周波電源１５に接続され几
電極板１６が配設されている。この電極板１５には光路
窓１７が設けられ、レーザ光源１８から発射された光は
、順にレンズ、反射鏡等を含む光路系１９、光路窓１７
を経てｘ−ｙステージ１２上の基板１０に照射するよう
に構成されている。
このような装置において、半導体基板１０を容器１１の
Ｘ−Ｙステージ１２に設置し、まず排気装置１３で容器
１１内を排気し、その後ガス系１４からシランＳＩＨ，
と窒素Ｎ、の混合ガスを導入する。次に、電極１６に高
周波電、圧を印加し、上記８１）ｆ、とＮ２との混合ガ
スをプラズマ化する○その状態で、光源１８エリ光路系
１９を経てレーザ光を、基板１ｏ上の冗長回路における
所定の配線部位へ照射してこの配線部位を溶断する。
Ｘ−Ｙステージ１２に設置し、まず排気装置１３で容器
１１内を排気し、その後ガス系１４からシランＳＩＨ，
と窒素Ｎ、の混合ガスを導入する。次に、電極１６に高
周波電、圧を印加し、上記８１）ｆ、とＮ２との混合ガ
スをプラズマ化する○その状態で、光源１８エリ光路系
１９を経てレーザ光を、基板１ｏ上の冗長回路における
所定の配線部位へ照射してこの配線部位を溶断する。
第２図（ａ） 、 （ｂ）は、上述の１うな装置にエリ
、半導体基板」二の冗長回路配線が溶断される様子を示
す図で、メモリビット等の主回路の形成された半導体２
ｏ上に、冗長回路としてシリコン酸化膜等の絶縁膜２ノ
、この絶縁膜２１上に形成されたポリシリコン等から成
る配線部２２お↓びこの配線部２２を保護する例えば窒
化シリコ、ン膜から成る保護膜２３が形成されている。
、半導体基板」二の冗長回路配線が溶断される様子を示
す図で、メモリビット等の主回路の形成された半導体２
ｏ上に、冗長回路としてシリコン酸化膜等の絶縁膜２ノ
、この絶縁膜２１上に形成されたポリシリコン等から成
る配線部２２お↓びこの配線部２２を保護する例えば窒
化シリコ、ン膜から成る保護膜２３が形成されている。
このエラな基板１０を上記のＳＩＨ，お↓びＮ、のプラ
ズマ２４中にさらしておく。この状態で、基板１ｏの溶
断すべき配線部２２に向は適当なエネルギのレーザ光２
５を照射すると、レーザ光の照射されたポリシリコンは
瞬時におよそ３０００℃に達し、配線部２２およびその
上の保護膜２３が飛散して溶断される。この直後、レー
ザ光照射部位の周辺部め温度は数百度に達し、プラズマ
状態の５ｌ）Ｉ４お工びＮ、の混合ガスの反応温度とな
って、第２図（ｂ）に示すように０化シリコンが基板１
０上の高温部に局部的に堆積し、従来は溶断後露出して
いた溶断部２６を保護する。
ズマ２４中にさらしておく。この状態で、基板１ｏの溶
断すべき配線部２２に向は適当なエネルギのレーザ光２
５を照射すると、レーザ光の照射されたポリシリコンは
瞬時におよそ３０００℃に達し、配線部２２およびその
上の保護膜２３が飛散して溶断される。この直後、レー
ザ光照射部位の周辺部め温度は数百度に達し、プラズマ
状態の５ｌ）Ｉ４お工びＮ、の混合ガスの反応温度とな
って、第２図（ｂ）に示すように０化シリコンが基板１
０上の高温部に局部的に堆積し、従来は溶断後露出して
いた溶断部２６を保護する。
筐た、基板１０全体はプラズマガス雰囲気の反応温度に
比べ充分低いため、溶断部お工びその周辺部以外におけ
る９化シリコンの堆積速度は殆んど無視できる程遅く、
窒化シリ：１ンによる溶断部課護膜２７は溶断部２６と
その周辺にのみ形成される。
比べ充分低いため、溶断部お工びその周辺部以外におけ
る９化シリコンの堆積速度は殆んど無視できる程遅く、
窒化シリ：１ンによる溶断部課護膜２７は溶断部２６と
その周辺にのみ形成される。
従って、基板１０における冗長回路部以外の領域に設け
られているポンディングパッド等の各種の開ロバターン
が上記の窒化シリコンに↓り埋められることがないため
、引き続き再び開口部を形成する写真食刻を行う必要が
ない〇尚、上記実施例では配線部２２をポリシリコンか
ら成る場合を示したが、Ａｔ 合金等信のものでも良く
、また、基板１０は、プラズマガスが反応しない温度範
囲内ならば適宜加熱しても良い。
られているポンディングパッド等の各種の開ロバターン
が上記の窒化シリコンに↓り埋められることがないため
、引き続き再び開口部を形成する写真食刻を行う必要が
ない〇尚、上記実施例では配線部２２をポリシリコンか
ら成る場合を示したが、Ａｔ 合金等信のものでも良く
、また、基板１０は、プラズマガスが反応しない温度範
囲内ならば適宜加熱しても良い。
ま几、上記実施例では真空の容器１１中に導入するガス
をＳｉＨ４お工びＮ２とし、溶断部課護膜２７は窒化シ
リコンの場合に・つき述べたが、この保護膜２７は適宜
リンを含む酸化シリコン或はシリコン窒化物とシリコン
酸化物の混晶で形成しても良い。ここで、溶断部課護膜
２７とし′Ｃ酸化シリコン或は窒化シリコンを形成する
場合につき、容器１１に導入するガスの例を次表に示し
ておく。
をＳｉＨ４お工びＮ２とし、溶断部課護膜２７は窒化シ
リコンの場合に・つき述べたが、この保護膜２７は適宜
リンを含む酸化シリコン或はシリコン窒化物とシリコン
酸化物の混晶で形成しても良い。ここで、溶断部課護膜
２７とし′Ｃ酸化シリコン或は窒化シリコンを形成する
場合につき、容器１１に導入するガスの例を次表に示し
ておく。
尚、シリコン源としてシランの代りにジクロルＶラン（
ＳＩＨ、Ｃ１，）等のガスを用いても良く、溶断部課護
膜として酸化シリコンと窒化シリコンの混晶を形成する
場合は、上記のシリコン酸化膜お↓び窒化膜を形成する
ガスを適宜混合する○ 〔発明の効果〕 以上のようにこの発明に工れば、半導体基板の所定の部
位の溶断と殆んど同時に溶断部お工びその周辺にのみ保
護膜を形成することができるため、溶断部の保Ｉ！！膜
形成のための特別の工程や保護膜のフォトエツチング工
程が不要で、簡単な工程により保護膜の形成された溶断
部位を有する半導体装置を製造できる。
ＳＩＨ、Ｃ１，）等のガスを用いても良く、溶断部課護
膜として酸化シリコンと窒化シリコンの混晶を形成する
場合は、上記のシリコン酸化膜お↓び窒化膜を形成する
ガスを適宜混合する○ 〔発明の効果〕 以上のようにこの発明に工れば、半導体基板の所定の部
位の溶断と殆んど同時に溶断部お工びその周辺にのみ保
護膜を形成することができるため、溶断部の保Ｉ！！膜
形成のための特別の工程や保護膜のフォトエツチング工
程が不要で、簡単な工程により保護膜の形成された溶断
部位を有する半導体装置を製造できる。
第１図は、この発明に係る半導体装置の製造装置を示す
図、第２図（ａ） 、 （ｂ）は上記の製造装置にエリ
製造される半導体基板を示す図である。 １０・・半導体基板、１１・・・容器、１２・・・ｘ−
ｙステージ、１３・・・排気装置、１４・・・ガス系、
Ｔ＝ｒｓ・・電源、１６・・・電極、１７・・・光路窓
、１８・・・光源、１９・・・光路系、２Ｔ・・・絶縁
膜、２２・・配線部、２３・・・保護膜、２６・・・溶
湧部、２７・・・溶断部課護膜。
図、第２図（ａ） 、 （ｂ）は上記の製造装置にエリ
製造される半導体基板を示す図である。 １０・・半導体基板、１１・・・容器、１２・・・ｘ−
ｙステージ、１３・・・排気装置、１４・・・ガス系、
Ｔ＝ｒｓ・・電源、１６・・・電極、１７・・・光路窓
、１８・・・光源、１９・・・光路系、２Ｔ・・・絶縁
膜、２２・・配線部、２３・・・保護膜、２６・・・溶
湧部、２７・・・溶断部課護膜。
Claims (1)
- 【特許請求の範囲】 （１）半導体保護膜の組成元素を含むガスのプラズマガ
ス雰気中で半導体基板の溶断すべき配線部位にレーザ光
を照射して上記部位を溶断すると共に溶断部位を保護す
る半導体保護膜を形成する工程を含む半導体装置の製造
方法。 （２） Ｊ：起生導体保護膜は酸化シリコン、窒化シ
リコン３ｄ工び酸化シリコンと窒化シリコンとの混晶の
いずれかを主成分とすることを特徴（３）半導体基板を
収納する真空容器と、半導体保護膜の組成元素を含むガ
スを上記真空容器に導入するガス系と、電源に接続され
上記真空容器内に設けられた電極と、レーザ光源と、こ
のレーザ光を上記真空容器内の半導体基板の溶断゛［べ
き部位へ導き照射する光路系とを具備することを特徴と
する半導体装置の製造装置。 （４） 上記ガス系エリ導入するガスは、酸化シリコ
ン、窒化シリコンおよび酸化シリコンと窒化シリコンと
の混晶のいずれかを形成するガスであることを特徴とす
る特許請求の範囲第３項記載の装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126121A JPS5917265A (ja) | 1982-07-20 | 1982-07-20 | 半導体装置の製造方法およびその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126121A JPS5917265A (ja) | 1982-07-20 | 1982-07-20 | 半導体装置の製造方法およびその製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5917265A true JPS5917265A (ja) | 1984-01-28 |
Family
ID=14927163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57126121A Pending JPS5917265A (ja) | 1982-07-20 | 1982-07-20 | 半導体装置の製造方法およびその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917265A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104141A (ja) * | 1982-12-07 | 1984-06-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100824466B1 (ko) * | 2003-12-18 | 2008-04-22 | 인텔 코오퍼레이션 | 레이저 다이싱을 위한 방법 및 장치 |
-
1982
- 1982-07-20 JP JP57126121A patent/JPS5917265A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104141A (ja) * | 1982-12-07 | 1984-06-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100824466B1 (ko) * | 2003-12-18 | 2008-04-22 | 인텔 코오퍼레이션 | 레이저 다이싱을 위한 방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6122650A (ja) | 欠陥救済方法および装置 | |
| TW252222B (en) | Protection film for the fuse window passivation of integrated circuit | |
| EP0162145B1 (en) | Method of melting a fuse using a laser beam | |
| EP0090565B1 (en) | Process for selectively cutting an electrical conductive layer by irradiation with an energy beam | |
| JPH0697662B2 (ja) | 導電体堆積方法とボンディングパッドの選択的相互接続方法 | |
| US4532401A (en) | Apparatus and method for cutting a wiring pattern | |
| CN101010784A (zh) | 半导体器件的制造方法 | |
| JPS58170A (ja) | 半導体装置 | |
| JPS5917265A (ja) | 半導体装置の製造方法およびその製造装置 | |
| US4720620A (en) | Method of cutting metal interconnections in a semiconductor device | |
| JPS61194740A (ja) | 半導体装置 | |
| US4745258A (en) | Apparatus for laser-cutting metal interconnections in a semiconductor device | |
| JPS5948543B2 (ja) | 半導体装置 | |
| JPS6076140A (ja) | 半導体装置 | |
| JPH10107146A (ja) | メタルヒューズ | |
| JPH06244285A (ja) | 半導体装置 | |
| JPS59104141A (ja) | 半導体装置の製造方法 | |
| JPH07235598A (ja) | 半導体装置、その製造方法及び製造装置 | |
| JPH06232236A (ja) | 半導体装置の製造方法 | |
| JPS6392040A (ja) | 冗長ビツトを有する半導体記憶装置 | |
| JP2890695B2 (ja) | 成膜方法および成膜装置 | |
| JP3269982B2 (ja) | 半導体装置 | |
| JPH01278047A (ja) | 成膜方法 | |
| Boyd | Recent advances in laser processing of microelectronic materials and devices | |
| JPH0520902B2 (ja) |