CN101010784A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN101010784A
CN101010784A CNA2004800438858A CN200480043885A CN101010784A CN 101010784 A CN101010784 A CN 101010784A CN A2004800438858 A CNA2004800438858 A CN A2004800438858A CN 200480043885 A CN200480043885 A CN 200480043885A CN 101010784 A CN101010784 A CN 101010784A
Authority
CN
China
Prior art keywords
mentioned
wafer
luxs
semiconductor device
illumination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800438858A
Other languages
English (en)
Other versions
CN100440444C (zh
Inventor
佐藤隆史
高野纯一
佐藤孝志
内藤德雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101010784A publication Critical patent/CN101010784A/zh
Application granted granted Critical
Publication of CN100440444C publication Critical patent/CN100440444C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

在切割装置(1)的外壳(8)的前面和背面设置照射波长为1.1μm以下光的照明设备(7a)、(7b)。然后，在将晶片载置于切割台(3a)上之后，用安装在主轴(5)上的刀片(4a)对晶片进行切割时，通过照明设备(7a)、(7b)将光照射到晶片上面(元件形成面)的整个面上。此时，使晶片的光照度为70勒克司以上2000勒克司以下。据此，在切割工作中就不会由于主轴(5)等而在晶片上形成成为影子的区域。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造技术，尤其涉及能有效地适用于通过切割将半导体晶片(以下，简称为晶片)分割成一个个芯片的工序的技术。
背景技术
在日本特开2001-211044号公报中记载了以下技术，即为了防止切割中喷来的水的离子与形成在半导体晶片上的电极发生反应而腐蚀电极，向等待切割的晶片照射软X线，在去除了晶片上的静电之后再进行晶片切割的技术。
在日本特开平05-259275号公报中记载了以下技术。即，为了防止切割工序中晶片破损或缺损而产生的碎片附着在晶片的表面(元件形成面)上，而在晶片的表面上粘贴临时固定片材。然后，使粘贴了临时固定片材的半导体晶片表面一侧为下侧，通过红外线灯从下侧照射红外线。接着，通过设置在晶片背面一侧的红外线照像机来检测出透过半导体晶片的红外线，在识别出半导体元件的图案后，用金刚石刀具在半导体晶片的背面形成划线。
在日本特开平09-017752号公报(对应美国专利公报第5972154号)中记载了以下技术，即在刀片的前方配置紫外线照射装置，在通过该紫外线照射装置照射的紫外线使切割带与半导体晶片之间的粘结力下降之后，再利用刀片切割粘结力已下降的区域。
在日本特开平06-232255号公报中记载了以下技术，即以晶片表面(元件形成面)为下侧，从半导体晶片背面一侧(上侧)照射红外线，用红外线照相机检测出所照射的红外线，由此，在识别出形成在晶片表面上的电路图案之后进行校准定位，然后进行切割的技术。
在日本特开平11-297644号公报中记载了以下技术，即在利用刀片切割粘贴在粘着带上的晶片的方法中，通过在切割时对刀片照射紫外线来降低附着在刀片上的附着糨糊的粘性，从而使附着糨糊很容易从刀片上剥离下来。
在日本特开平11-274114号公报(对应美国专利公报第6153043号)中特别记载了以下技术，即在使用化学机械研磨(CMP；ChemicalMechanical Polishing)法的研磨工序中，消除由于使半导体元件曝光而产生的金属导体的溶解或腐蚀的技术。即记载了以下技术：通过遮蔽半导体元件以使可引起光电效应的光照射不到它来防止金属导体的电化学溶解。
发明内容
在半导体器件的制造工序中，通常在晶片上形成半导体元件和多层布线，在最上层形成焊盘(电极)。焊盘例如是使用铝、硅化铝(AlSi)、硅化铝铜(AlCuSi)等以铝为主要成分的材料而形成的外部引出用电极，例如有IC(Integrated Circuit)的输入、输出端子用、电源用以及接地用等。
通过切割将形成有焊盘的晶片分割成一个个芯片。本发明人等对将晶片分割成一个个芯片的切割进行了研讨，并在该研讨过程中找到了如下所示的课题。即，切割，通过一边施加冷却水一边使被称为刀片的切断刀旋转来将晶片分割成一个个芯片。此时，切断晶片时产生的硅片大多附着在晶片上。由于一般是使晶片的元件形成面向上地进行切割，所以硅片附着在焊盘上。如上上述，因为焊盘由以铝为主要成分的材料构成，所以铝和硅片由于切割而彼此接触。这样，当铝和硅片接触时，从铝向硅放出电子，铝自身离子化之后溶解到冷却水中，从而发生所谓的电蚀。因此，产生了如下问题：即由包含以铝为主要成分的材料形成的焊盘发生腐蚀(消失)。
在此，可以作为防止焊盘腐蚀的对策来考虑的方法有：通过提高切割速度或者将晶片切成1/4后再进行切割，从而不给予使铝和硅片之间发生电化学反应所需要的时间。
但是，近年来，随着芯片精细化的发展，可从一枚晶片上取得的芯片数量不断增加。因此，由于切割线数的增加而使得全部切割完一枚晶片所需要的时间难以缩短。另外，在将晶片切成1/4后再进行切割的情况下，还需要新增加将半导体晶片切成1/4的工序，所以效率很低。
本申请所公开的发明之一的目的在于：提供一种能抑制在切割晶片时由于硅片附着在以铝为主要成分的电极上而产生的电极腐蚀的技术。
下面，简要说明本申请所公开的发明中的具有代表性的内容。
本申请所公开的发明之一具有：(a)在半导体晶片上形成包含以铝为主要成分的电极的步骤；(b)通过对上述半导体晶片一边施加冷却水一边进行切割，而将上述半导体晶片分割成一个个芯片的步骤，上述(b)步骤是为了使上述电极不发生腐蚀而一边将光照射到上述半导体晶片的元件形成面整个面上一边对上述半导体晶片进行切割的步骤。
下面，分条阐述本申请所公开的其他发明的概要。
1.一种半导体器件的制造方法，包括以下步骤：
(a)将完成了晶片工序处理的晶片设置在切割装置内(用于基于旋转刀片的半导体晶片的芯片制作的装置)，且配置在由半透明(50％以上遮蔽)或者遮光性(90％以上遮蔽)的外壳所覆盖的切割处理部内的切割台上(一般通过粘着片将固定在框架的半导体晶片保持在台上)的步骤；
(b)用保持为彼此侧面相对的第一切割刀片和第二切割刀片，一边向上述半导体晶片的形成了具有以铝为主要成分的电极的半导体器件的第一主面上提供水或者以水为主要成分的药液(纯水等)，一边从第一主面一侧分两步对划线区域进行切割(可以是完全切断、也可以是大致上完全切断、还可以是留下一半或相当部分)的步骤(每个晶片的切割时间并没有特别限定，例如切割20分钟以上，特别是30分钟以上时为有效。进而，40分钟以上时几乎成为必需)；
在此，在上述(b)步骤中，上述第一主面保持为70勒克司以上的平均照度(是指用第一主面整个面和(b)步骤的处理时间对晶片的第一主面上的宏观照度取平均后得到的照度。在此，所谓宏观照度是指例如在1厘米见方左右的区域内取平均后得到的照度，其不同于微米级区域的微观照度)。
2.根据上述项1所述的半导体器件的制造方法，在上述(b)步骤中保持第一主面上最低照度(是指用(b)步骤的处理时间对晶片的第一主面上的宏观照度所取的平均值中最小的照度)，以使上述第一主面的任一位置上的照度都不低于70勒克司。
3.根据上述项1或2所述的半导体器件的制造方法，通过设置在上述切割装置内的照明来保持上述(b)步骤中的照度。
4.根据上述项1-3中任意1项所述的半导体器件的制造方法，通过设置在上述切割装置内的多个照明来保持上述(b)步骤中的照度。
5.根据上述项1-4中任意1项所述的半导体器件的制造方法，上述平均照度为70勒克司以上且不到2000勒克司。
6.根据上述项1-4中任意1项所述的半导体器件的制造方法，上述平均照度为80勒克司以上且不到1500勒克司。
7.根据上述项1-4中任意1项所述的半导体器件的制造方法，上述平均照度为90勒克司以上且不到1300勒克司。
8.根据上述项1-4中任意1项所述的半导体器件的制造方法，上述平均照度为100勒克司以上且不到1200勒克司。
9.根据上述项1-4中任意1项所述的半导体器件的制造方法，上述平均照度为80勒克司以上且不到500勒克司。
10.根据上述项1-4中任意1项所述的半导体器件的制造方法，上述平均照度为90勒克司以上且不到300勒克司。
11.一种半导体器件的制造方法，包括以下步骤：
(a)将完成了晶片工序处理的晶片设置在切割装置内，且配置在切割处理部内的切割台上的步骤；
(b)用保持为实质上属于同一个面的第一切割刀片和第二切割刀片，一边向上述晶片的形成了具有以铝为主要成分的电极的半导体器件的第一主面上提供水或者以水为主要成分的药液，一边从第一主面一侧分两步对划线区域进行切割的步骤；
在此，在上述(b)步骤中，上述第一主面保持为70勒克司以上的平均照度，并且，上述第一主面上最低照度被保持为使得在上述第一主面的任一位置上，其照度都不低于70勒克司。
12.根据上述项11项所述的半导体器件的制造方法，上述平均照度和上述第一主面上最低照度为70勒克司以上且不到2000勒克司。
13.根据上述项11所述的半导体器件的制造方法，上述平均照度和上述第一主面上最低照度为80勒克司以上且不到1500勒克司。
14.根据上述项11所述的半导体器件的制造方法，上述平均照度和上述第一主面上最低照度为90勒克司以上且不到1300勒克司。
15.根据上述项11所述的半导体器件的制造方法，上述平均照度和上述第一主面上最低照度为100勒克司以上且不到1200勒克司。
16.根据上述项11项所述的半导体器件的制造方法，上述平均照度和上述第一主面上最低照度为80勒克司以上。
17.根据上述项11-16中任意1项所述的半导体器件的制造方法，通过设置在上述切割装置内的照明来保持上述(b)步骤中的照度。
18.根据上述项11-17中任意1项所述的半导体器件的制造方法，通过设置在上述切割装置内的多个照明来保持上述(b)步骤中的照度。
19.一种半导体器件的制造方法，包括以下步骤：
(a)将完成了晶片工序处理的晶片设置在切割装置内，且配置在切割处理部内的切割台上的步骤；
(b)用切割刀片，一边向上述晶片的形成了具有以铝为主要成分的电极的半导体器件的第一主面上提供水或者以水为主要成分的药液，一边从第一主面一侧对划线区域进行切割的步骤；
在此，在上述(b)步骤中，上述第一主面保持为70勒克司以上的平均照度。
20.根据上述项19所述的半导体器件的制造方法，上述(b)步骤的处理时间为30分钟以上。
下面，进一步分条阐述本申请所公开的另外的发明的概要。
1.一种半导体器件的制造方法，包括以下步骤：
(a)在半导体晶片上形成包含以铝为主要成分的电极的步骤；(b)用对上述半导体晶片一边施加冷却水一边进行切割，而将上述半导体晶片分割成一个个芯片的步骤，上述(b)步骤是为了使上述电极不发生腐蚀而一边将光照射到上述半导体晶片的元件形成面整个面上一边对上述半导体晶片进行切割的步骤。
2.根据上述项1所述的半导体器件的制造方法，在上述(b)步骤中使用的切割装置，使用排列配置在与切断方向交叉的方向上的一对刀片来对上述半导体晶片进行切割。
3.根据上述项2所述的半导体器件的制造方法，在上述半导体晶片的切割中，配置有照明设备以使得上述半导体晶片的元件形成面上不会出现光照射不到的区域。
4.根据上述项3所述的半导体器件的制造方法，在上述切割装置中设置有用于覆盖切割上述半导体晶片的处理室的外壳，上述照明设备设置在上述外壳的内部。
5.根据上述项3所述的半导体器件的制造方法，在上述切割装置中设置有覆盖切割上述半导体晶片的处理室，且具有透射性的外壳，上述照明设备设置在上述外壳的外部。
6.根据上述项3所述的半导体器件的制造方法，在上述切割装置中设置有多个上述照明设备。
7.根据上述项3所述的半导体器件的制造方法，上述照明设备设置在上述切割装置的内部。
8.根据上述项1所述的半导体器件的制造方法，在上述(b)步骤中使用的切割装置，使用排列配置在切断方向上的一对刀片来对上述半导体晶片进行切割。
9.根据上述项8所述的半导体器件的制造方法，在上述半导体晶片的切割中，配置有照明设备以使得上述半导体晶片的元件形成面上不会出现光照射不到的区域。
10.根据上述项9所述的半导体器件的制造方法，在上述切割装置中设置有用于覆盖切割上述半导体晶片的处理室的外壳，上述照明设备设置在上述外壳的内部。
11.根据上述项9所述的半导体器件的制造方法，在上述切割装置中设置有多个上述照明设备。
12.根据上述项1所述的半导体器件的制造方法，上述(b)步骤中，在上述半导体晶片的元件形成面的整个面上照射70勒克司以上且不到2000勒克司的光。
13.根据上述项12所述的半导体器件的制造方法，上述(b)步骤中，在上述半导体晶片的元件形成面的整个面上照射100勒克司以上且不到200勒克司的光。
14.根据上述项12所述的半导体器件的制造方法，上述(b)步骤中，在上述半导体晶片的元件形成面的整个面上照射80勒克司以上且不到300勒克司的光。
15.根据上述项12所述的半导体器件的制造方法，上述(b)步骤中，在上述半导体晶片的元件形成面的整个面上照射70勒克司以上且不到500勒克司的光。
16.根据上述项1所述的半导体器件的制造方法，上述(b)步骤中，在上述半导体晶片的元件形成面的整个面上照射70勒克司以上的光。
17.根据上述项16所述的半导体器件的制造方法，上述(b)步骤中，在上述半导体晶片的元件形成面的整个面上照射80勒克司以上的光。
18.根据上述项17所述的半导体器件的制造方法，上述(b)步骤中，在上述半导体晶片的元件形成面的整个面上照射100勒克司以上的光。
19.根据上述项1所述的半导体器件的制造方法，在上述(b)步骤中照射的光具有比半导体材料的能带间隙的能量还大的能量。
20.根据上述项1所述的半导体器件的制造方法，在上述(b)步骤中照射的光的波长为1.1μm以下。
附图说明
图1是表示实施方式1中切割装置的图。
图2是说明实施方式1中切割装置的切割动作的图。
图3是以图2的A-A线进行了切断的部分剖面图。
图4是说明实施方式1中切割装置的切割动作的图。
图5是表示完成对晶片的切割而将其分割成一个个芯片后的状态的剖面图。
图6是表示切割中晶片动作的图。
图7是表示切割中晶片动作的图。
图8是说明电极腐蚀机理的图。
图9是记载有硅和水的化学反应式和表示铝的离子化的化学反应式的图。
图10是表示在光照射情况下能防止电极腐蚀的机理的图。
图11是表示铝和硅的能带结构的图。
图12是表示铝和硅接触时的能带结构的图，即说明电子从硅向铝移动的图。
图13是表示实施方式1的变形例的图。
图14是表示实施方式1中的半导体器件的制造工序的剖面图。
图15是接着图14表示半导体器件的制造工序的剖面图。
图16是接着图15表示半导体器件的制造工序的剖面图。
图17是接着图16表示半导体器件的制造工序的剖面图。
图18是接着图17表示半导体器件的制造工序的剖面图。
图19是接着图18表示半导体器件的制造工序的剖面图，即是表示在切割带上粘贴晶片的工序的图。
图20是接着图19表示半导体器件的制造工序的剖面图，即是表示一边进行光照射一边进行切割的工序的图。
图21是接着图20表示半导体器件的制造工序的剖面图。
图22是接着图21表示半导体器件的制造工序的剖面图。
图23是表示实施方式2中的半导体器件的制造工序的剖面图。
图24是接着图23表示半导体器件的制造工序的剖面图。
图25是接着图24表示半导体器件的制造工序的剖面图。
图26是接着图25表示半导体器件的制造工序的剖面图。
图27是接着图26表示半导体器件的制造工序的剖面图。
图28是表示半导体器件的制造工序的流程图。
图29是表示实施方式3中的半导体器件的制造工序的剖面图。
图30是接着图29表示半导体器件的制造工序的剖面图。
图31是接着图30表示半导体器件的制造工序的剖面图。
图32是表示半导体器件的制造工序的流程图。
图33是表示实施方式4中切割装置的图。
图34是说明切割动作的图。
图35是说明切割动作的图。
图36是表示切割中晶片动作的图。
图37是表示切割中晶片动作的图。
图38是表示实施方式4的变形例的图。
具体实施方式
在详细说明本发明申请之前，先对本申请中用语的含义进行如下说明。
所谓晶片，是指用于集成电路制造的硅单晶基片(一般大致呈平面圆形)、蓝宝石基片、玻璃基片、其他的绝缘、半绝缘或者半导体基片等以及它们的复合基片。另外，在本申请中提到半导体器件时，其不仅包含在硅晶片或蓝宝石基片等半导体或绝缘体基片上制作的半导体器件，特别是除了明确表示并非如此的意思的情况之外，还包含如TFT(Thin-Film-Transistor)和STN(Super-Twisted-Nematic)液晶那样的在玻璃等其他的绝缘体基片上制作的半导体器件。
所谓切割，是指切断在其上形成有多个半导体器件的晶片，将晶片分割成一个个芯片。
所谓照明设备，是指发光的设备，在本说明书中将其设为不仅包含发出可见光，还包含发出波长为1.1μm以下的光的设备。
在以下的实施方式中，为了方便起见，必要时分为多个部分或者实施方式来进行说明，但是除了特别明示的情况之外，它们相互之间并不是没有关系，而是存在着以下关系：一方为另一方的一部分或全部的变形例、详述或补充说明等。
另外，在以下的实施方式中，在言及要素的数等(包含个数、数值、数量、范围等)时，除了特别进行了明示的情况以及从原理上明显被限定为特定的数的情况之外，并不限定为特定的数，其既可以为特定的数以上也可以为特定的数以下。
而且，在以下的实施方式中，除了特别进行了明示的情况以及从原理上显然可以认为是必要的情况之外，其构成要素(也包含要素步骤等)不一定是必要的。
同样，在以下的实施方式中，在言及构成要素等的形状、位置关系等时，除了特别进行了明示的情况以及从原理上显然可以认为不是那样的情况之外，设为包含实质上与其形状等近似或者类似的情况。这一点，对上述数值和范围也同样适用。
另外，在用于说明实施方式的全部附图中，原则上对同一部件给予相同的符号，并省略对其进行重复说明。
下面，根据附图来详细说明实施方式。
(实施方式1)
图1是表示本实施方式1中的切割装置1的立体图。在图1中，本实施方式1中的切割装置1具有晶片盒室2、处理室(切割处理部)3、切割台3a、刀片4a、主轴5、洗涤台6、照明设备7a、7b以及外壳8。
为了将包含有晶片的盒搬入、搬出切割装置1而设置有半导体晶片盒室2。另外，为了切割晶片而设置有处理室3，且内部具有切割台3a、刀片4a以及主轴5等。
切割台3a是用于配置半导体晶片来进行切割的载物台。
刀片(第一切割刀片)4a例如由一种粘贴有金刚钻粒的切断刀构成，它能切断置于切割台3a上的晶片。虽然图1中未示出，但在与刀片4a相对的面上设置有刀片(第二切割刀片)4b。即刀片4a和刀片4b被保持为其侧面彼此相对。
主轴5构成为使刀片4a旋转。通过该主轴5而使刀片4a高速旋转，由此能切断半导体晶片。而且，主轴5可以调整刀片4a的位置。
为了洗净由于切割而附着在晶片上的硅片等碎片而设置有洗涤台6。
为了使光照射到置于切割台3a上的晶片的元件形成面(第一主面)的整个面上而配置有照明设备7a、7b，即使在进行切割动作时也使光能照射到晶片的元件形成面的整个面上。即在进行切割动作时，在晶片上不会形成光照射不到的区域。这样，本申请所公开的一个发明的特征之一在于：一边将光照射到晶片的元件形成面整个面上一边进行切割。即通过一边将光照射到晶片的元件形成面整个面上一边进行切割，就能如后述那样地防止以铝为主要成分而包含的焊盘(电极)的腐蚀。
照明设备7a、7b分别设置在例如覆盖切割装置1的处理室3的外壳8中的、位于前面的外壳8的内部和位于背面的外壳8的内部。这样，通过将多个照明设备7a、7b设置在切割装置1的不同位置上，使得晶片上不会出现光照射不到的区域。并且，当外壳8由具有透射性的部件构成时，不仅可以将照明设备7a、7b设置在外壳8的内部，而且可以将照明设备7a、7b设置在外壳8的外部。外壳8例如由半透明(50％以上遮蔽)或者具有遮光性(90％以上遮蔽)的部件构成。
该照明设备7a、7b的照度，从能抑制切割中的焊盘腐蚀这一观点出发来决定，例如在配置于切割台3a上的晶片上，光的平均照度被调整为70勒克司以上。在此，平均照度是指用元件形成面整个面和切割工序(切割晶片的工序)的处理时间对晶片的元件形成面(第一主面)上的宏观照度取平均后得到的照度。所谓宏观照度是指例如在1平方厘米左右的区域取平均后得到的照度，其不同于微米级区域的微观照度。另外，在切割工序中，希望在位于晶片的元件形成面上的任一位置都使其照度不到70勒克司。即希望在位于晶片的元件形成面上的任一位置都保持第一主面上最低照度以上的照度。在此，第一主面上最低照度是指用切割工序的处理时间对晶片的元件形成面上的宏观照度取平均后得到的照度中的最小照度。
如果晶片上的光的平均照度在70勒克司以上，就能抑制焊盘的腐蚀，另一方面，虽然从能抑制焊盘腐蚀的观点来考虑，光的平均照度是没有上限值的，但实际上不到2000勒克司。特别是即使晶片上的平均照度为80勒克司以上且不到1500勒克司时也能抑制焊盘的腐蚀。而且，从抑制焊盘的腐蚀这一观点来考虑，希望晶片上的光的平均照度为90勒克司以上且不到1300勒克司，特别是晶片上的光的平均照度最好为100勒克司以上且1200勒克司以下。即如果晶片上的光的平均照度为100勒克司以上，就能有效地抑制焊盘的腐蚀。
为了抑制焊盘的腐蚀，对平均照度设定下限值是必要的，但平均照度的上限值则不会成为问题。因此，晶片上的平均照度既可以是80勒克司以上且不到500勒克司，也可以是90勒克司以上不到300勒克司或者100勒克司以上不到200勒克司。
如后述那样，从照明设备7a、7b射出的光既可以是波长小于1.1μm的光也可以是可见光。因此，照明设备7a、7b例如可以由荧光管或白炽电灯构成。因此，可以不使用特殊设备作为照明设备7a、7b，从而具有可以降低成本的优点。
本实施方式1中的切割装置1如上所述地构成，下面要说明切割装置1的动作。图2是表示用本实施方式1中的切割装置1来切割晶片W时的动作的图。在图2中，首先，在将框架10粘贴在具有粘性的切割带9上之后，在该切割带9的中央部粘贴晶片W。此时，使元件形成面向上而将晶片W贴附在切割带9上。接着，将贴附了切割带9的晶片W配置在如图1所示的切割台3a上。然后，一边喷附以未图示的纯水或水为主要成分的药液一边用刀片4a、4b来切割晶片W。此时，通过图1所示的照明设备7a、7b将光照射到晶片W的元件形成面的整个面上。
如图2所示，刀片4a、4b排列配置在与晶片W的切断方向(X方向)交叉的方向(Y方向)上，晶片W由该一对刀片4a、4b来进行切断。即晶片W由保持为彼此侧面相对的一对刀片4a、4b来进行切断。图3中表示了以图2的A-A线进行了切断的断面。如图3所示，刀片4a的切断刀面比刀片4b的切断刀面厚，晶片W首先由刀片4a切入至晶片W厚度的一半左右。然后再用刀片4b将晶片W切断。由此可知，晶片W是被一对刀片4a、4b切断的。即，一边对晶片W的元件形成面提供水或者以水为主要成分的药液一边通过一对刀片4a、4b从元件形成面一侧分两步对划线区域进行切割。在此例示了通过一对刀片4a、4b来完全切断晶片的情况，但并不局限于此，也可以只是大致上完全切断，还可以是留下一半或相当部分地切断。
接着，如图4所示，使晶片W旋转90度之后，用同样的方法切割晶片W。这样一来，如图5所示，就可以将晶片W切开分成一个个芯片CP。将晶片W切开分成一个个芯片CP的切割时间并没有特别限定，但20分钟以上特别是30分钟以上为有效。即切割时间越长，铝就越容易从形成在晶片W的元件形成面上的焊盘中熔出。因此，当晶片W的切割时间需要30分钟以上时，通过图1所示的照明设备7a、7b使光照射到晶片W的元件形成面的整个面上，由此就能抑制铝的腐蚀。而且，当切割时间为40分钟以上时，需要通过照明设备7a、7b进行光照射。
下面，参照图6和图7对切割中的晶片W的动作进行说明。图6是从上方看到的使用一对刀片4a、4b来切割晶片W的情形的图。如图6所示，晶片W被配置为使其定向平面为左侧(平行于Y轴方向)。首先，如步骤1所示，通过使晶片W从Y轴方向的上侧向下侧移动来进行切割。此时，移动晶片W使其隐蔽于连接着刀片4a的主轴5，在步骤2中，晶片W大体上隐蔽于右侧的主轴5。接着，为了变换切割线而使晶片W向左稍微移动后，如步骤3所示，通过使晶片W从Y轴方向的下侧向上侧移动来进行切割。此时，虽然晶片W从右侧的主轴5逐渐露出来，但晶片W并没有露出整个面。
接着，为了变换切割线而使晶片W向左(X轴的负方向)稍微移动后，如步骤4所示，使晶片W从Y轴方向的上侧向下侧移动来进行切割。此时，晶片W大体上隐蔽于左右两侧的主轴5。接着，为了变换切割线而使晶片W向左(X轴的负方向)稍微移动后，如步骤5所示，使晶片W从Y轴的下侧向上侧移动来进行切割。此时，虽然晶片W从左侧的主轴5逐渐露出来，但晶片W并没有露出整个面。通过反复进行这样的动作可结束一个方向上的切割，但是正如上述那样，在切割动作中，晶片W的移动使其与主轴5的相对位置关系发生变化。但是，晶片W并没有从主轴5完全露出。因此，如图6所示可知，晶片W上存在着未从主轴5露出的区域SR1。该区域SR1由于进行切割时未能从主轴5露出而成为光所无法到达的遮光区域。也就是说，象本实施方式1中的切割装置1那样，当设置有照明设备7a、7b时，因为即使是隐蔽于主轴5的区域光也能照射到那里，所以区域SR1不会成为遮光区域，但是在未设置照明设备7a、7b的以往的切割装置中，区域SR1则成为遮光区域。
接着，如图7所示，使晶片W旋转90度之后再对其进行切割。即晶片W被配置为使其定向平面为平行于X轴的状态进行切割。这种情况也与对图6所进行的说明相同，进行从图7的步骤1到步骤5的动作，但是在图7的情况下，在晶片W上也存在着未从主轴5露出的区域SR2。这样，在不具有照明设备7a、7b的以往的切割装置中，就存在着成为遮光区域的区域SR1和区域SR2。特别是区域SR1和区域SR2互相重叠的区域SR3，由于在相互垂直的两个方向的切割中，在任何情况下其都隐藏于主轴5，所以光无法到达。
在以往的切割装置中，在成为遮光区域的区域SR1和区域SR2中发生了焊盘腐蚀的现象。特别是区域SR3中的腐蚀程度更为显著。下面，对焊盘腐蚀的机理进行说明。
图8是表示位于切割中晶片W内的焊盘(电极)11附近的剖视图。如图8所示，例如由铝构成的焊盘11从例如由氮化硅膜构成的表面保护膜12露出。在该焊盘11上流动着切割工序中使用的纯水13。另外，由于切割晶片W而产生的硅片14附着在焊盘11上。焊盘11形成在成为遮光区域的区域SR3上，遮住光L的遮光部件15例如为图6或图7所示的主轴5。
在此，当硅片14附着在焊盘11上时，电子从构成焊盘11的铝向构成硅片14的硅移动。据此，铝成为阳离子而溶解到纯水中。因此，就产生了焊盘11的腐蚀。对于铝溶出的机理可以作如下考虑。图9中表示了硅和纯水之间的化学反应(1)以及反映铝的离子化的化学反应(2)。
两种物质在溶液中接触时发生腐蚀的一般解释为：电子从氧化还原电位低的物质向氧化还原电位高的物质移动，氧化还原电位低的物质成为阳离子而溶解到溶液中。从图9可知，硅的化学反应(1)的氧化还原电位是-0.86V。而铝的化学反应(2)的氧化还原电位是-1.66V。因此，由于铝的氧化还原电位比硅的氧化还原电位低，所以电子从铝向硅放出。从而铝放出电子成为阳离子而溶解到纯水中。
这样，在被遮光的区域SR1、SR2、特别是被完全遮光的区域SR3中，焊盘11由于上述机理而发生腐蚀。
为此，在本实施方式1中，通过在切割装置1中设置照明设备7a、7b，使光照射到晶片W的元件形成面整个面上从而使其上不会形成光照射不到的区域。下面，说明当光照射到晶片W时不发生焊盘腐蚀的机理。
图10是表示位于切割中晶片W内的焊盘11附近的剖视图，虽然与图8大致相同，但是光L能照射到焊盘11形成区域这一点与图8不同。在图10中，当光L照射到与硅片14接触的焊盘11上时，并不是从构成焊盘11的铝向构成硅片14的硅放出电子，反而是从硅向铝放出电子。因此，铝不会放出电子而成为阳离子溶解到纯水中，从而能抑制焊盘11的腐蚀。
这样，从硅向铝放出电子的机理可以作如下考虑。图11表示了导入磷和砷等的n型杂质的硅和铝的孤立的能带结构。铝从真空能级VL开始在4.10eV的能级上有费米能级εF。即铝的功函数φAl是4.10eV。而导入了一定量(例如1×1018个/cm3)的n型杂质的n型硅则从真空能级开始在4.14eV的能级上有费米能级εF，其功函数φs＝4.14eV。另外，硅的价电子带和导带之间的能带间隙的能量为1.12eV。
当使具有上述能带结构的铝与n型硅接触时，其能带结构如图12所示。即能带弯曲以使铝的费米能级εF与n型硅的费米能级εF相一致。此时，如图12所示，铝的费米能级εF低于硅的导带能级。
在此，当具有硅的能带间隙以上能量的光入射到硅中时，位于价电子带的电子通过光电效应而被激发至导带，从而生成一对空穴和电子。被激发到价电子带的电子向能级更低的铝移动。由此可知，电子从n型硅向铝放出，从而抑制了铝的离子化，因而能抑制焊盘的腐蚀。
据此，在本实施方式1中，通过一边将光照射到晶片W的元件形成面整个面上一边进行切割来抑制由铝构成的焊盘11的腐蚀。
因为能通过光电效应来生成一对空穴和电子对，所以照射到晶片W的元件形成面上的光只要具有硅的能带间隙以上的能量即可。因此，可以使用例如波长为1.1μm以下的光。而且，当使用硅以外的半导体材料时，可以使用具有该半导体材料的能带间隙以上能量的光。
另外，如果晶片W元件形成面上的光的平均照度大致在70勒克司以上，就能取得防止焊盘11腐蚀的效果。特别是从能有效防止焊盘11腐蚀的观点来考虑，若使光的平均照度为80勒克司以上特别是100勒克司以上则能取得显著的效果。虽然从防止焊盘腐蚀的观点来考虑，照射到晶片W的元件形成面上的光的照度没有上限值，但实际上不到2000勒克司。进而，例如从减少切割装置1的功率消耗来抑制、降低制造成本的观点来考虑，则希望平均照度为能取得效果的最小限度，希望光的平均照度不到1500勒克司或者不到1300勒克司，甚至希望不到1200勒克司。而且，即使不到500勒克司、不到300勒克司或者不到200勒克司，也能取得防止焊盘腐蚀的效果。
在本实施方式1中，虽然例示了由铝来形成焊盘11的例子，但并不局限于此，例如使用硅化铝(AlSi)、硅化铝铜(AlCuSi)等以铝为主要成分的材料也能取得同样的效果。
另外，在本实施方式1中，如图1所示，虽然针对外壳8内安装照明设备7a、7b进行了说明，但照明设备的配置并不局限于此，也可以例如如图13所示，在切割装置1的内部也可以配置多个照明设备20a～20d；还可以如图20所示，在切割装置1的内也可以配置多个照明设备37a～37c。
图13是切割台3a附近的放大图。在图13中设置有照明设备20a～20d并使它们围绕在载有晶片W的切割台3a的周围附近。因而具有以下优点：在切割工序中，即使是晶片W上存在着隐藏于主轴5的区域，光也很容易到达该区域。即由于晶片W的附近设置有多个照明设备20a～20d，所以光很容易照射到晶片W的元件形成面的整个面上。
下面，对使用了本实施方式1中切割装置的半导体器件的制造方法进行说明。在本实施方式1中，作为半导体器件，以二极管为例进行说明。
首先，如图14所示，准备由高浓度导入了例如锑(Sb)等n型杂质的硅所构成的晶片30。导入该晶片30中的n型杂质的浓度例如为1×1019个/cm3～1×1020个/cm3。
接着，在晶片30的主面(元件形成面)上，通过使导入了例如磷(P)等n型杂质的硅层外延生长来形成外延层31。导入该外延层31的n型杂质的浓度例如为1×1016个/cm3～1×1019个/cm3。
然后，通过对晶片30实施热处理而在外延层31上形成氧化硅膜32。而且，在该氧化硅膜32上形成光致抗蚀剂膜(未图示)之后，通过曝光、显影对光致抗蚀剂膜进行图案形成。进行图案形成以使对用于形成p型半导体区域的区域开口。
接着，将进行了图案形成的光致抗蚀剂膜作为掩模对氧化硅膜32进行蚀刻，据此有选择地形成用于形成p型半导体区域的开口部32a。然后，在除去光致抗蚀剂膜后，在包含开口部32a的外延区域31上形成例如PBF(Poly Boron Film)。
然后，通过在大约900℃的气氛中对晶片30进行退火处理，使PBF内的硼(B)扩散到作为n型半导体区域的外延层31中，从而形成p型半导体区域33。而后，通过在氮气(N2)的气氛中对晶片30实施大约1000℃的热处理，在外延层31与p型半导体区域33的边界上形成PN结。据此就能形成二极管元件。
接着，如图15所示，例如使用溅射法在晶片30的主面上形成由铝(Al)和硅(Si)构成的膜。而后，通过使用光刻技术和蚀刻技术对由铝和硅构成的膜进行图案形成，从而形成电极34。
然后，如图16所示，通过使用例如CVD法在晶片30的主面上形成氮化硅膜，就能形成由氮化硅膜构成的表面保护膜35。而后，使用光刻技术和蚀刻技术对表面保护膜35进行图案形成。进行图案形成以使电极34的表面露出。
接着，如图17所示，研磨晶片30的背面使晶片30的厚度变薄。然后，在洗净晶片30之后，如图18所示，例如通过蒸镀法等在晶片30的背面形成例如形成金(Au)膜的背面电极36。这样一来，就可以在晶片30上形成多个二极管。
接着，如图19所示，将形成了多个二极管的晶片30配置于贴附了切割带9的框架10的中央部位。此时，晶片30被贴附在具有粘着性的切割带9上。
然后，如图20所示，进行晶片30的切割。即通过使晶片与安装在主轴5上进行高速旋转的刀片4a、4b接触来将晶片30切断成为一个个芯片。此时，对刀片4a、4b与晶片30的接触部分施加冷却水(未图示)。
在晶片30的切割中，如图20所示，例如通过照明设备37a～37c使光照射到晶片30上。因此，即使由于切割而产生的硅片附着在形成于晶片上的电极(焊盘)34上，也能防止将由此产生的电极34的腐蚀。即，一般在晶片30的切割中，由于主轴5等而在晶片30上形成成为影子的区域，在该成为影子的区域，当硅片附着在电极34上时，则由于电蚀而导致电极腐蚀。但是，在本实施方式1中，通过设置照明设备37a～37c，使由于主轴5等而形成影子的区域也能照射到光。即在切割工序中，由于光能照射到晶片30的元件形成面的整个面上，所以不会形成成为影子的区域。因此，即使在以铝为主要成分而包含的电极34上附着硅片，也能防止电极34的腐蚀。
而且，在本实施方式1中的切割装置1中，如图1所示，例示了通过照明设备7a、7b来进行光照射，但在图20中，为了更容易理解光照射到晶片W的元件形成面的整个面上这一点，而设置了照明设备37a～37c来进行了说明。因此，如图1所示，不用说即使在配置了照明设备7a、7b的情况下也同样可以使光照射到晶片W的元件形成面的整个面上。
接着，如图21所示，在通过切割而将晶片30分离成一个个芯片CP之后，从切割带9的下面(没有贴附晶片30的面)照射紫外线。据此来降低切割带9的粘着性，从而便于抽取芯片。
然后，在抽取芯片后，如图22所示，使该芯片CP的背面电极36与一对引线38a、38b中的引线38b连接。接着，例如使用金属线(wire)39连接形成在芯片CP上的电极34和另一方的引线38a。
接着，在引线38a、38b的内端部，通过由树脂40密封芯片CP和金属线39就能形成二极管封装。这样，根据本实施方式1中的半导体器件的制造方法，通过在切割装置1中设置照明设备37a～37c而使光在切割中照射到晶片30的元件形成面的整个面上，所以能防止由于硅片与电极34接触而产生的电极34的腐蚀。因此，能够防止制造出电极34被腐蚀或已消失的次品，从而提高产品的成品率。
(实施方式2)
在上述实施方式1中，以二极管的制造方法为例，对本申请所公开的发明之一的切割进行了说明，而在实施方式2中，将以双极晶体管的制造方法为例，对本申请所公开的发明之一的切割进行了说明。
首先，如图23所示，准备导入了硼(B)等p型杂质的晶片50。而后，在晶片50的主面(元件形成面)上例如形成导入了硼(B)等p型杂质的外延层51。外延层51例如可以使用外延生成法来形成。
然后，在外延层51内形成n型半导体区域52。该n型半导体区域52可以使用光刻技术和离子注入法来形成。即通过光刻技术对光致抗蚀剂膜进行图案形成，将进行了图案形成的光致抗蚀剂膜作为掩模，通过在晶片30内导入磷和砷等n型杂质而形成n型半导体区域52。
接着，在n型半导体区域52内形成p型半导体区域53。p型半导体区域53可以使用光刻技术和离子注入法来形成。这样一来，通过形成外延层51、n型半导体区域52和p型半导体区域53就能形成pnp结构。
然后，在晶片50的主面上形成氧化硅膜54。接着，通过使用光刻技术和蚀刻技术对氧化硅膜54进行图案形成。进行图案形成以使电极形成区域开口。
接着，例如使用溅射法在晶片50上形成由铝和硅构成的膜。而后，如图24所示，通过使用光刻技术和蚀刻技术对由铝和硅构成的膜进行图案形成，从而形成发射极电极55和基极电极56。
然后，通过使用例如CVD法在晶片50上形成氮化硅膜来形成由氮化硅膜构成的表面保护膜57。而后，如图25所示，使用光刻技术和蚀刻技术对表面保护膜57进行图案形成。进行图案形成以使发射极电极55和基极电极56露出。
接着，如图26所示，研磨晶片50的背面使晶片50的厚度变薄。然后，在洗净晶片50之后，如图27所示，例如通过蒸镀法等在晶片50的背面形成例如形成金(Au)膜的背面电极58。这样一来，就可以在晶片50上形成多个双极晶体管。
然后，进行形成了多个双极晶体管的晶片50的切割。切割的进行与在上述实施方式1中说明的图19-图21的工序相同。即，如图19所示，在晶片50(在图19-图21中记载为晶片30)的背面贴附切割带9之后，如图20所示，一边对晶片50的元件形成面的整个面进行光照射，一边将晶片50切割分成一个个芯片CP。据此，因为切割工序中不会在晶片50上形成成为影子的区域，所以能防止由于硅片附着在发射极电极55和基极电极56所引起的腐蚀。
接着，如图28所示，在进行了光照射切割之后(S101)，将切割分开的芯片CP安装到引线框架上(S102)。而后，分别用金属线连接形成在所安装芯片CP上的发射极电极55或基极电极56和引线框架上的引线(S103)。
然后，在用树脂对芯片CP进行密封之后(S104)，进行封装成形(S105)。而后，在对封装后的半导体装置进行拣选处理之后(S106)，进行检查(S107)，将判断为合格品的产品上市(S108)。
根据本实施方式2可以取得与上述实施方式1相同的效果。即通过在切割装置1中设置照明设备37a～37c而使光在切割中照射到晶片50的元件形成面的整个面上，所以能防止由于发射极电极55或基极电极56与硅片接触而产生的腐蚀。因此，能够防止发射极电极55或基极电极56被腐蚀或已消失的次品，从而提高产品的成品率。
(实施方式3)
在上述实施方式2中，以双极晶体管的制造方法为例，对本申请所公开的发明之一的切割进行了说明，而在实施方式3中，将以IC入口(inlet)的制造方法为例，对本申请所公开的发明之一的切割进行了说明。
所谓IC入口，是指包含掩模ROM(Read Only Memory)(只读存储器)等和EEPROM(Electrically Erasable Programmable Read OnlyMemory)(电可擦除只读存储器)等信息存储集成电路元件和与此相连接的天线的存储器和天线的集合体。该IC入口，将微波等电磁波照射IC入口，通过接收来自IC入口的电磁波就能读取写入IC入口内部的信息，从而根据所读取的信息就能识别商品的来源、生产者、品质等。
下面，对IC入口的制造方法进行说明。首先，使用众所周知的技术来形成图29所示的结构。即在晶片60上形成导入了n型杂质的n型阱61和导入了p型杂质的p型半导体区域62、63。然后，使用例如CVD法在晶片60上形成氧硅膜64之后，通过使用光刻技术和蚀刻技术在该氧化硅膜64上形成向p型半导体区域63贯通的连接孔。
然后，在氧化硅膜64上形成导体膜以掩埋连接孔。而后，使导体膜留在连接孔内，而通过使用CMP法除去形成在氧化硅膜64上无用的导体膜来形成插头。
接着，在形成了插头的氧化硅膜64上例如形成铝膜。该铝膜例如能使用溅射法形成。而后，使用光刻技术和蚀刻技术对铝膜进行图案形成，据此而形成布线65。
同样，在布线65上形成氧化硅膜66之后，在该氧化硅膜66上形成连接到布线65的插头。然后，在氧化硅膜66上形成连接该插头的布线67。布线67例如由铝膜形成。
接着，在布线67上形成氧化硅膜68之后，在该氧化硅膜68上形成连接到布线67的插头。然后，在氧化硅膜68上形成连接该插头的电极69。电极69例如由铝膜形成。
然后，由图30所示，使用例如CVD法在晶片60的主面上形成氮化硅膜，形成由该氮化硅膜构成的表面保护膜70。而后，使用光刻技术和蚀刻技术对表面保护膜70进行图案形成。进行图案形成以使电极69露出。
接着，如图31所示，研磨晶片60的背面使晶片60的厚度变薄。这样一来，就实施如图32所示的晶片工序(S201)。然后，进行晶片60的光照射切割(S202)。切割的进行与在上述实施方式1中说明的图19-图21的工序相同。即，如图19所示，在晶片60(在图19-图21中记载为晶片30)的背面贴附切割带9之后，如图20所示，一边对晶片60的元件形成面的整个面进行光照射，一边将晶片60切割分成一个个芯片CP。据此，因为切割工序中不会在晶片60上形成成为影子的区域，所以能防止由于硅片附着在电极69上所引起的腐蚀。
另一方面，在绝缘膜上形成天线以在另外的工序中形成带天线的绝缘膜(S203)。
然后，将芯片CP连接到形成于绝缘膜的天线上(S204)。而后，通过用树脂密封芯片CP来形成IC入口(S205)。而后，在对IC入口进行检查(S206)，将判断为合格品的IC入口上市(S207)。
根据本实施方式3可以取得与上述实施方式1相同的效果。即通过在切割装置1中设置照明设备37a～37c而使光在切割中照射到晶片60的元件形成面的整个面上，所以能防止由于电极69与硅片接触而产生的腐蚀。因此，能够防止电极69腐蚀或消失的次品，从而提高产品的成品率。
(实施方式4)
在本实施方式4中，举例说明将本申请所公开的发明之一适用于与上述实施方式1中说明的切割装置结构不同的切割装置。
图33是表示本实施方式4中的切割装置80的图。在图33中，本实施方式4中的切割装置80具有晶片盒室81、定位室82、切割室(切割处理部)83、切割台84、刀片85a、85b、主轴86、外壳87、照明设备87a。
下面对这些构成要素中与上述实施方式1不同的构成要素进行说明。在本实施方式4中的切割装置80中设有定位室82。该定位室82用于调整切割晶片的位置。通过未图示的定位照相机来调整要切割的线。在实施方式1中由于是通过主轴5来进行该定位的，所以没有另设定位室。
将照明设备87a设置在位于切割装置80的前面的外壳87的内部这一点，与设置在切割装置1的前面和背面的外壳8中的上述实施方式1不同。虽然这是因为切割装置的布局结构不同，但无论是哪一种装置，在进行切割时光都能照射到晶片的元件形成面的整个面上这一点是相同的。并且，虽然将照明设备87a设置在外壳的内部，但是在外壳具有透射性的情况下也可以将照明设备87a设置在外壳的外部。
另外，切割装置80与实施方式1中的切割装置1的一大区别点在于：用于晶片切断的刀片(第一切割刀片)85a和刀片(第二切割刀片)85b的配置位置不同。即在上述实施方式1中，如图2所示，在与切割方向交叉的方向上并列设置刀片4a、4b。而在本实施方式4的切割装置80中，在切割方向上并列设置刀片85a、85b。即刀片85a、85b由主轴86保持以使其实质上属于同一个面。因此，实施方式1中的切割装置1与本实施方式4中的切割装置80的切割动作不同。
下面使用图34和图35来说明本实施方式4中的切割装置80的切割动作。
图34是表示在切割装置80中进行切割的情形的图。在图34中，将晶片W配置于贴附了切割带9的框架10的中央部，贴附在切割带9上。当用切割装置80切割该晶片W时，刀片85a、85b沿切割方向(Y方向)排列配置。因此，同时用刀片85a和刀片85b来切割一条切割线。这一点与刀片4a、4b被排列配置于与切断方向交叉(正交)的方向且刀片4a切割的线与刀片4b切割的线不同的切割装置1是不相同的。
刀片85a的切断刀面比刀片85b的切断刀面要厚，首先，晶片W由切断刀面相对厚的刀片85a切入至晶片W厚度的大约一半。然后再通过切断刀面相对薄的刀片85b将晶片W完全切断。这样一来，当预定方向的切割全部结束后，如图35所示，使晶片W旋转90度来进行切割，最终将晶片W切断成一个个芯片。而且，在此例示了通过一对刀片85a、85b来完全切断晶片的情况，但并不局限于此，也可以只是大致上完全切断，还可以是留下一半或相当部分。
下面，参照图36和图37对切割中的晶片W的动作进行说明。图36是从上方看到的使用一对刀片85a、85b来切割晶片W的状态图。如图36所示，晶片W被配置为使其定向平面平行于X轴方向。首先，如步骤1所示，在用定位(校准)定位照相机88调整了晶片W的位置后，通过使晶片W在X轴方向的负方向(从右侧向左侧)移动来进行切割。此时，晶片W横穿定位照相机88和主轴86的下方，呈步骤2所示的状态。接着，为了变换切割线而用定位照相机88调整晶片W的位置，使晶片W向Y轴的负方向稍微移动。而后，如步骤2到步骤3所示，使晶片W在X轴方向的正方向(从左侧向右侧)移动来进行切割。此时，晶片W也横穿主轴86和定位照相机88的下方。
接着，如步骤4所示，在使晶片W向Y轴的负方向稍微移动后，如步骤4到步骤5所示，使晶片W在X轴方向的负方向(从右侧向左侧)移动来进行切割。这样来进行预定方向的切割。
在如图6所示的实施方式1中，在进行预定方向的切割时，晶片W的区域中存在着隐藏于主轴5的区域SR1。而在图36所示的本实施方式4中，在进行预定方向切割的全部时间内，在晶片W的区域中并不存在隐藏于主轴86的区域。但是，晶片W在切割时暂时通过主轴86和定位照相机88的下方。因此，当切割装置80中不存在照明设备87a时，通过主轴86或定位照相机88的下方的晶片W的区域形成影子，因此，当照明设备87a不存在时，通过主轴86或定位照相机88下方的时间多的区域，相对地光照射不到的时间增多。在本实施方式4的切割动作中，相对地光照射不到的时间较多的区域是如图36所示的区域SR4。
接着，在如图36所示的切割动作完成后，如图37所示，使晶片W旋转90度之后再对其进行切割。这种情况也与对图36所进行的说明相同，进行从图37的步骤1到步骤5的动作，但是在图37的情况下，在晶片W上也存在着通过主轴86或定位照相机88下方的时间相对较多的区域SR5。这样，在不具有照明设备87a的切割装置中就存在着相对地光照射不到的区域SR4和区域SR5。特别是区域SR4和区域SR5互相重叠的区域SR6，由于在相互垂直的两个方向的切割中，在任何情况下其通过主轴86或定位照相机88下方的时间都会比较多，所以光最不易到达。
在此，如图35所示，在本实施方式4的切割装置80中具有照明设备87a。该照明设备87a配置为在切割动作中使光照射到晶片W的元件形成面的整个面上。因此，即使在晶片W通过主轴86或定位照相机88的下方时，光也能照射到晶片W的整个面上。即因为在本实施方式4的切割装置80中设置有照明设备87a，所以不存在上述相对地光照射不到的区域SR4～SR6。
由此，根据使用了本实施方式4的切割装置的半导体器件的制造方法，由于照明设备87a被配置为使其在切割动作中将光照射到晶片W的元件形成面的整个面上，所以能防止由于形成在晶片W上的电极与切割时产生的硅片相接触而发生的腐蚀。所以能防止制造出电极被腐蚀或已消失的次品，从而提高产品的成品率。
即根据本实施方式4，一边向形成了具有以铝为主要成分的电极的半导体器件的上述晶片W的第一主面上提供水或者以水为主要成分的药液，一边通过利用实质上保持在同一面上的刀片85a和刀片85b，从第一主面侧开始分两步对划线区域进行切割，在该工序中，使第一主面上保持70勒克司以上的平均照度，并且，在第一主面上保持最低照度以使第一主面的任一位置上其照度不会低于70勒克司。因此，能防止由于形成在晶片W上的电极与切割时产生的硅片接触而发生的腐蚀。
即使在本实施方式4中，只要晶片W元件形成面上的光的平均照度和第一主面上最低照度大致在70勒克司以上，就能取得防止焊盘11腐蚀的效果。特别是从能有效防止焊盘11腐蚀的观点来看，若使光的平均照度和第一主面上最低照度为80勒克司以上尤其是100勒克司以上，就能取得显著的效果。虽然从防止焊盘腐蚀的观点来看，照射到晶片W的元件形成面上的光的平均照度和第一主面上最低照度没有上限值，但实际上不到2000勒克司。进而，例如从降低切割装置1的功率消耗来抑制、降低制造成本的观点来看，则希望照度为能取得效果的最小限度，希望为不到1500勒克司或者不到1300勒克司，更希望为不到1200勒克司。
而且，虽然图35所示的切割装置80是在外壳87中设置了照明设备87a，但是也可以如图38所示的那样设置照明设备89a-89e使它们分布在切割台84的周围。通过这样配置照明设备89a-89e，就可以使光照射到切割中的晶片W的整个面上。
以上，根据本发明的具体实施方式对本发明人所进行的发明作了具体说明，但本发明并不局限于上述实施方式，即在不脱离本发明要点的范围内可以对其进行各种变更。
虽然在上述实施方式的切割装置中设置了照明设备，但其配置以及照明光的种类并不局限于上述实施方式中所作的说明。即在晶片由硅构成的情况下，照明光可以是波长为1.1μm以下的光，另外，照明设备可以如下配置，即在切割动作中使光照射到晶片的元件形成面的整个面上。
在上述实施方式中，作为所要制造的半导体器件的一例，对二极管、双极晶体管和IC入口进行了说明，但并不局限于此，本发明可以广泛适用于半导体器件的制造。
在上述实施方式中，对使用一对刀片来进行晶片切割的例子作了说明，但并不局限于此，使用一个刀片来进行晶片切割的情况也同样能适用上述实施方式中说明的半导体器件的制造方法。
工业可利用性
下面，简要说明本申请所公开的发明之中代表性发明所得到的有益效果。
当切割晶片时，由于使用照明设备将光照射到晶片上，所以能抑制由于硅片附着在以铝为主要成分的电极上而发生的电极腐蚀。

Claims (20)

1.一种半导体器件的制造方法，包括以下步骤：
(a)将完成了晶片工序的处理的半导体晶片设置在切割装置内，且配置在由半透明或遮光性的外壳所覆盖的切割处理部内的切割台上的步骤；
(b)用保持为彼此侧面相对的第一切割刀片和第二切割刀片，一边向形成了具有以铝为主要成分的电极的半导体器件的、上述半导体晶片的第一主面上提供水或者以水为主要成分的药液，一边从上述第一主面一侧分两步对划线区域进行切割的步骤；
在此，在上述(b)步骤中，上述第一主面保持为70勒克司以上的平均照度。
2.根据权利要求1所述的半导体器件的制造方法，在上述(b)步骤中保持第一主面上最低照度，以使上述第一主面的任一位置上的照度都不低于70勒克司。
3.根据权利要求1所述的半导体器件的制造方法，上述(b)步骤中的照度通过设置在上述切割装置内的照明来保持。
4.根据权利要求1所述的半导体器件的制造方法，上述(b)步骤中的照度通过设置在上述切割装置内的多个照明来保持。
5.根据权利要求1所述的半导体器件的制造方法，上述平均照度为70勒克司以上且不到2000勒克司。
6.根据权利要求1所述的半导体器件的制造方法，上述平均照度为80勒克司以上且不到1500勒克司。
7.根据权利要求1所述的半导体器件的制造方法，上述平均照度为90勒克司以上且不到1300勒克司。
8.根据权利要求1所述的半导体器件的制造方法，上述平均照度为100勒克司以上且不到1200勒克司。
9.根据权利要求1所述的半导体器件的制造方法，上述平均照度为80勒克司以上且不到500勒克司。
10.根据权利要求1所述的半导体器件的制造方法，上述平均照度为90勒克司以上且不到300勒克司。
11.一种半导体器件的制造方法，包括以下步骤：
(a)将完成了半导体晶片工序处理的半导体晶片设置在切割装置内，且配置在切割处理部内的切割台上的步骤；
(b)用保持为实质上属于同一个面的第一切割刀片和第二切割刀片，一边向形成了具有以铝为主要成分的电极的半导体器件的、上述半导体晶片的第一主面上提供水或者以水为主要成分的药液，一边从上述第一主面一侧分两步对划线区域进行切割的步骤；
在此，在上述(b)步骤中，上述第一主面保持为70勒克司以上的平均照度，且上述第一主面上最低照度保持为使得上述第一主面的任一位置上的照度都不低于70勒克司。
12.根据权利要求11所述的半导体器件的制造方法，上述平均照度和上述第一主面上最低照度为70勒克司以上且不到2000勒克司。
13.根据权利要求11所述的半导体器件的制造方法，上述平均照度和上述第一主面上最低照度为80勒克司以上且不到1500勒克司。
14.根据权利要求11所述的半导体器件的制造方法，上述平均照度和上述第一主面上最低照度为90勒克司以上且不到1300勒克司。
15.根据权利要求11所述的半导体器件的制造方法，上述平均照度和上述第一主面上最低照度为100勒克司以上且不到1200勒克司。
16.根据权利要求11所述的半导体器件的制造方法，上述平均照度和上述第一主面上最低照度为80勒克司以上。
17.根据权利要求11所述的半导体器件的制造方法，上述(b)步骤中的照度通过设置在上述切割装置内的照明来保持。
18.根据权利要求11所述的半导体器件的制造方法，上述(b)步骤中的照度通过设置在上述切割装置内的多个照明来保持。
19.一种半导体器件的制造方法，包括以下步骤：
(a)将完成了半导体晶片工序处理的半导体晶片设置在切割装置内，且配置在切割处理部内的切割台上的步骤；
(b)用切割刀片，一边向形成了具有以铝为主要成分的电极的半导体器件的、上述半导体晶片的第一主面上提供水或者以水为主要成分的药液，一边从上述第一主面一侧对划线区域进行切割的步骤；
在此，在上述(b)步骤中，上述第一主面保持为70勒克司以上的平均照度。
20.根据权利要求19所述的半导体器件的制造方法，上述(b)步骤的处理时间为30分钟以上。
CNB2004800438858A 2004-07-22 2004-07-22 半导体器件的制造方法 Expired - Fee Related CN100440444C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/010780 WO2006008829A1 (ja) 2004-07-22 2004-07-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101010784A true CN101010784A (zh) 2007-08-01
CN100440444C CN100440444C (zh) 2008-12-03

Family

ID=35784965

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800438858A Expired - Fee Related CN100440444C (zh) 2004-07-22 2004-07-22 半导体器件的制造方法

Country Status (4)

Country Link
US (2) US20080138962A1 (zh)
JP (1) JP4566195B2 (zh)
CN (1) CN100440444C (zh)
WO (1) WO2006008829A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033789A (zh) * 2015-03-18 2016-10-19 比亚迪股份有限公司 荧光粉基板及其制作方法和复合发光led及其制作方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721656B1 (ko) * 2005-11-01 2007-05-23 주식회사 엘지화학 유기 전기 소자
WO2007083918A1 (en) 2006-01-18 2007-07-26 Lg Chem. Ltd. Oled having stacked organic light-emitting units
JP4861072B2 (ja) * 2006-06-20 2012-01-25 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4851415B2 (ja) * 2007-10-10 2012-01-11 日東電工株式会社 紫外線照射方法およびこれを用いた装置
US20100140679A1 (en) * 2008-12-05 2010-06-10 Walker Andrew J Stacked dual-gate nmos devices with antimony source-drain regions and methods for manufacturing thereof
US20120252829A1 (en) * 2011-04-01 2012-10-04 Jie Lin Tivozanib and capecitabine combination therapy
JP2013069814A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp 半導体装置の製造方法
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
US9847283B1 (en) 2016-11-06 2017-12-19 Nexperia B.V. Semiconductor device with wettable corner leads
JP6812079B2 (ja) * 2017-03-13 2021-01-13 株式会社ディスコ 被加工物の加工方法
US11077576B1 (en) * 2017-09-26 2021-08-03 Harry Eugene Talbott Tile cutting device
JP6509300B1 (ja) * 2017-10-25 2019-05-08 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54130880A (en) * 1978-04-03 1979-10-11 Hitachi Ltd Detector for chip position on semiconductor wafer
US4213117A (en) * 1977-11-28 1980-07-15 Hitachi, Ltd. Method and apparatus for detecting positions of chips on a semiconductor wafer
JPH05259275A (ja) * 1992-03-16 1993-10-08 Murata Mfg Co Ltd 半導体製造方法
JPH06232255A (ja) 1993-01-29 1994-08-19 Disco Abrasive Syst Ltd ウェーハのダイシング方法
JPH06252144A (ja) * 1993-03-01 1994-09-09 Matsushita Electron Corp 半導体装置の製造方法
JP3613838B2 (ja) * 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
JPH0917752A (ja) 1995-06-28 1997-01-17 Sony Corp 偏平な被切削物の切断方法及びその装置
US5716459A (en) * 1995-12-13 1998-02-10 Hughes Aircraft Company Monolithically integrated solar cell microarray and fabrication method
JP3223421B2 (ja) * 1996-08-13 2001-10-29 株式会社東京精密 ダイシング装置
JP3475421B2 (ja) * 1996-09-18 2003-12-08 ソニー株式会社 液晶表示装置
US6250192B1 (en) * 1996-11-12 2001-06-26 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US5904547A (en) * 1996-12-26 1999-05-18 Motorola, Inc. Apparatus for dicing a semiconductor device substrate and a process therefor
US6153043A (en) * 1998-02-06 2000-11-28 International Business Machines Corporation Elimination of photo-induced electrochemical dissolution in chemical mechanical polishing
JPH11297644A (ja) 1998-04-13 1999-10-29 Fujitsu Ltd ダイシング方法及びダイシング装置
AU1925600A (en) * 1998-11-30 2000-06-19 Regents Of The University Of California, The Micro-electromechanical block regulating fluid flow
US6989608B2 (en) * 2004-04-01 2006-01-24 Atmel Corporation Method and apparatus to eliminate galvanic corrosion on copper doped aluminum bond pads on integrated circuits
WO2001048813A1 (fr) * 1999-12-28 2001-07-05 Ebara Corporation Procede et dispositif pouvant empecher l'oxydation a la surface d'un substrat
JP2001211044A (ja) * 2000-01-25 2001-08-03 Matsushita Electric Ind Co Ltd 弾性表面波デバイスの製造方法
JP2002343756A (ja) * 2001-05-21 2002-11-29 Tokyo Seimitsu Co Ltd ウェーハ平面加工装置
JP2003045901A (ja) * 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003203887A (ja) * 2002-01-10 2003-07-18 Disco Abrasive Syst Ltd 切削装置
TWI265550B (en) * 2002-05-14 2006-11-01 Toshiba Corp Fabrication method, manufacturing method for semiconductor device, and fabrication device
US6582983B1 (en) * 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP2004095856A (ja) * 2002-08-30 2004-03-25 Disco Abrasive Syst Ltd ダイシング装置の開閉カバー
JP4790229B2 (ja) * 2004-04-27 2011-10-12 株式会社ディスコ 切削装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033789A (zh) * 2015-03-18 2016-10-19 比亚迪股份有限公司 荧光粉基板及其制作方法和复合发光led及其制作方法

Also Published As

Publication number Publication date
JP4566195B2 (ja) 2010-10-20
CN100440444C (zh) 2008-12-03
US20090215247A1 (en) 2009-08-27
US20080138962A1 (en) 2008-06-12
WO2006008829A1 (ja) 2006-01-26
JPWO2006008829A1 (ja) 2008-05-01
US7998793B2 (en) 2011-08-16

Similar Documents

Publication Publication Date Title
US7998793B2 (en) Light illumination during wafer dicing to prevent aluminum corrosion
CN101930943B (zh) 半导体器件的制造方法
CN101542714B (zh) 半导体芯片制造方法
US9236305B2 (en) Wafer dicing with etch chamber shield ring for film frame wafer applications
TWI237910B (en) Lighting module and its production method
CN104584214B (zh) 载体晶片从器件晶片的激光去键合
TWI513029B (zh) 光電半導體模組及其製造方法
US20120104450A1 (en) Light emitting diode optical emitter with transparent electrical connectors
CN104380437A (zh) 使用双面uv可固化胶膜的激光与等离子体蚀刻晶圆切割
TW200507040A (en) Semiconductor device and manufacturing method thereof
CN101308813A (zh) 元件的制造方法
CN111599754B (zh) 一种超薄晶圆加工工艺
US20120032212A1 (en) Method of light emitting diode sidewall passivation
CN102024685A (zh) 包含侧缘形状和织构的半导体晶片
KR20150004246A (ko) 차폐된 실리콘 기판을 갖는 발광 디바이스
US20150214111A1 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US11807522B2 (en) Encapsulant barrier
US6187611B1 (en) Monolithic surface mount semiconductor device and method for fabricating same
US9130030B1 (en) Baking tool for improved wafer coating process
CN105529303B (zh) 键合工艺中去除气泡区域的方法
US7727812B2 (en) Singulation method of semiconductor device
CN107623061A (zh) 一种抑制薄膜led芯片光反射金属层球聚的方法
US7531432B2 (en) Block-molded semiconductor device singulation methods and systems
EP2720282A1 (en) Led chip unit and manufacturing method thereof, and led module
CN114068603A (zh) 磁性发光结构及磁性发光元件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20101020

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Renesas Technology Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

Termination date: 20190722

CF01 Termination of patent right due to non-payment of annual fee