CN101542714B - 半导体芯片制造方法 - Google Patents

半导体芯片制造方法 Download PDF

Info

Publication number
CN101542714B
CN101542714B CN2008800000589A CN200880000058A CN101542714B CN 101542714 B CN101542714 B CN 101542714B CN 2008800000589 A CN2008800000589 A CN 2008800000589A CN 200880000058 A CN200880000058 A CN 200880000058A CN 101542714 B CN101542714 B CN 101542714B
Authority
CN
China
Prior art keywords
semiconductor wafer
plasma
seat
protection seat
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800000589A
Other languages
English (en)
Other versions
CN101542714A (zh
Inventor
有田洁
针贝笃史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101542714A publication Critical patent/CN101542714A/zh
Application granted granted Critical
Publication of CN101542714B publication Critical patent/CN101542714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在本发明方法中，半导体晶片(1)包含在多个芯片区域内形成的集成电路(3)以及在划线(2a)内形成的测试图案(4)，半导体晶片(1)通过等离子体蚀刻工艺被划分从而制造单独的半导体芯片，在半导体晶片(1)中，在等离子体蚀刻工艺中构成掩模的保护座(5)附着在半导体晶片(1)的正面(1a)，正面(1a)上已经形成有集成电路(3)；由于激光(9a)沿着划线(2a)照射，仅预定宽度的保护座(5)被除去以形成具有等离子体分割用开口部(5b)的掩模；且此外，测试图案(4)连同半导体晶片(1)的正面层通过激光(9a)被除去。结果，测试图案(4)可以通过简单步骤以更高效率除去，同时通用特性得以保证。

Description

半导体芯片制造方法
技术领域
本发明涉及通过相对于每个集成电路划分测试图案已经形成于划线上的半导体晶片来制造半导体芯片的半导体芯片制造方法。
背景技术
半导体芯片按照这种方式制造，在多个集成电路在半导体晶片的情形下按批模式已经形成之后，该半导体晶片沿划线被切割从而相对于每个集成电路被划分。尽管多种晶片切割方法在传统上已被采用，例如这样的晶片切割方法是已知的，该晶片使用旋转刀片被机械地切割(例如见专利文献1)；以及不采用该机械切割方法，另一种晶片切割方法是已知的，例如基于等离子体分割工艺的方法，其中与划线相对应的晶片的部分通过等离子体蚀刻工艺被除去来划分晶片(例如见专利文献2)，等等。
另一方面，在制造半导体芯片的阶段，当电路图案形成时，在特性测试中使用的测试图案形成于与划线相对应的区域上；以及在这些测试图案的功能达成之后，这些测试图案通过分割工艺截断或者除去。在专利文献1所示的例子中，在用于切割晶片本身的分割工艺之前，测试图案已经采用旋转刀片事先被除去，该刀片具有更宽的宽度。结果，由于测试图案的整个部分被除去，因此可以避免切割面的“模糊”，当测试图案被部分切割时会发生这种情况。
随后，专利文献3所述的另一种方法被提出，其中采用等离子体分割工艺来除去测试图案。也就是说，在该例子中，保护座附着到半导体晶片的电路形成面，使得该保护座接触到测试图案；接着，等离子体蚀刻用掩模形成于该电路形成面的背面上，且该晶片通过等离子体蚀刻工艺被切割；以及随后，在等离子体蚀刻工艺中未被除去而是留下的该测试图案连同该保护座被剥离(release)，并因此被除去。结果，在等离子体蚀刻工艺之后，电路形成面的侧面不再通过等离子体灰化来除去掩模，且因此由于等离子体灰化工艺导致的电路形成面的损伤可以消除。
[专利文献1]JP-A-2001-250800
[专利文献2]JP-A-2005-191039
[专利文献3]JP-A-2006-179768
此外，在上述专利文献中所描述的传统技术思想包括下述难点。也就是说，在专利文献1所披露的传统例子中，由于在分割步骤中需要采用两种旋转刀片的切割工作，因此工艺步骤的总数目增加，使得生产率的提高受到阻碍。此外，在专利文献3所披露的例子中，从晶片背面侧执行等离子体蚀刻工艺的步骤变得复杂，在下述情况下，即，测试图案的尺寸大且测试图案形成为使得在划线上彼此相邻的半导体芯片相互连接没有任何间隙，仅仅通过执行采用氟系列工艺气体的等离子体蚀刻工艺无法除去测试图案。结果存在这样的通用特性难点，即，可除去的对象是有限的。如前所述，在传统半导体芯片制造方法中，存在下述问题。即，在通用特性得到保证时，在分割步骤中测试图案无法高效率地通过简单步骤除去。
发明内容
因此，本发明的目的是提供一种半导体芯片制造方法，其能够通过简单的步骤以更高的效率除去测试图案，同时可以保证通用特性。
根据本发明一个方面的半导体芯片制造方法特征在于，该半导体芯片制造方法为，其中半导体晶片包含在由多条划线分隔的多个区域内形成的多个集成电路并包含在所述划线内形成的多个测试图案，该半导体晶片通过等离子体蚀刻工艺相对于每个该集成电路被划分从而制造单独的半导体芯片，且其中该半导体芯片制造方法包括：座附着步骤，用于将在所述等离子体蚀刻工艺中构成掩模的保护座附着在所述半导体晶片的正面，所述半导体晶片的正面上已经形成有所述集成电路，且进一步，该步骤用于将保持座附着在所述半导体晶片的背面，采用所述保持座保持在划分的状态下的单独的半导体芯片；测试图案除去步骤，其中，由于激光相对于已经附着有所述保护座的所述半导体晶片从保护座侧沿着该划线射出，所述划线上的仅预定宽度的所述保护座被除去以形成所述掩模，且此外，所述测试图案连同所述半导体晶片的正面层被除去；等离子体分割步骤，其中，由于与被除去的具有预定宽度的保护座相对应的所述半导体晶片内的一部分在所述测试图案除去步骤之后被等离子体蚀刻，通过照射该激光而产生的损伤层被除去，且此外，所述半导体晶片相对于每个所述单独的集成电路被划分；以及保护座除去步骤，用于在所述等离子体分割步骤之后从所述半导体晶片的正面除去所述保护座。
依据本发明，在等离子体蚀刻工艺中构成掩模的保护座附着在半导体晶片的正面，该半导体晶片的正面上已经形成有集成电路；由于激光沿着其上已经附着保护座的半导体晶片的划线从保护座侧照射，划线上的仅预定宽度的保护座被除去以形成该掩模；且此外，测试图案连同半导体晶片的正面层通过上述激光被除去。结果，测试图案可以通过简单的步骤以更高的效率除去，同时通用特性得以保证。
附图说明
图1为本发明实施例模式的半导体芯片制造方法中采用的半导体晶片的详细说明图。
图2为用于描述本发明实施例模式的半导体芯片制造方法的流程图。
图3a为用于解释本发明实施例模式的半导体芯片制造方法的步骤的说明图。
图3b为用于解释本发明实施例模式的半导体芯片制造方法的步骤的说明图。
图3c为用于解释本发明实施例模式的半导体芯片制造方法的步骤的说明图。
图3d为用于解释本发明实施例模式的半导体芯片制造方法的步骤的说明图。
图4为用于表示本发明实施例模式的半导体芯片制造方法中使用的激光加工设备(laser working apparatus)的透视图。
图5为用于示出本发明实施例模式的半导体芯片制造方法中的半导体晶片的部分断面图。
图6为用于示出本发明实施例模式的半导体芯片制造方法中使用的等离子体处理设备的断面图。
图7a为用于解释本发明实施例模式的半导体芯片制造方法的步骤的说明图。
图7b为用于解释本发明实施例模式的半导体芯片制造方法的步骤的说明图。
图7c为用于解释本发明实施例模式的半导体芯片制造方法的步骤的说明图。
图8a为用于示出本发明实施例模式的半导体芯片制造方法中的半导体晶片的部分断面图。
图8b为用于示出本发明实施例模式的半导体芯片制造方法中的半导体晶片的部分断面图。
图9a为用于解释本发明实施例模式的半导体芯片制造方法的步骤的说明图。
图9b为用于解释本发明实施例模式的半导体芯片制造方法的步骤的说明图。
图9c为用于解释本发明实施例模式的半导体芯片制造方法的步骤的说明图。
具体实施方式
下面参考附图描述本发明实施例模式。
首先，参考图1来描述本发明实施例模式的半导体芯片制造方法中采用的半导体晶片1。在图1中，通过采用布置成格子形状的划线2a，半导体晶片1已经分隔成矩形形状的多个芯片区域2(区域)，从而将相应半导体芯片彼此切断。在与半导体晶片1的电路形成面相对的正面1a，每个集成电路3已经形成于每个芯片区域2内，且测试图案4已经形成于划线2a内。测试图案4在半导体芯片制造步骤中用于特性测试等，且在测试图案4的功能已经达成之后被除去。在本实施例模式所示的半导体芯片制造方法中，相对于每个集成电路3进行等离子体分割工艺来划分半导体晶片1，从而制造单独的半导体芯片，其中该等离子体分割工艺采用等离子体蚀刻工艺。
接着，参考相应附图描述依据图2的流程图的半导体芯片制造方法的详细步骤。在图2，首先，以半导体晶片1作为对象，其中集成电路3和测试图案4均已经形成于半导体晶片1的正面1a上(见图3a)，执行保持座附着操作(步骤ST1)和保护座附着操作(步骤ST2)。应理解，备选地可以首先执行上述的保持座附着操作(步骤ST1)和保护座附着操作(步骤ST2)中的任意一个。
换言之，如图3b所示，保持座8附着在半导体晶片1的背面1b上，背面1b位于正面1a的相对侧。采用保持座8，从而在半导体晶片1已经划分成单独半导体芯片的状态下保持半导体晶片1的半导体芯片。通过将管芯附着膜6堆叠在树脂座7上来构造保持座8，管芯附着膜6作为粘合层，该粘合层用于在后续步骤的管芯结合步骤中附着半导体芯片。当该保持座8被附着时，管芯附着膜6接触背面1b。这种情况下，UV(紫外)带设计成用作树脂座7，而UV带已经设置有粘合层，该粘合层通过照射紫外线而降低其粘合力。在后续步骤的管芯结合步骤中，紫外线从UV带的下表面侧照射，使得单独的半导体芯片可以容易地分离(derived)。
此外，用于保护电路形成面的保护膜5附着到正面1a。这种情况下使用例如UV带的保护座5，而该UV带为具有粘合层的树脂座，该粘合层通过接收光而降低其粘合力。将在下文中讨论，在本实施例模式中，对于附着在半导体晶片1上的保护座5，与划线2a等效的范围被除去，且剩余的保护座被致使在等离子体蚀刻工艺中用作掩模，用于将半导体晶片1划分成单独的半导体芯片。
也就是说，在步骤ST1和ST2中，对于半导体晶片1，在等离子体蚀刻工艺中用作掩模的保护座5附着到半导体晶片1的正面1a，其中集成电路3已经形成在正面1a上，再者，在这些半导体芯片已经分别被划分的状态下用于保持半导体芯片的保持座8附着到背面1b(座附着步骤)。随后，在这种情况下，设置有管芯附着膜6的树脂座7用作保持座8。在座附着步骤中，当管芯附着膜6接触半导体晶片1的背面1b时，保持座8附着到背面1b。
接着，测试图案4被除去(步骤ST3)。这种情况下，当采用图4所示的激光加工设备10时，通过从激光加工设备10发射的激光，保护座5沿着划线2a被除去，且在掩模形成处理操作执行的同时，测试图案4被除去，上述等离子体蚀刻工艺中的掩模由此形成。
现在参考图4，描述激光加工设备10的构造。在图4，半导体晶片1保持在晶片保持单元11上，其中保护座5附着在半导体晶片1的正面1a上。传送板18通过传送机构17按照自由传送的方式布置在晶片保持单元11上方，激光照射单元9和相机19已经安装在该传送板18上。激光照射单元9将激光发生单元14产生的激光9a照射到位于激光照射单元9下方的半导体晶片1。
相机19为红外相机，并通过采用红外线对置于相机19下方的半导体晶片1成像。此时，相机19可以透过保护座5对半导体晶片1的集成电路3、识别标记等成像。随后，成像结果由识别单元16进行识别处理，使得集成电路3和划线2a在半导体晶片1内的阵列位置可被探测。
激光发生单元14、识别单元16和传送机构17是由控制单元15控制。当控制单元15响应于从操作/输入单元12输入的操作指令来控制各个结构单元时，控制单元15访问存储于工作数据存储单元13内的数据。与划线2a的阵列位置相关的数据以及与划线2a宽度相对应的分割宽度相关的数据已经存储于工作数据存储单元13内。如图3b所示，分割宽度与保护座5上半导体晶片1内划线2a相对应的区域纹合，也就是说，与边界线区域的宽度纹合。对工作数据存储单元13的数据写操作可以由操作/输入单元12来进行。
当半导体晶片1作为加工对象，上述激光加工设备10进行激光加工操作时，控制单元15基于由识别单元16探测的半导体晶片1的实际位置以及存储于工作数据存储单元13内表示划线2a位置的数据来控制传送机构17。结果，传送机构17沿着半导体晶片1上表面上方的划线2a传送激光照射单元9。随后，由于控制单元15基于与分割宽度相关的数据来控制激光发生单元14，激光9a从激光照射单元9照射，而激光9a的输出功率被恰当地选择从而除去保护座5的边界线区域5a，该边界线区域5a的除去宽度对应于分割宽度。随后，由于上述的激光加工操作被执行，仅边界线区域5a从形成于半导体晶片1的正面1a上的保护座5被除去，使得等离子体分割用掩模图案形成，其中该掩模图案内形成具有槽的开口部5b。除去的边界线区域5a对应于用于将半导体芯片彼此切断的划线2a。
当对半导体晶片1进行激光加工操作时，激光9a从设置于激光加工设备10内的激光照射单元9照射，且如图3c所示，激光照射单元9沿着半导体晶片1上的划线2a被传送。结果，如图3d所示，边界线区域5a通过从激光照射单元9照射的激光9a而被除去以形成穿透保护膜5的开口部5b，且此外，形成于半导体晶片1的正面1a上的测试图案4通过激光9a被除去。
换言之，在上述测试图案除去步骤(ST3)中，由于激光9a沿着其上已经附着保护座5的半导体晶片1的划线2a从保护座5侧照射，划线2a上形成的仅预定宽度的保护座5被除去以形成等离子体分割用掩模，且此外，测试图案4连同半导体晶片1的正面层被除去(测试图案除去步骤ST3)，而测试图案4已经形成在与半导体晶片1上的划线2a相对应的位置。上述预定宽度对应于上述分割宽度。
图5示意性详细地示出在该测试图案除去步骤ST3之后的开口部5b。在激光加工操作中，与保护座5内划线2a相对应的边界线区域5a的树脂部通过激光9a被除去，使得上述开口部5b形成。随后，开口部5b的底部一直到达保护座5的下表面，且随后，激光9a的作用可以传递到半导体晶片1的正面1a。结果，位于正面1a上的划线2a位置的测试图案4连同半导体晶片1的正面层被除去，且激光9a的作用可以进一步传递到半导体晶片1的内部。此时，包含非常小裂纹的损伤层1d形成于使用激光9a除去半导体晶片1的正面层而形成的凹部1c的表面上。
如果损伤层1d留下，则半导体晶片1的强度降低。因此必需除去损伤层1d。在本实施例模式中，在通过执行等离子体蚀刻工艺来划分半导体晶片1的等离子体分割步骤中，试图在执行等离子体蚀刻工艺的同时除去损伤层1d。此时，对于损伤层1d的形成范围在开口部5b底部的开口范围上延伸的情形，损伤层1d被设置成这种状态，即，该损伤层1d被保护座5的下表面部分地覆盖(见图5所示的箭头“a”)。这种状态下，等离子体蚀刻工艺的作用无法传递到该损伤层1d的被保护座5下表面覆盖的部分，但是即使在半导体晶片1通过等离子体分割工艺已经划分成单独的半导体芯片之后，存在一些可能性，即，损伤层1d会部分地留下。
结果，能够彻底除去等离子体蚀刻工艺中的上述有害损伤层1d的处理操作被执行(步骤ST4)。亦即，所谓的“灰化”工艺被执行以通过等离子体蚀刻工艺扩大保护座5的开口部5b的开口宽度，从而将损伤层1d的全部暴露到开口部5b的底部。在执行等离子体分割步骤ST5之前，通过执行预备等离子体蚀刻工艺来扩大通过激光9a除去的保护座5的开口部5b的开口宽度，由此执行该灰化工艺。
随后，执行等离子体分割工艺。也就是说，在测试图案除去步骤ST3之后，保护座5已被除去的半导体晶片1部分通过等离子体蚀刻工艺被蚀刻，而上述部分对应于分割宽度(即，预定宽度)，使得通过照射激光9a产生的损伤层1d被除去，且半导体晶片1也相对于每个这些集成电路3被划分(等离子体分割步骤ST5)。
接着，参考图6描述在上述的预备等离子体蚀刻工艺和等离子体分割工艺中使用的等离子体处理设备20。在图6，真空腔21的内部空间构成紧密地密封的处理空间，从而对半导体晶片1执行等离子体处理操作。在真空腔21的内部空间内，高频侧电极22和气体供给电极23按照相对布置方式来排布。作为待处理对象的半导体晶片1安装在高频侧电极22上，半导体晶片1的外围部分被绝缘环22a包围，且所安装的半导体晶片1通过真空吸着方式或者静电吸着方式而保持在高频侧电极22上。
等离子体发生用气体供给单元27a和另一等离子体发生用气体供给单元27b通过开闭阀25a、25b和流速控制阀26a、26b分别连接到气体供给电极23内形成的气体供给孔23a。等离子体发生用气体供给单元27a供给氧气气体或者氧气混合气体，该气体被用于等离子体处理操作来执行目的是能够除去保护座5和管芯附着膜6的灰化工艺。等离子体发生用气体供给单元27b供给氟系列等离子体发生用气体，该气体被用于目的是除去半导体晶片1的硅(即，主要成份)以形成分割槽的等离子体分割工艺。开闭阀25a、25b和流速控制阀26a、26b受控制，因此可以选择供给到气体供给孔23a的等离子体发生气体的种类并且可以调节气体供给流速。
所供给的等离子体发生用气体通过安装在气体供给电极23下表面上的多孔板24而均匀地喷射到安装在高频侧电极22上的半导体晶片1。在上述状态下，高频电源单元28被驱动从而施加高频电压。结果，或者氧气气体的等离子体或者氟系列的等离子体产生于气体供给电极23和高频侧电极22之间，使得用于每种情形的目的的等离子体处理操作通过采用所产生的等离子体气体来执行。在该等离子体处理步骤中，冷却单元29被驱动从而在高频侧电极22内循环冷却剂，且因此可以避免半导体晶片1的温度由于接收所产生的等离子体而上升。
换言之，当在测试图案除去步骤ST3之后得到的半导体晶片1作为对象时，使用或者氧气气体或者氧气混合气体作为等离子体发生用气体的等离子体处理操作被执行。结果，如图7a所示，氧气气体等离子体“P1”的作用传递到半导体晶片1，其中在半导体晶片1上开口部5b已经形成于保护座5内，使得氧气气体等离子体“P1”的各向同性蚀刻作用传递到保护座5和开口部5b的内部，且灰化工艺也被执行，与有机物质相对应的保护座5通过氧气气体等离子体P1转变为灰从而被除去。
现在参考图8a和8b描述上述灰化工艺所达成的具体效果。图8a示出通过激光的测试图案除去操作已经执行之后开口部5b的状态。如图8a所示，在激光加工操作已经执行之后的开口部5b内，内侧面5c不是平滑面，而是成为这种状态，即形成具有非常细条的凹凸部。随后，模糊部形成于开口部5b上缘的上缘部5d，其中在该模糊部，熔化的保护座5向上抬高并固化。此外，位于上缘部5d附近的开口部5b的一部分变为这种状态，即残渣5e被附着。在残渣5e，已经熔化的保护座5的树脂成份固化成非常小的粒子形状。此外，残留物5f位于开口部5b的底部上，而未除去部分部分地留在这些残留物5f内。随后，在上述状态下，开口部5b在底部的开口宽度变为“B1”，小于保护座5在上表面上的开口宽度。
图8b示出对图8a所示的状态通过氧气气体等离子体“P1”执行灰化工艺之后得到的开口部5b的状态。如该图所示，由于氧气气体等离子体“P1”的各向同性蚀刻作用，位于保护座5表面上以及内侧面5c的内部上的凹凸部被平滑，使得内侧面5c和上缘部5d可以变为平滑表面，且因此残渣5e和残留物5f消失。随后，蚀刻作用传递到内侧面5c和开口部5b，使得开口部5b的开口宽度扩大为“B2”，大于图8a所示的上述开口宽度“B1”。结果，可以实现有关损伤层1d的下述改进。也就是说，如图5所示，损伤层1d在其两个边缘部被保护座5部分覆盖的状态(见箭头“a”)可以改变为损伤层1d的全部在开口部5b内暴露的状态(如图7a所示)。在这种状态下执行下述的分割工艺。
接着，执行上述的等离子体分割工艺(步骤ST5)。也就是说，在下述状态下产生等离子体，即，由于开闭阀25a和25b在等离子体处理设备20内被操作，氟系列的等离子体发生用气体从等离子体发生用气体供给单元27b供给到气体供给孔23a。随后，所产生的氟气体等离子体P2的作用传递到在开口部5b内暴露的半导体晶片1，使得除去宽度的主要成份为硅的半导体晶片1可以被除去，如图7b所示。该除去宽度对应于开口部5b。
结果，沿着上下方向穿透半导体晶片1的分割槽部1e形成，使得半导体晶片1被划分成单独的半导体芯片“1*”。此时，在凹部1c的表面内形成的损伤层1d也通过该激光加工操作由于等离子体作用而被除去。如前所述，由于损伤层1d在开口部5b内已经完全暴露，该损伤层1d被彻底除去。因此根本不会出现下述问题。即，在该问题中，半导体芯片的强度降低，因为未被除去的损伤层1d部分地留下。
换言之，在等离子体分割步骤ST5，在测试图案除去步骤ST3已经执行之后，具有预定宽度的被除去的保护座5在半导体晶片1内被等离子体蚀刻，即，保护座5被等离子体蚀刻，其对应于边界线区域5a。结果，在激光加工操作中通过照射激光9a产生的损伤层1d被除去，且进一步，半导体晶片1相对于每个集成电路3被划分成单独的半导体芯片“1*”(等离子体分割步骤ST5)。
接着，执行DAF(管芯附着膜)等离子体蚀刻工艺(步骤ST6)。在该步骤ST6，等离子体在下述状态下产生，即，由于开闭阀25a和25b在激光加工设备10内被操作，等离子体发生用气体的供给源再次切换到等离子体发生用气体供给单元27a，且因此，或者氧气气体或者氧气混合气体从等离子体发生用气体供给单元27a供给到气体供给孔23a。换言之，如图7c所示，通过供给氧气气体或者氧气系列气体的等离子体发生用气体而产生的氧气气体等离子体“P1”所导致的作用，通过上述等离子体分割步骤ST5中形成的分割槽部1e传递到管芯附着膜6。
结果，在分割槽部1e内暴露且为有机物质的管芯附着膜6在灰化工艺中被氧气气体等离子体“P1”处理而被除去。换言之，管芯附着膜6通过采用由氧气气体或者包含氧气的气体产生的等离子体被蚀刻从而被除去。随后，结果，通过分割槽部1e划分的多个上述半导体芯片“1*”设置成这种状态，即，单独的半导体芯片“1*”通过管芯附着膜6由树脂座7来保持。
接着，照射紫外线从而容易地剥离保护座5(步骤ST7)。在步骤ST7，紫外线从半导体晶片1的正面1a侧照射到保护膜5，从而降低使保护座5附着到正面1a的粘合力。应注意，当在上述的等离子体分割步骤ST5中从氟系列的等离子体产生紫外线时，如果产生的紫外线的数量足够大而可以降低保护座5的粘合力，则上述的紫外线照射步骤ST7备选地可以省略。随后，粘合座被附着从而剥离和除去保护座5(步骤ST8)。换言之，如图9a所示，对应于粘合座的管芯结合座30从保护座5的上表面侧按批方式附着到多个半导体芯片“1*”。应理解，当采用紫外线可以穿过的该管芯结合座30时，可以首先执行紫外线照射步骤(ST7)和粘合座附着步骤(ST8)的任意一个。
接着，保护座除去操作被执行从而从正面1a除去保护座5(步骤ST9：保护座除去步骤)。也就是说，如图9b所示，管芯结合座30沿着向上方向被扯掉，使得保护膜5从正面1a与每个这些半导体芯片“1*”剥离。结果，可以完成半导体芯片“1*”的组装体101。组装体101具有这种的结构，即，通过将图1所示的半导体晶片1相对于每个集成电路3划分成单独的半导体芯片“1*”而制造的半导体芯片“1*”通过管芯附着膜6保持在树脂座7上。
半导体芯片“1*”的组装体101传送到管芯结合步骤，该组装体101通过诸如晶片环的夹具被保持，且随后如图9c所示，单独的半导体芯片“1*”在管芯结合步骤中依次逐一地从树脂座7分离。当半导体芯片“1*”被分离时，由于紫外线事先从对应于UV带的树脂座7的下表面侧照射，用于附着管芯附着膜6的树脂座7的粘合力降低，使得这些半导体芯片“1*”可以容易地从管芯附着膜6分离。随后，分离的半导体芯片“1*”通过对应于粘合层的管芯附着膜6而结合在板(未示出)上。
如前所述，在本实施例模式所述的半导体芯片制造方法中，在等离子体蚀刻工艺中构成分割工艺用掩模的保护座5附着在半导体晶片1的正面1a上，集成电路3已经形成于半导体晶片1上；激光从保护座5侧沿着半导体晶片1的划线2a照射，其中保护座5已经附着在该半导体晶片1上，且划线2a上仅预定宽度的保护座5被除去以形成该掩模；以及此外，测试图案4连同半导体晶片1的正面层通过上述激光被除去。
结果，可以通过简单的方法以及在等离子体分割工艺用掩模形成的同时，以更高的生产率来除去测试图案4。换言之，与传统上采用的各种方法相比，例如在分割步骤中采用两种旋转刀片而机械地除去测试图案的方法、以及从半导体晶片的电路形成面的背侧执行等离子体蚀刻工艺从而除去测试图案的方法，可以实现测试图案4的除去步骤的简化。
此外，本实施例模式中所述的方法也可以应用于下述情形，其中测试图案的尺寸大，测试图案形成为使得在划线上彼此相邻的半导体芯片相互耦合而无任何间隙。此外，依据上述方法，不再需要在传统测试图案形成情形中采用的使用例如氯系列气体的有毒气体的蚀刻工艺，在采用氟系列气体的处理气体的等离子体蚀刻工艺中可以除去测试图案。结果，由于应用本发明，可以通过采用简单步骤结构以更高的生产率来实现具有优良的通用特性的半导体芯片制造方法。
工业应用性
本发明的半导体芯片制造方法具有这样的优点，测试图案可以通过简单步骤更高效率地被除去，同时维持通用特性，且上述半导体芯片制造方法可以有用地应用到下述技术领域，即，已经形成多个集成电路的半导体晶片相对每个集成电路被划分从而制造单独的半导体芯片。
本申请是基于2008年2月8日提交的日本专利申请No.2007-028933并主张其优先权利益，其全部内容引用结合于此。

Claims (3)

1.一种半导体芯片制造方法，其中半导体晶片包含在由多条划线分隔的多个区域内形成的多个集成电路并包含在所述划线内形成的多个测试图案，所述半导体晶片通过等离子体蚀刻工艺相对于每个所述集成电路被划分从而制造单独的半导体芯片，所述半导体芯片制造方法包括：
座附着步骤，用于将在所述等离子体蚀刻工艺中构成掩模的保护座附着在所述半导体晶片的正面，所述半导体晶片的正面上已经形成有所述集成电路，且进一步，该步骤用于将保持座附着在所述半导体晶片的背面，采用所述保持座保持在划分的状态下的单独的半导体芯片；
测试图案除去步骤，其中，由于激光相对于已经附着有所述保护座的所述半导体晶片从保护座侧沿着所述划线射出，所述划线上的仅预定宽度的所述保护座被除去以形成所述掩模，且此外，所述测试图案连同所述半导体晶片的正面层被除去；
等离子体分割步骤，其中，由于与被除去的具有预定宽度的保护座相对应的所述半导体晶片内的一部分在所述测试图案除去步骤之后被等离子体蚀刻，通过照射所述激光而产生的损伤层被除去，且此外，所述半导体晶片相对于每个所述单独的半导体芯片被划分；
保护座除去步骤，用于在所述等离子体分割步骤之后从所述半导体晶片的正面除去所述保护座；
其中在所述等离子体分割步骤之前，预备等离子体蚀刻工艺被执行，用于扩大由所述激光除去的保护座的开口部的开口宽度。
2.如权利要求1所述的半导体芯片制造方法，其中具有粘合层的树脂座被采用作为所述保护座，所述粘合层的粘合力通过光而降低；以及在所述预备等离子体蚀刻工艺中，氧气气体或者包含氧气的气体被使用。
3.如权利要求1所述的半导体芯片制造方法，其中当设有管芯附着膜的树脂座用作所述保持座时，在所述座附着步骤，所述管芯附着膜接触到所述半导体晶片的背面从而附着所述保持座；以及，在所述等离子体分割步骤之后，位于彼此相邻的半导体芯片之间的所述管芯附着膜通过由氧气产生的等离子体或者由含氧气体产生的等离子体被除去。
CN2008800000589A 2007-02-08 2008-02-07 半导体芯片制造方法 Active CN101542714B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007028933A JP4840174B2 (ja) 2007-02-08 2007-02-08 半導体チップの製造方法
JP028933/2007 2007-02-08
PCT/JP2008/000171 WO2008096542A1 (en) 2007-02-08 2008-02-07 Method of manufacturing semiconductor chip

Publications (2)

Publication Number Publication Date
CN101542714A CN101542714A (zh) 2009-09-23
CN101542714B true CN101542714B (zh) 2011-01-26

Family

ID=39284166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800000589A Active CN101542714B (zh) 2007-02-08 2008-02-07 半导体芯片制造方法

Country Status (7)

Country Link
US (1) US7906410B2 (zh)
EP (1) EP2050133A1 (zh)
JP (1) JP4840174B2 (zh)
KR (1) KR20090115039A (zh)
CN (1) CN101542714B (zh)
TW (1) TW200834702A (zh)
WO (1) WO2008096542A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12131952B2 (en) 2023-03-02 2024-10-29 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch

Families Citing this family (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE316691T1 (de) * 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP4275095B2 (ja) * 2005-04-14 2009-06-10 パナソニック株式会社 半導体チップの製造方法
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
JP4840200B2 (ja) * 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7781310B2 (en) 2007-08-07 2010-08-24 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8012857B2 (en) * 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8859396B2 (en) 2007-08-07 2014-10-14 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) * 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP2010050416A (ja) * 2008-08-25 2010-03-04 Toshiba Corp 半導体装置の製造方法
US9299664B2 (en) * 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
US8384231B2 (en) 2010-01-18 2013-02-26 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US9165833B2 (en) 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US20110175209A1 (en) * 2010-01-18 2011-07-21 Seddon Michael J Method of forming an em protected semiconductor die
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
CN102315168A (zh) * 2010-07-09 2012-01-11 瑞鼎科技股份有限公司 集成电路晶圆切割方法
US8809120B2 (en) 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
USRE46339E1 (en) * 2011-03-14 2017-03-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9343365B2 (en) * 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5591181B2 (ja) * 2011-05-19 2014-09-17 パナソニック株式会社 半導体チップの製造方法
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8557683B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US20120322235A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Wafer dicing using hybrid galvanic laser scribing process with plasma etch
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US9129904B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8703581B2 (en) * 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8507363B2 (en) * 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8759197B2 (en) * 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9126285B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
US8652940B2 (en) * 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8748297B2 (en) 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US8897002B2 (en) * 2012-06-08 2014-11-25 Apple Inc. Internal components of a portable computing device
US8871613B2 (en) 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
CN103530575A (zh) * 2012-07-04 2014-01-22 北京中电华大电子设计有限责任公司 一种芯片测试模式的防护方法
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8993414B2 (en) * 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US20140057414A1 (en) * 2012-08-27 2014-02-27 Aparna Iyer Mask residue removal for substrate dicing by laser and plasma etch
US9159574B2 (en) 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
US20140065321A1 (en) * 2012-08-31 2014-03-06 Apple Inc. Pull-back design to mitigate plastic sensor cracks
US9040389B2 (en) 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
JP6166034B2 (ja) * 2012-11-22 2017-07-19 株式会社ディスコ ウエーハの加工方法
JP2014120494A (ja) * 2012-12-13 2014-06-30 Disco Abrasive Syst Ltd ウエーハの加工方法
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
JP6219565B2 (ja) * 2012-12-26 2017-10-25 株式会社ディスコ ウエーハの加工方法
CN103060920A (zh) * 2013-01-05 2013-04-24 武汉电信器件有限公司 一种高精度无污染的半导体晶片解理方法
US10449568B2 (en) 2013-01-08 2019-10-22 Hzo, Inc. Masking substrates for application of protective coatings
CN103077951B (zh) * 2013-01-09 2016-03-30 苏州晶方半导体科技股份有限公司 Bsi图像传感器的晶圆级封装方法
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
KR102029646B1 (ko) * 2013-01-31 2019-11-08 삼성전자 주식회사 반도체 장치 제조 방법
US9620379B2 (en) 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US8883614B1 (en) 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
US20150037915A1 (en) * 2013-07-31 2015-02-05 Wei-Sheng Lei Method and system for laser focus plane determination in a laser scribing process
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9406564B2 (en) 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) * 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) * 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9130030B1 (en) 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US9418894B2 (en) 2014-03-21 2016-08-16 Semiconductor Components Industries, Llc Electronic die singulation method
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8975163B1 (en) * 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9472458B2 (en) * 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
JP2015230964A (ja) * 2014-06-05 2015-12-21 株式会社ディスコ ウエーハの加工方法
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
JP6305269B2 (ja) * 2014-08-08 2018-04-04 株式会社ディスコ 加工方法
JP6377449B2 (ja) * 2014-08-12 2018-08-22 株式会社ディスコ ウエーハの分割方法
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9385041B2 (en) 2014-08-26 2016-07-05 Semiconductor Components Industries, Llc Method for insulating singulated electronic die
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US20160144608A1 (en) * 2014-11-23 2016-05-26 Mikro Mesa Technology Co., Ltd. Method for transferring device
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
JP6490459B2 (ja) * 2015-03-13 2019-03-27 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
JP6738591B2 (ja) 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
US9418895B1 (en) * 2015-03-14 2016-08-16 International Business Machines Corporation Dies for RFID devices and sensor applications
JP6509614B2 (ja) * 2015-04-08 2019-05-08 株式会社ディスコ ウエーハの分割方法
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
GB201518756D0 (en) * 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
WO2017082212A1 (ja) * 2015-11-09 2017-05-18 古河電気工業株式会社 マスク一体型表面保護テープ
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
JP6845135B2 (ja) * 2015-11-09 2021-03-17 古河電気工業株式会社 マスク一体型表面保護フィルム
JP6524419B2 (ja) * 2016-02-04 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US9972575B2 (en) * 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
JP6575874B2 (ja) * 2016-03-09 2019-09-18 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2017163070A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
JP2017163069A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
JP6800213B2 (ja) * 2016-03-31 2020-12-16 古河電気工業株式会社 マスク一体型表面保護テープ
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US10366923B2 (en) 2016-06-02 2019-07-30 Semiconductor Components Industries, Llc Method of separating electronic devices having a back layer and apparatus
JP6512454B2 (ja) 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10276423B2 (en) 2017-02-16 2019-04-30 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing element chip
JP2018133497A (ja) * 2017-02-16 2018-08-23 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2018133496A (ja) * 2017-02-16 2018-08-23 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6903375B2 (ja) * 2017-04-19 2021-07-14 株式会社ディスコ デバイスチップの製造方法
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
JP7138297B2 (ja) * 2018-03-26 2022-09-16 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7037412B2 (ja) * 2018-03-28 2022-03-16 株式会社ディスコ ウエーハの加工方法
US10916474B2 (en) 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
CN110634796A (zh) 2018-06-25 2019-12-31 半导体元件工业有限责任公司 用于处理电子管芯的方法及半导体晶圆和管芯的切单方法
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
JP7138001B2 (ja) * 2018-09-20 2022-09-15 株式会社ディスコ 加工条件選定方法
US10957595B2 (en) * 2018-10-16 2021-03-23 Cerebras Systems Inc. Systems and methods for precision fabrication of an orifice within an integrated circuit
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
CN109904119B (zh) * 2019-01-24 2021-07-27 上海南麟电子股份有限公司 一种芯片的制备方法
JP7408291B2 (ja) * 2019-03-29 2024-01-05 三井化学東セロ株式会社 電子装置の製造方法
JP7281709B2 (ja) * 2019-05-30 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
GB201917988D0 (en) 2019-12-09 2020-01-22 Spts Technologies Ltd A semiconductor wafer dicing process
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11289360B2 (en) * 2019-12-16 2022-03-29 Micron Technology, Inc. Methods and apparatus for protection of dielectric films during microelectronic component processing
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
JP7493159B2 (ja) * 2020-03-10 2024-05-31 パナソニックＩｐマネジメント株式会社 エッチング方法および素子チップの製造方法
US11393720B2 (en) * 2020-06-15 2022-07-19 Micron Technology, Inc. Die corner protection by using polymer deposition technology
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275958A (en) * 1992-01-23 1994-01-04 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor chips
US5824595A (en) * 1995-10-17 1998-10-20 Deutsche Itt Industries Gmbh Method of separating electronic elements
CN1692493A (zh) * 2002-12-11 2005-11-02 松下电器产业株式会社 半导体晶片的切割方法和切割方法中使用的保护片

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250800A (ja) 2000-03-06 2001-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP2003209096A (ja) * 2002-01-16 2003-07-25 Sekisui Chem Co Ltd プラズマエッチング処理方法及びその装置
JP4666887B2 (ja) * 2003-03-03 2011-04-06 日立化成工業株式会社 接着シート及び接着剤つき半導体チップの製造方法
US7183137B2 (en) * 2003-12-01 2007-02-27 Taiwan Semiconductor Manufacturing Company Method for dicing semiconductor wafers
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2006032419A (ja) * 2004-07-12 2006-02-02 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP4741822B2 (ja) * 2004-09-02 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4213644B2 (ja) 2004-09-09 2009-01-21 株式会社ニクニ 液処理装置
JP2006173153A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
JP4338650B2 (ja) * 2005-01-12 2009-10-07 パナソニック株式会社 半導体チップの製造方法
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4820705B2 (ja) 2006-07-24 2011-11-24 芝浦メカトロニクス株式会社 基板の処理装置
WO2008023489A1 (fr) * 2006-08-21 2008-02-28 National Institute Of Advanced Industrial Science And Technology Composé dérivé de l'acide squarique, réactif de détection d'une protéine comprenant le composé et procédé de détection d'une protéine utilisant le réactif
JP4840200B2 (ja) * 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275958A (en) * 1992-01-23 1994-01-04 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor chips
US5824595A (en) * 1995-10-17 1998-10-20 Deutsche Itt Industries Gmbh Method of separating electronic elements
CN1692493A (zh) * 2002-12-11 2005-11-02 松下电器产业株式会社 半导体晶片的切割方法和切割方法中使用的保护片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12131952B2 (en) 2023-03-02 2024-10-29 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch

Also Published As

Publication number Publication date
WO2008096542A1 (en) 2008-08-14
CN101542714A (zh) 2009-09-23
KR20090115039A (ko) 2009-11-04
JP4840174B2 (ja) 2011-12-21
TW200834702A (en) 2008-08-16
US7906410B2 (en) 2011-03-15
JP2008193034A (ja) 2008-08-21
EP2050133A1 (en) 2009-04-22
US20100173474A1 (en) 2010-07-08

Similar Documents

Publication Publication Date Title
CN101542714B (zh) 半导体芯片制造方法
JP4840200B2 (ja) 半導体チップの製造方法
JP2003179005A (ja) 半導体素子分離方法及び半導体素子分離装置
US8148240B2 (en) Method of manufacturing semiconductor chips
KR20180105571A (ko) 웨이퍼의 가공 방법
CN101436526A (zh) 半导体器件的制造方法
JP2008159985A (ja) 半導体チップの製造方法
JP2008098228A (ja) 半導体チップの製造方法
JP2006179768A (ja) 半導体チップの製造方法
JP6105808B2 (ja) ウェハのシンニング方法及び装置
CN104380437A (zh) 使用双面uv可固化胶膜的激光与等离子体蚀刻晶圆切割
KR20140083870A (ko) 웨이퍼의 가공 방법
CN109309047A (zh) 处理衬底的方法
KR20140077106A (ko) 웨이퍼의 가공 방법
CN108735667B (zh) 器件芯片的制造方法
KR20190045067A (ko) 웨이퍼의 가공 방법
JP2018041765A (ja) ウエーハの加工方法
JP5137435B2 (ja) 半導体ウェハのチップ化処理方法
CN100440444C (zh) 半导体器件的制造方法
JP7321653B2 (ja) ディスプレイパネルの製造方法
JP2006287271A (ja) 半導体装置の製造方法
US11651989B2 (en) Wafer transferring method
JP2023038724A (ja) ウエーハの移し替え方法
JP2020017676A (ja) ウェーハの加工方法
KR20220040341A (ko) 웨이퍼용 투명 진공척

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant