KR20190045067A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20190045067A
KR20190045067A KR1020180123666A KR20180123666A KR20190045067A KR 20190045067 A KR20190045067 A KR 20190045067A KR 1020180123666 A KR1020180123666 A KR 1020180123666A KR 20180123666 A KR20180123666 A KR 20180123666A KR 20190045067 A KR20190045067 A KR 20190045067A
Authority
KR
South Korea
Prior art keywords
wafer
cutting
plasma etching
processing
groove
Prior art date
Application number
KR1020180123666A
Other languages
English (en)
Inventor
류지 노리모토
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20190045067A publication Critical patent/KR20190045067A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(과제) 비용을 억제하면서도 플라즈마 에칭을 실시할 수 있는 웨이퍼의 가공 방법을 제공하는 것.
(해결 수단) 웨이퍼의 가공 방법은, 기판의 표면에 기능층이 적층되고 복수의 디바이스가 형성된 웨이퍼를, 복수의 디바이스를 구획하는 스트리트를 따라 분할하는 방법이다. 웨이퍼의 가공 방법은, 웨이퍼의 표면의 기능층측에 점착 테이프를 배치 형성하는 보호 부재 배치 형성 스텝과, 웨이퍼의 이면에 절삭 블레이드를 절입시켜, 웨이퍼의 마무리 두께를 초과하는 깊이의 절삭 홈을 스트리트를 따라 형성하는 절삭 스텝과, 척 테이블에 의해 점착 테이프측을 유지한 웨이퍼를 이면측으로부터 플라즈마 에칭하여, 절삭 홈을 웨이퍼의 표면을 향하여 확장시키고, 기판을 스트리트를 따라 분할하는 플라즈마 에칭 스텝을 구비한다.

Description

웨이퍼의 가공 방법{PROCESSING METHOD OF A WAFER}
본 발명은 웨이퍼의 가공 방법, 특히 플라즈마 다이싱에 관한 것이다.
실리콘 기판 등으로 이루어지는 반도체 웨이퍼는, 개개의 디바이스 칩으로 분할하기 위해, 절삭 블레이드나 레이저 빔을 사용한 가공 방법이 적용되는 것이 알려져 있다. 이러한 가공 방법은, 분할 예정 라인 (스트리트) 을 1 개씩 가공하여 웨이퍼를 디바이스 칩으로 분할한다. 최근의 전자 기기의 소형화로부터 디바이스 칩의 경박단소화 (輕薄短小化), 비용 삭감이 진행되어, 사이즈가 종래와 같이 10 ㎜ 를 초과하는 디바이스 칩으로부터 2 ㎜ 이하와 같은 사이즈가 작은 디바이스 칩이 다수 생산되고 있다. 사이즈가 작은 디바이스 칩을 제조하는 경우, 1 장의 웨이퍼에 대한 스트리트의 수가 격증하여, 1 라인씩 하는 가공에서는 가공 시간도 길어져 버린다.
그래서, 웨이퍼의 스트리트 전부를 일괄로 가공하는 플라즈마 다이싱이라는 수법이 개발되어 있다 (예를 들어, 특허문헌 1 참조). 특허문헌 1 에 나타난 플라즈마 다이싱은, 마스크에 의해 차폐된 영역 이외를 플라즈마 에칭에 의해 제거하고, 웨이퍼 단위로 가공을 실시하기 때문에, 스트리트의 개수가 많아져도 가공 시간이 극적으로 길어지는 경우가 없다는 효과가 있다.
그러나, 특허문헌 1 에 나타난 플라즈마 다이싱은, 에칭에 의해 제거하는 영역만을 정확하게 노출시키기 위해, 각각의 웨이퍼의 스트리트에 맞는 정밀한 마스크를 준비할 필요가 있다 (예를 들어, 특허문헌 2 및 특허문헌 3 참조).
일본 공개특허공보 2006-114825호 일본 공개특허공보 2013-055120호 일본 공개특허공보 2014-199833호
그러나, 특히 특허문헌 2 및 특허문헌 3 에 나타난 마스크는, 제조 비용 및 제조 공수의 억제, 마스크를 위치 맞춤하는 기술의 확립 등, 절삭 가공 등에 비해 비용이 비싸고 난이도가 높은 과제가 남아 있었다.
본 발명은, 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 비용을 억제하면서도 플라즈마 에칭을 실시할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
상기 서술한 과제를 해결하고, 목적을 달성하기 위해, 본 발명의 웨이퍼의 가공 방법은, 기판의 표면에 기능층이 적층되고 복수의 디바이스가 형성된 웨이퍼를, 그 복수의 디바이스를 구획하는 스트리트를 따라 분할하는 웨이퍼의 가공 방법으로서, 그 웨이퍼의 표면의 그 기능층측에 보호 부재를 배치 형성하는 보호 부재 배치 형성 스텝과, 그 웨이퍼의 이면에 절삭 블레이드를 절입시켜, 웨이퍼의 마무리 두께를 초과하는 깊이의 절삭 홈을 그 스트리트를 따라 형성하는 절삭 스텝과, 척 테이블에 의해 그 보호 부재측을 유지한 그 웨이퍼를 이면측으로부터 플라즈마 에칭하고, 그 절삭 홈을 그 웨이퍼의 표면을 향하여 확장시켜, 그 기판을 스트리트를 따라 분할하는 플라즈마 에칭 스텝을 구비한다.
상기 웨이퍼의 가공 방법에 있어서, 그 플라즈마 에칭 스텝을 실시한 후, 그 기판을 분할한 그 절삭 홈의 홈 바닥에 남은 그 기능층에, 그 기능층에 대하여 흡수성을 갖는 파장의 레이저 빔을 조사하여, 그 기능층을 그 절삭 홈을 따라 제거하는 레이저 가공 스텝을 구비해도 된다.
상기 웨이퍼의 가공 방법에 있어서, 그 절삭 스텝에서는, 제 1 절삭 홈을 그 웨이퍼의 이면에 형성한 후, 그 제 1 절삭 홈보다 가는 제 2 절삭 홈을 그 제 1 절삭 홈의 홈 바닥에 형성하여, 그 플라즈마 에칭 스텝에서의 플라즈마 에칭 가스의 절삭 홈으로의 침입을 촉진시켜도 된다.
상기 웨이퍼의 가공 방법에 있어서, 그 플라즈마 에칭 스텝의 후에, 웨이퍼의 이면을 연삭하여 웨이퍼를 마무리 두께로 하는 마무리 연삭 스텝을 구비해도 된다.
상기 웨이퍼의 가공 방법에 있어서, 그 플라즈마 에칭 스텝의 전에, 웨이퍼의 이면을 미리 연삭하는 예비 연삭 스텝을 구비해도 된다.
상기 웨이퍼의 가공 방법에 있어서, 그 플라즈마 에칭 스텝의 후에, 웨이퍼의 이면에 다이 어태치 필름을 첩착 (貼着) 하는 다이 어태치 필름 첩착 스텝과, 그 절삭 홈을 따라 그 다이 어태치 필름에 레이저 빔을 조사하여 다이 어태치 필름을 분할하는 다이 어태치 필름 분할 스텝을 구비해도 된다.
본원 발명의 웨이퍼의 가공 방법은, 비용을 억제하면서도 플라즈마 에칭을 실시할 수 있다는 효과를 발휘한다.
도 1 은, 실시형태 1 에 관련된 웨이퍼의 가공 방법의 가공 대상인 웨이퍼의 일례를 나타내는 사시도이다.
도 2 는, 실시형태 1 에 관련된 웨이퍼의 가공 방법의 흐름을 나타내는 플로 차트이다.
도 3 은, 도 2 에 나타난 웨이퍼의 가공 방법의 절삭 스텝을 나타내는 사시도이다.
도 4 는, 도 2 에 나타난 웨이퍼의 가공 방법의 절삭 스텝 후의 웨이퍼의 일부의 단면도이다.
도 5 는, 도 2 에 나타난 웨이퍼의 가공 방법의 플라즈마 에칭 스텝에서 사용되는 에칭 장치의 구성을 나타내는 단면도이다.
도 6 은, 도 2 에 나타난 웨이퍼의 가공 방법의 플라즈마 에칭 스텝 후의 웨이퍼의 일부의 단면도이다.
도 7 은, 도 2 에 나타난 웨이퍼의 가공 방법의 레이저 가공 스텝을 나타내는 단면도이다.
도 8 은, 도 2 에 나타난 웨이퍼의 가공 방법의 레이저 가공 스텝 후의 웨이퍼의 일부의 단면도이다.
도 9 는, 도 2 에 나타난 웨이퍼의 가공 방법의 마무리 연삭 스텝을 나타내는 측단면도이다.
도 10 은, 도 2 에 나타난 웨이퍼의 가공 방법의 다이 어태치 필름 첩착 스텝 후의 웨이퍼의 단면도이다.
도 11 은, 도 2 에 나타난 웨이퍼의 가공 방법의 다이 어태치 필름 분할 스텝을 나타내는 단면도이다.
도 12 는, 도 2 에 나타난 웨이퍼의 가공 방법의 다이 어태치 필름 분할 스텝 후의 웨이퍼의 일부의 단면도이다.
도 13 은, 실시형태 2 에 관련된 웨이퍼의 가공 방법의 흐름을 나타내는 플로 차트이다.
도 14 는, 도 13 에 나타난 웨이퍼의 가공 방법의 예비 연삭 스텝을 나타내는 측단면도이다.
도 15 는, 도 13 에 나타난 웨이퍼의 가공 방법의 예비 연삭 스텝 후의 웨이퍼의 일부의 단면도이다.
도 16 은, 실시형태 3 에 관련된 웨이퍼의 가공 방법의 플라즈마 에칭 스텝 후의 웨이퍼의 일부의 단면도이다.
본 발명을 실시하기 위한 형태 (실시형태) 에 대해, 도면을 참조하면서 상세하게 설명한다. 이하의 실시형태에 기재한 내용에 의해 본 발명이 한정되는 것은 아니다. 또, 이하에 기재한 구성 요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성은 적절히 조합하는 것이 가능하다. 또, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 여러 가지 생략, 치환 또는 변경을 실시할 수 있다.
〔실시형태 1〕
본 발명의 실시형태 1 에 관련된 웨이퍼의 가공 방법을 도면에 기초하여 설명한다. 도 1 은, 실시형태 1 에 관련된 웨이퍼의 가공 방법의 가공 대상인 웨이퍼의 일례를 나타내는 사시도이다. 도 2 는, 실시형태 1 에 관련된 웨이퍼의 가공 방법의 흐름을 나타내는 플로 차트이다.
실시형태 1 에 관련된 웨이퍼의 가공 방법은, 도 1 에 나타내는 웨이퍼 (1) 의 가공 방법이다. 실시형태 1 에서는, 웨이퍼 (1) 는, 실리콘, 사파이어, 또는 갈륨비소 등을 기판 (2) 으로 하는 원판상의 반도체 웨이퍼나 광 디바이스 웨이퍼이다. 웨이퍼 (1) 는, 도 1 에 나타내는 바와 같이, 기판 (2) 의 표면 (3) 에 기능층 (4) 이 적층되고, 또한 디바이스 (5) 가 형성되어 있다. 기능층 (4) 은, SiOF, BSG (SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어지는 저유전율 절연체 피막 (Low-k 막) 에 의해 구성되어 있다. 기능층 (4) 은, 기판 (2) 의 표면 (3) 에 적층되어 있다.
디바이스 (5) 는, 표면 (3) 의 교차하는 복수의 스트리트 (6) 로 구획된 각 영역에 각각 형성되어 있다. 즉, 스트리트 (6) 는, 디바이스 (5) 를 구획하는 것이다. 디바이스 (5) 를 구성하는 회로는, 기능층 (4) 에 의해 지지되어 있다. 또, 웨이퍼 (1) 에는, 스트리트 (6) 의 적어도 일부에 있어서, 기판 (2) 의 표면 (3) 측에 도시되지 않은 금속막과 TEG (Test Element Group) 중 적어도 일방이 형성되어 있다. TEG 는, 디바이스 (5) 에 발생하는 설계상이나 제조상의 문제를 찾아내기 위한 평가용의 소자이다.
실시형태 1 에 관련된 웨이퍼의 가공 방법은, 웨이퍼 (1) 를 스트리트 (6) 를 따라 개개의 디바이스 (5) 를 포함하는 디바이스 칩으로 분할함과 함께, 디바이스 칩을 마무리 두께 (100) 까지 박화하는 방법이다. 웨이퍼의 가공 방법은, 도 2 에 나타내는 바와 같이, 보호 부재 배치 형성 스텝 ST1 과, 절삭 스텝 ST2 와, 플라즈마 에칭 스텝 ST3 과, 레이저 가공 스텝 ST4 와, 마무리 연삭 스텝 ST5 와, 다이 어태치 필름 첩착 스텝 ST6 과, 다이 어태치 필름 분할 스텝 ST7 을 구비한다.
(보호 부재 배치 형성 스텝)
보호 부재 배치 형성 스텝 ST1 은, 웨이퍼 (1) 의 기판 (2) 의 표면 (3) 의 기능층 (4) 측에 보호 부재인 점착 테이프 (200) 를 배치 형성하는 스텝이다. 실시형태 1 에 있어서, 보호 부재 배치 형성 스텝 ST1 은, 도 1 에 나타내는 바와 같이, 웨이퍼 (1) 보다 대경인 점착 테이프 (200) 를 기능층 (4) 측에 첩착하고, 점착 테이프 (200) 의 외주 가장자리에 환상 프레임 (201) 을 첩착한다. 실시형태 1 에서는, 보호 부재로서 점착 테이프 (200) 를 사용하지만, 본 발명에서는, 보호 부재는, 점착 테이프 (200) 에 한정되지 않는다. 웨이퍼의 가공 방법은, 웨이퍼 (1) 의 기능층 (4) 측에 점착 테이프 (200) 를 첩착하면, 절삭 스텝 ST2 로 진행된다.
(절삭 스텝)
도 3 은, 도 2 에 나타난 웨이퍼의 가공 방법의 절삭 스텝을 나타내는 사시도이다. 도 4 는, 도 2 에 나타난 웨이퍼의 가공 방법의 절삭 스텝 후의 웨이퍼의 일부의 단면도이다.
절삭 스텝 ST2 는, 웨이퍼 (1) 의 기판 (2) 의 이면 (7) 에 도 3 에 나타내는 절삭 장치 (10) 의 절삭 블레이드 (12) 를 절입시켜, 웨이퍼 (1) 의 마무리 두께 (100) 를 초과하는 깊이의 절삭 홈 (300) 을 스트리트 (6) 를 따라 형성하는 스텝이다. 실시형태 1 에 있어서, 절삭 스텝 ST2 에서는, 도 3 에 나타내는 바와 같이, 절삭 유닛 (11) 을 2 개 구비한, 즉, 2 스핀들의 다이서, 이른바 페이싱 듀얼 타입의 절삭 장치 (10) 의 척 테이블 (13) 의 유지면 (14) 에 점착 테이프 (200) 를 통해 웨이퍼 (1) 의 기능층 (4) 측을 흡인 유지한다. 절삭 스텝 ST2 에서는, 절삭 장치 (10) 의 도시되지 않은 적외선 카메라가 웨이퍼 (1) 의 이면 (7) 을 촬상하여, 웨이퍼 (1) 와 각 절삭 유닛 (11) 의 절삭 블레이드 (12) 의 위치 맞춤을 실시하는 얼라인먼트를 수행한다.
절삭 스텝 ST2 에서는, 웨이퍼 (1) 와 각 절삭 유닛 (11) 의 절삭 블레이드 (12) 를 스트리트 (6) 를 따라 상대적으로 이동시키면서 절삭 블레이드 (12) 를 이면 (7) 에 절입시켜, 웨이퍼 (1) 의 이면 (7) 측에 절삭 홈 (300) 을 형성한다. 실시형태 1 에서 사용하는 절삭 장치 (10) 의 1 쌍의 절삭 유닛 (11) 중 일방의 절삭 유닛 (11) (이하, 부호 11-1 로 기재한다) 의 절삭 블레이드 (12) (이하, 부호 12-1 로 기재한다) 의 두께는, 타방의 절삭 유닛 (11) (이하, 부호 11-2 로 기재한다) 의 절삭 블레이드 (12) (이하, 부호 12-2 로 기재한다) 의 두께보다 두껍다. 실시형태 1 의 절삭 스텝 ST2 에서는, 일방의 절삭 유닛 (11) 의 절삭 블레이드 (12) 를 이면 (7) 에 마무리 두께 (100) 만큼 절입시켜, 제 1 절삭 홈 (301) 을 웨이퍼 (1) 의 이면 (7) 에 형성한다.
절삭 스텝 ST2 에서는, 제 1 절삭 홈 (301) 을 형성한 후, 타방의 절삭 유닛 (11) 의 절삭 블레이드 (12) 를 제 1 절삭 홈 (301) 의 홈 바닥 (303) 에 절입시켜, 제 1 절삭 홈 (301) 보다 가는 제 2 절삭 홈 (302) 을 제 1 절삭 홈 (301) 의 홈 바닥 (303) 에 형성한다. 절삭 스텝 ST2 에서는, 제 1 절삭 홈 (301) 과 제 2 절삭 홈 (302) 을 형성하고, 웨이퍼 (1) 의 이면 (7) 에 절삭 홈 (300) 을 형성하여, 플라즈마 에칭 스텝 ST3 에서의 플라즈마 에칭 가스로 이루어지는 플라즈마의 절삭 홈 (300) 으로의 침입을 촉진시킨다. 또한, 실시형태 1 에 있어서, 절삭 홈 (300) 은, 제 1 절삭 홈 (301) 과 제 2 절삭 홈 (302) 으로 구성된다. 웨이퍼의 가공 방법은, 도 4 에 나타내는 바와 같이, 웨이퍼 (1) 의 모든 스트리트 (6) 의 이면 (7) 측에 제 1 절삭 홈 (301) 및 제 2 절삭 홈 (302) 을 형성하면, 플라즈마 에칭 스텝 ST3 으로 진행된다.
(플라즈마 에칭 스텝)
도 5 는, 도 2 에 나타난 웨이퍼의 가공 방법의 플라즈마 에칭 스텝에서 사용되는 에칭 장치의 구성을 나타내는 단면도이다. 도 6 은, 도 2 에 나타난 웨이퍼의 가공 방법의 플라즈마 에칭 스텝 후의 웨이퍼의 일부의 단면도이다.
플라즈마 에칭 스텝 ST3 은, 도 5 에 나타내는 에칭 장치 (20) 의 척 테이블 (21) 에 의해 점착 테이프 (200) 측을 유지한 웨이퍼 (1) 를 이면 (7) 측으로부터 플라즈마 에칭하고, 절삭 홈 (300) 을 웨이퍼 (1) 의 기판 (2) 의 표면 (3) 을 향하여 확장시켜 (기판 (2) 의 표면 (3) 을 향하여 절삭 홈 (300) 이 깊어지도록 가공을 진행시키고), 기판 (2) 을 스트리트 (6) 를 따라 분할하는 스텝이다.
플라즈마 에칭 스텝 ST3 에서는, 에칭 장치 (20) 의 제어 유닛 (22) 이, 게이트 작동 유닛 (23) 을 작동시켜 게이트 (24) 를 도 5 중의 하방으로 이동시키고, 하우징 (25) 의 개구 (26) 를 개방한다. 다음으로, 도시되지 않은 반출입 수단에 의해 절삭 스텝 ST2 가 실시된 웨이퍼 (1) 를 개구 (26) 를 통해 하우징 (25) 내의 밀폐 공간 (27) 으로 반송하고, 하부 전극 (28) 을 구성하는 피가공물 유지부 (29) 의 척 테이블 (21) (정전 척, ESC : Electrostatic chuck) 상에 점착 테이프 (200) 를 통해 웨이퍼 (1) 의 기능층 (4) 측을 재치 (載置) 한다. 이 때, 제어 유닛 (22) 은, 승강 구동 유닛 (30) 을 작동시켜 상부 전극 (31) 을 상승시켜 둔다. 제어 유닛 (22) 은, 피가공물 유지부 (29) 내에 형성된 전극 (32, 33) 에 전력을 인가하여 척 테이블 (21) 상에 웨이퍼 (1) 를 흡착 유지한다.
제어 유닛 (22) 은, 게이트 작동 유닛 (23) 을 작동시켜 게이트 (24) 를 상방으로 이동시키고, 하우징 (25) 의 개구 (26) 를 폐쇄한다. 제어 유닛 (22) 은, 승강 구동 유닛 (30) 을 작동시켜 상부 전극 (31) 을 하강시키고, 상부 전극 (31) 을 구성하는 가스 분출부 (34) 의 하면과 하부 전극 (28) 을 구성하는 척 테이블 (21) 에 유지된 웨이퍼 (1) 사이의 거리를 플라즈마 에칭 처리에 적합한 소정의 전극간 거리에 맞춘다.
제어 유닛 (22) 은, 가스 배출 유닛 (35) 을 작동시켜 하우징 (25) 내의 밀폐 공간 (27) 을 진공 배기하여, 밀폐 공간 (27) 의 압력을 소정의 압력으로 유지함과 함께, 냉매 공급 유닛 (36) 을 작동시켜 하부 전극 (28) 내에 형성된 냉매 도입 통로 (37), 냉각 통로 (38) 및 냉매 배출 통로 (39) 에 냉매인 헬륨 가스를 순환시켜, 하부 전극 (28) 의 이상 승온을 억제한다.
다음으로, 제어 유닛 (22) 은, 웨이퍼 (1) 에 대하여 플라즈마화된 SF6 을 공급하여 웨이퍼 (1) 의 이면 (7) 전체를 에칭함과 함께 절삭 홈 (300) 을 기판 (2) 의 표면 (3) 을 향하여 확장시키는 에칭 스텝과, 에칭 스텝에 이어서 플라즈마화된 C4F8 을 웨이퍼 (1) 에 공급하여 웨이퍼 (1) 의 이면 (7), 제 1 절삭 홈 (301) 및 제 2 절삭 홈 (302) 의 내면, 그리고 제 2 절삭 홈 (302) 의 홈 바닥에 피막을 퇴적시키는 피막 퇴적 스텝을 교대로 반복한다. 또한, 피막 퇴적 스텝 후의 에칭 스텝은, 플라즈마화된 SF6 에 의한 이방성 에칭에 의해 주로 제 2 절삭 홈 (302) 의 홈 바닥의 피막을 제거한 후에, 플라즈마화된 SF6 에 의한 등방성 에칭에 의해 제 2 절삭 홈 (302) 의 홈 바닥 등을 에칭한다. 이와 같이, 플라즈마 에칭 스텝 ST3 은, 소위 보슈법으로 웨이퍼 (1) 를 플라즈마 에칭한다.
또한, 에칭 스텝에서는, 제어 유닛 (22) 은, SF6 가스 공급 유닛 (40) 을 작동시켜 플라즈마 에칭 가스인 SF6 가스를 상부 전극 (31) 의 복수의 분출구 (41) 로부터 하부 전극 (28) 의 척 테이블 (21) 상에 유지된 웨이퍼 (1) 를 향하여 분출한다. 그리고, 제어 유닛 (22) 은, 플라즈마 발생용의 SF6 가스를 공급한 상태로, 고주파 전원 (42) 으로부터 상부 전극 (31) 에 플라즈마를 만들고 유지하는 고주파 전력을 인가하고, 고주파 전원 (42) 으로부터 하부 전극 (28) 에 이온을 끌어들이기 위한 고주파 전력을 인가한다. 이로써, 하부 전극 (28) 과 상부 전극 (31) 사이의 공간에 SF6 가스로 이루어지는 플라즈마가 발생하여, 이 플라즈마가 웨이퍼 (1) 로 끌려들어가, 웨이퍼 (1) 의 이면 (7), 제 1 절삭 홈 (301) 및 제 2 절삭 홈 (302) 의 내면, 그리고 제 2 절삭 홈 (302) 의 홈 바닥을 에칭하고, 절삭 홈 (300) 을 기판 (2) 의 표면 (3) 을 향하여 확장시킨다.
또, 피막 퇴적 스텝에서는, 제어 유닛 (22) 은, C4F8 가스 공급 유닛 (43) 을 작동시켜 플라즈마 에칭 가스인 C4F8 가스를 상부 전극 (31) 의 복수의 분출구 (41) 로부터 하부 전극 (28) 의 척 테이블 (21) 상에 유지된 웨이퍼 (1) 를 향하여 분출한다. 그리고, 제어 유닛 (22) 은, 플라즈마 발생용의 C4F8 가스를 공급한 상태로, 고주파 전원 (42) 으로부터 상부 전극 (31) 에 플라즈마를 만들고 유지하는 고주파 전력을 인가하고, 고주파 전원 (42) 으로부터 하부 전극 (28) 에 이온을 끌어들이기 위한 고주파 전력을 인가한다. 이로써, 하부 전극 (28) 과 상부 전극 (31) 사이의 공간에 C4F8 가스로 이루어지는 플라즈마가 발생하여, 이 플라즈마가 웨이퍼 (1) 로 끌려들어가, 웨이퍼 (1) 에 피막을 퇴적시킨다.
플라즈마 에칭 스텝 ST3 에서는, 절삭 홈 (300) 의 깊이 즉 웨이퍼 (1) 의 두께에 따라, 에칭 스텝과 피막 퇴적 스텝을 반복하는 횟수가 미리 제어 유닛 (22) 에 설정되어 있다. 플라즈마 에칭 스텝 ST3 에 있어서, 에칭 스텝과 피막 퇴적 스텝을 미리 설정된 횟수 반복된 웨이퍼 (1) 는, 도 6 에 나타내는 바와 같이, 초기의 에칭 스텝에 의해 이면 (7) 전체가 에칭되어, 두께 (101) 만큼 박화되어 있다. 또, 에칭 스텝과 피막 퇴적 스텝을 미리 설정된 횟수 반복된 웨이퍼 (1) 는, 도 6 에 나타내는 바와 같이, 에칭 스텝에 있어서 제 2 절삭 홈 (302) 의 홈 바닥이 에칭되어, 제 2 절삭 홈 (302) 이 기능층 (4) 에 도달한 상태로 되어 있다. 기판 (2) 이 절삭 홈 (300) 에 의해 분할되어, 제 2 절삭 홈 (302) 내에 기능층 (4) 이 노출되고, 절삭 홈 (300) 의 홈 바닥에 기능층 (4) 이 남아 있다. 웨이퍼의 가공 방법은, 플라즈마 에칭 스텝 ST3 을 종료하면, 레이저 가공 스텝 ST4 로 진행된다.
(레이저 가공 스텝)
도 7 은, 도 2 에 나타난 웨이퍼의 가공 방법의 레이저 가공 스텝을 나타내는 단면도이다. 도 8 은, 도 2 에 나타난 웨이퍼의 가공 방법의 레이저 가공 스텝 후의 웨이퍼의 일부의 단면도이다.
레이저 가공 스텝 ST4 는, 플라즈마 에칭 스텝 ST3 을 실시한 후, 기판 (2) 을 분할한 절삭 홈 (300) 의 홈 바닥에 남은 기능층 (4) 에, 도 7 에 나타내는 레이저 가공 장치 (50) 가 기능층 (4) 에 대하여 흡수성을 갖는 파장 (기능층 (4) 에 흡수되는 파장) 의 레이저 빔 (51) 을 조사하여, 기능층 (4) 을 절삭 홈 (300) 을 따라 제거하는 스텝이다.
레이저 가공 스텝 ST4 에서는, 레이저 가공 장치 (50) 가, 척 테이블에 점착 테이프 (200) 를 통해 웨이퍼 (1) 의 기능층 (4) 측을 유지하고, 도 7 에 나타내는 바와 같이, 레이저 빔 조사 유닛 (52) 과 척 테이블을 스트리트 (6) 를 따라 상대적으로 이동시키면서 레이저 빔 조사 유닛 (52) 으로부터 기능층 (4) 에 대하여 흡수성을 갖는 파장 (예를 들어, 355 ㎚) 의 레이저 빔 (51) 을 절삭 홈 (300) 의 홈 바닥에 노출된 기능층 (4) 에 조사한다. 레이저 가공 스텝 ST4 에서는, 각 스트리트 (6) 에 있어서, 절삭 홈 (300) 의 홈 바닥에서 노출된 기능층 (4) 에 어블레이션 가공을 실시하고, 절삭 홈 (300) 의 홈 바닥에서 노출된 기능층 (4) 을 분할하여, 웨이퍼 (1) 를 개개의 디바이스 (5) 를 포함하는 디바이스 칩으로 분할한다. 또한, 레이저 가공 스텝 ST4 에서는, 도시되지 않은 스트리트 (6) 에 형성된 금속막이나 TEG 도 분할한다. 웨이퍼의 가공 방법은, 도 8 에 나타내는 바와 같이, 모든 스트리트 (6) 에 있어서 절삭 홈 (300) 의 홈 바닥에서 노출된 기능층 (4) 을 분할하면, 마무리 연삭 스텝 ST5 로 진행된다.
(마무리 연삭 스텝)
도 9 는, 도 2 에 나타난 웨이퍼의 가공 방법의 마무리 연삭 스텝을 나타내는 측단면도이다. 마무리 연삭 스텝 ST5 는, 플라즈마 에칭 스텝 ST3 및 레이저 가공 스텝 ST4 의 후에, 웨이퍼 (1) 의 이면 (7) 을 연삭하여 웨이퍼 (1) 를 마무리 두께 (100) 로 하는 스텝이다.
마무리 연삭 스텝 ST5 에서는, 연삭 장치 (60) 가, 척 테이블 (61) 의 유지면 (62) 에 점착 테이프 (200) 를 통해 웨이퍼 (1) 의 기능층 (4) 측을 흡인 유지한다. 마무리 연삭 스텝 ST5 에서는, 도 9 에 나타내는 바와 같이, 스핀들 (63) 에 의해 마무리 연삭용의 연삭 휠 (64) 을 회전하고 또한 척 테이블 (61) 을 축심 둘레로 회전하면서 연삭수를 공급함과 함께, 마무리 연삭용 지석 (65) 을 척 테이블 (61) 에 소정의 이송 속도로 근접시킴으로써, 마무리 연삭용 지석 (65) 으로 웨이퍼 (1) 즉 디바이스 칩의 이면 (7) 을 마무리 연삭한다. 마무리 연삭 스텝 ST5 에서는, 마무리 두께 (100) 가 될 때까지 웨이퍼 (1) 즉 디바이스 칩을 연삭한다. 마무리 연삭 스텝 ST5 에서는, 마무리 두께 (100) 가 될 때까지 웨이퍼 (1) 즉 디바이스 칩을 연삭하면, 제 1 절삭 홈 (301) 이 제거되어, 제 1 절삭 홈 (301) 과 제 2 절삭 홈 (302) 사이의 단차가 제거된다. 웨이퍼의 가공 방법은, 마무리 두께 (100) 까지 웨이퍼 (1) 즉 디바이스 칩을 박화하면 다이 어태치 필름 첩착 스텝 ST6 으로 진행된다.
(다이 어태치 필름 첩착 스텝)
도 10 은, 도 2 에 나타난 웨이퍼의 가공 방법의 다이 어태치 필름 첩착 스텝 후의 웨이퍼의 단면도이다. 다이 어태치 필름 첩착 스텝 ST6 은, 플라즈마 에칭 스텝 ST3, 레이저 가공 스텝 ST4 및 마무리 연삭 스텝 ST5 의 후에, 웨이퍼 (1) 의 이면 (7) 에 다이 어태치 필름 (202) 을 첩착하는 스텝이다.
다이 어태치 필름 첩착 스텝 ST6 에서는, 마무리 연삭 스텝 ST5 에 있어서 마무리 연삭된 웨이퍼 (1) 즉 디바이스 칩의 이면 (7) 에 디바이스 칩을 접착하기 위한 다이 어태치 필름 (202) 을 첩착한다. 다이 어태치 필름 첩착 스텝 ST6 에서는, 도 10 에 나타내는 바와 같이, 외주 가장자리에 환상 프레임 (204) 이 첩착된 다이싱 테이프 (203) 에 적층된 다이 어태치 필름 (202) 을 웨이퍼 (1) 의 이면 (7) 에 첩착함과 함께, 기능층 (4) 으로부터 점착 테이프 (200) 를 떼어낸다. 웨이퍼의 가공 방법은, 점착 테이프 (200) 를 기능층 (4) 으로부터 떼어내면, 다이 어태치 필름 분할 스텝 ST7 로 진행된다.
(다이 어태치 필름 분할 스텝)
도 11 은, 도 2 에 나타난 웨이퍼의 가공 방법의 다이 어태치 필름 분할 스텝을 나타내는 단면도이다. 도 12 는, 도 2 에 나타난 웨이퍼의 가공 방법의 다이 어태치 필름 분할 스텝 후의 웨이퍼의 일부의 단면도이다. 다이 어태치 필름 분할 스텝 ST7 은, 절삭 홈 (300) 을 따라 다이 어태치 필름 (202) 에 도 11 에 나타내는 레이저 가공 장치 (70) 가 레이저 빔 (71) 을 조사하여 다이 어태치 필름 (202) 을 분할하는 스텝이다.
다이 어태치 필름 분할 스텝 ST7 에서는, 레이저 가공 장치 (70) 가, 척 테이블에 다이싱 테이프 (203) 를 통해 웨이퍼 (1) 의 이면 (7) 측을 유지하고, 도 11 에 나타내는 바와 같이, 레이저 빔 조사 유닛 (72) 과 척 테이블을 스트리트 (6) 를 따라 상대적으로 이동시키면서 레이저 빔 조사 유닛 (72) 으로부터 다이 어태치 필름 (202) 에 대하여 흡수성을 갖는 파장 (예를 들어, 355 ㎚) 의 레이저 빔 (71) 을 절삭 홈 (300) 내에서 노출된 다이 어태치 필름 (202) 에 조사한다. 다이 어태치 필름 분할 스텝 ST7 에서는, 각 스트리트 (6) 에 있어서, 절삭 홈 (300) 내에서 노출된 다이 어태치 필름 (202) 에 어블레이션 가공을 실시하고, 절삭 홈 (300) 내에서 노출된 다이 어태치 필름 (202) 을 분할한다. 웨이퍼의 가공 방법은, 도 12 에 나타내는 바와 같이, 모든 스트리트 (6) 에 있어서 절삭 홈 (300) 내에서 노출된 다이 어태치 필름 (202) 을 분할하면 종료한다. 또한, 그 후, 디바이스 칩은, 다이 어태치 필름 (202) 마다, 도시되지 않은 픽업에 의해 다이싱 테이프 (203) 로부터 픽업된다.
실시형태 1 에 관련된 웨이퍼의 가공 방법은, 절삭 스텝 ST2 에 있어서 이면 (7) 으로부터 스트리트 (6) 를 따라 절삭 홈 (300) 을 형성한 후, 플라즈마 에칭 스텝 ST3 에 있어서 이면 (7) 측으로부터 플라즈마 에칭함으로써, 절삭 홈 (300) 을 기판 (2) 의 표면 (3) 을 향하여 확장시켜, 웨이퍼 (1) 를 분할하기 때문에, 마스크를 불필요로 한 플라즈마 다이싱을 실현할 수 있다. 이 때문에, 웨이퍼의 가공 방법은, 절삭 가공에 의해 분할하는 디바이스보다 소형이기 때문에 플라즈마 에칭에 의해 분할하기에 바람직한 디바이스 (5) 를 구비하는 웨이퍼 (1) 의 가공 방법에 있어서, 고가의 마스크가 불필요해진다. 그 결과, 웨이퍼의 가공 방법은, 비용을 억제하면서도 웨이퍼 (1) 에 플라즈마 에칭을 실시하여 웨이퍼 (1) 를 개개의 디바이스 (5) 를 포함하는 디바이스 칩으로 분할할 수 있다.
또, 웨이퍼의 가공 방법에서는, 절삭 스텝 ST2 및 마무리 연삭 스텝 ST5 전의 보호 부재 배치 형성 스텝 ST1 에 있어서, 기능층 (4) 측에 점착 테이프 (200) 가 첩착되어 있다. 이 때문에, 절삭 스텝 ST2 및 마무리 연삭 스텝 ST5 시에 발생하는 오염이 디바이스 (5) 에 부착되는 것을 억제할 수 있다.
또, 웨이퍼의 가공 방법은, 레이저 가공 스텝 ST4 에 있어서, 절삭 홈 (300) 의 홈 바닥에 남은 기능층 (4) 에 레이저 빔 (51) 을 조사하여 분할하므로, Low-k 막 등의 기능층 (4) 이 적층된 웨이퍼 (1) 를 개개의 디바이스 (5) 를 포함하는 디바이스 칩으로 분할할 수 있다. 또, 웨이퍼의 가공 방법은, 레이저 가공 스텝 ST4 전의 보호 부재 배치 형성 스텝 ST1 에 있어서, 기능층 (4) 측에 점착 테이프 (200) 가 첩착되고, 레이저 가공 스텝 ST4 에 있어서, 이면 (7) 측으로부터 레이저 빔 (51) 을 절삭 홈 (300) 의 홈 바닥의 기능층 (4) 에 조사하므로, 어블레이션 가공시에 발생하는 데브리가 디바이스 (5) 에 부착되는 것을 억제할 수 있다.
또, 웨이퍼의 가공 방법은, 절삭 스텝 ST2 에 있어서, 제 1 절삭 홈 (301) 을 형성한 후에 제 1 절삭 홈 (301) 의 홈 바닥 (303) 에 제 1 절삭 홈 (301) 보다 가는 제 2 절삭 홈 (302) 을 형성함과 함께, 플라즈마 에칭 스텝 ST3 에 있어서 보슈법으로 웨이퍼 (1) 를 플라즈마 에칭한다. 이 때문에, 웨이퍼의 가공 방법은, 플라즈마 에칭 스텝 ST3 의 에칭 스텝에 있어서, SF6 가스로 이루어지는 플라즈마를 제 2 절삭 홈 (302) 의 홈 바닥을 통해 웨이퍼 (1) 에 끌어들일 수 있다. 그 결과, 웨이퍼의 가공 방법은, 효율적으로 웨이퍼 (1) 의 기판 (2) 을 분할할 수 있다.
또, 웨이퍼의 가공 방법은, 절삭 스텝 ST2 에 있어서, 웨이퍼 (1) 의 마무리 두께 (100) 보다 깊은 절삭 홈 (300) 을 형성함으로써, 이면 (7) 측에 마무리 두께 (100) 이상의 단차를 형성하고, 플라즈마 에칭 스텝 ST3 후에 남겨지는 웨이퍼 (1) 의 두께가 마무리 두께가 되면서, 원하는 깊이의 절삭 홈 (300) 을 형성할 수 있다.
또, 웨이퍼의 가공 방법은, 플라즈마 에칭 스텝 ST3 에 있어서, 기판 (2) 을 스트리트 (6) 를 따라 분할하기 때문에, 개개로 분할된 디바이스 칩의 측면이 플라즈마 에칭에 의해 제거된 면이다. 이 때문에, 웨이퍼의 가공 방법은, 절삭 가공에 의한 결손이 개개로 분할된 디바이스 칩의 측면에 남지 않아, 항절 강도가 높은 디바이스 칩을 제조할 수 있다, 라는 효과도 발휘한다.
또, 웨이퍼의 가공 방법은, 마무리 연삭 스텝 ST5 에 있어서, 웨이퍼 (1) 의 이면 (7) 을 연삭하여, 제 1 절삭 홈 (301) 과 제 2 절삭 홈 (302) 사이의 단차를 제거하므로, 소정 치수의 디바이스 칩을 얻을 수 있다.
또, 웨이퍼의 가공 방법은, 다이 어태치 필름 첩착 스텝 ST6 과, 다이 어태치 필름 분할 스텝 ST7 을 구비하므로, 기판 등에 고정 가능한 디바이스 칩을 얻을 수 있다.
〔실시형태 2〕
본 발명의 실시형태 2 에 관련된 웨이퍼의 가공 방법을 도면에 기초하여 설명한다. 도 13 은, 실시형태 2 에 관련된 웨이퍼의 가공 방법의 흐름을 나타내는 플로 차트이다. 도 14 는, 도 13 에 나타난 웨이퍼의 가공 방법의 예비 연삭 스텝을 나타내는 측단면도이다. 도 15 는, 도 13 에 나타난 웨이퍼의 가공 방법의 예비 연삭 스텝 후의 웨이퍼의 일부의 단면도이다. 또한, 도 13, 도 14 및 도 15 에서는, 실시형태 1 과 동일 부분에 동일 부호를 붙여 설명을 생략한다.
실시형태 2 에 관련된 웨이퍼의 가공 방법은, 도 13 에 나타내는 바와 같이, 예비 연삭 스텝 ST10 을 구비하는 것 이외에 실시형태 1 과 동일하다. 예비 연삭 스텝 ST10 은, 플라즈마 에칭 스텝 ST3 의 전에, 웨이퍼 (1) 의 이면 (7) 을 미리 연삭하는 스텝이다. 실시형태 2 에 있어서, 웨이퍼의 가공 방법은, 예비 연삭 스텝 ST10 을 보호 부재 배치 형성 스텝 ST1 의 후이면서 또한 절삭 스텝 ST2 의 전에 실시하지만, 본 발명에서는, 플라즈마 에칭 스텝 ST3 의 전이면, 보호 부재 배치 형성 스텝 ST1 의 전 또는 절삭 스텝 ST2 의 후에 실시해도 된다.
예비 연삭 스텝 ST10 에서는, 연삭 장치 (80) 가, 척 테이블 (81) 의 유지면 (82) 에 점착 테이프 (200) 를 통해 웨이퍼 (1) 의 기능층 (4) 측을 흡인 유지한다. 예비 연삭 스텝 ST10 에서는, 도 14 에 나타내는 바와 같이, 스핀들 (83) 에 의해 조(粗)연삭용의 연삭 휠 (84) 을 회전하고 또한 척 테이블 (81) 을 축심 둘레로 회전하면서 연삭수를 공급함과 함께, 조연삭용 지석 (85) 을 척 테이블 (81) 에 소정의 이송 속도로 근접시킴으로써, 조연삭용 지석 (85) 으로 웨이퍼 (1) 의 이면 (7) 을 조연삭한다. 또한, 조연삭용 지석 (85) 은, 마무리 연삭용 지석 (65) 보다 큰 지립을 갖는 연삭 지석이다.
예비 연삭 스텝 ST10 에서는, 도 15 에 나타내는 바와 같이, 마무리 두께 (100) 와 플라즈마 에칭 스텝 ST3 에 있어서 제거되는 두께 (101) 를 맞춘 두께 이상이 될 때까지 웨이퍼 (1) 를 연삭한다. 실시형태 2 에 있어서, 웨이퍼의 가공 방법은, 마무리 두께 (100) 와 플라즈마 에칭 스텝 ST3 에 있어서 제거되는 두께 (101) 를 맞춘 두께 이상이 될 때까지 웨이퍼 (1) 를 연삭하면, 플라즈마 에칭 스텝 ST3 으로 진행된다. 또한, 본 발명은, 예비 연삭 스텝 ST10 에서는, 마무리 두께 (100) 와 플라즈마 에칭 스텝 ST3 에 있어서 제거되는 두께 (101) 를 맞춘 두께와 대략 동일해지는 두께로 웨이퍼 (1) 를 박화하는 것이 바람직하다.
실시형태 2 에 관련된 웨이퍼의 가공 방법은, 절삭 스텝 ST2 에 있어서 이면 (7) 으로부터 스트리트 (6) 를 따라 절삭 홈 (300) 을 형성한 후, 플라즈마 에칭 스텝 ST3 에 있어서 이면 (7) 측으로부터 플라즈마 에칭하므로, 마스크를 불필요로 한 플라즈마 다이싱을 실현할 수 있다. 그 결과, 웨이퍼의 가공 방법은, 실시형태 1 과 동일하게, 비용을 억제하면서도 웨이퍼 (1) 에 플라즈마 에칭을 실시하여 웨이퍼 (1) 를 개개의 디바이스 (5) 를 포함하는 디바이스 칩으로 분할할 수 있다.
또, 실시형태 2 에 관련된 웨이퍼의 가공 방법은, 플라즈마 에칭 스텝 ST3 의 전에 예비 연삭 스텝 ST10 을 실시하여 웨이퍼 (1) 를 박화하므로, 플라즈마 에칭 스텝 ST3 시의 웨이퍼 (1) 의 기판 (2) 의 제거량을 억제할 수 있다. 그 결과, 실시형태 2 에 관련된 웨이퍼의 가공 방법은, 플라즈마 에칭 스텝 ST3 에 있어서 발생하는 소위 아웃 가스의 양을 억제할 수 있다.
또, 실시형태 2 에 관련된 웨이퍼의 가공 방법은, 절삭 스텝 ST2 의 전에 예비 연삭 스텝 ST10 을 실시하여 웨이퍼 (1) 의 이면 (7) 을 연삭하므로, 예비 연삭 스텝 ST10 의 전에 있어서 웨이퍼 (1) 의 이면 (7) 이 이지면(梨地面)(세세한 요철을 갖는 면) 이라도, 절삭 스텝 ST2 의 전에 이면 (7) 을 평탄화할 수 있다. 그 결과, 실시형태 2 에 관련된 웨이퍼의 가공 방법은, 절삭 스텝 ST2 에 있어서, 적외선 카메라가 촬상한 화상에 기초하여 얼라인먼트를 수행했을 때의 절삭 블레이드 (12-1, 12-2) 와 스트리트 (6) 의 위치 어긋남을 억제할 수 있다.
〔실시형태 3〕
본 발명의 실시형태 3 에 관련된 웨이퍼의 가공 방법을 도면에 기초하여 설명한다. 도 16 은, 실시형태 3 에 관련된 웨이퍼의 가공 방법의 플라즈마 에칭 스텝 후의 웨이퍼의 일부의 단면도이다. 또한, 도 16 에서는, 실시형태 1 과 동일 부분에 동일 부호를 붙여 설명을 생략한다.
실시형태 3 에 관련된 웨이퍼의 가공 방법은, 플라즈마 에칭 스텝 ST3 에 있어서, 보슈법 대신에, 이방성 에칭에 의해 웨이퍼 (1) 를 에칭하는 것 이외에, 실시형태 1 과 동일하다. 실시형태 3 에 관련된 웨이퍼의 가공 방법은, 플라즈마 에칭 스텝 ST3 에서는, 도 16 에 점선으로 나타내는 에칭 전의 웨이퍼 (1) 의 이면 (7) 및 절삭 홈 (300) 의 형상을 유지한 상태로, 도 16 에 실선으로 나타내는 바와 같이, 기판 (2) 전체를 이면 (7) 측으로부터 에칭하여, 기판 (2) 을 스트리트 (6) 를 따라 분할한다.
실시형태 3 에 관련된 웨이퍼의 가공 방법은, 절삭 스텝 ST2 에 있어서 이면 (7) 으로부터 스트리트 (6) 를 따라 절삭 홈 (300) 을 형성한 후, 플라즈마 에칭 스텝 ST3 에 있어서 이면 (7) 측으로부터 플라즈마 에칭하므로, 마스크를 불필요로 한 플라즈마 다이싱을 실현할 수 있다. 그 결과, 웨이퍼의 가공 방법은, 실시형태 1 와 동일하게, 비용을 억제하면서도 웨이퍼 (1) 에 플라즈마 에칭을 실시하여 웨이퍼 (1) 를 개개의 디바이스 (5) 를 포함하는 디바이스 칩으로 분할할 수 있다.
또, 실시형태 3 에 관련된 웨이퍼의 가공 방법은, 플라즈마 에칭 스텝 ST3 에 있어서, 이방성 에칭에 의해 웨이퍼 (1) 의 기판 (2) 을 이면 (7) 측으로부터 에칭하므로, 보슈법으로 에칭하는 경우보다 웨이퍼 (1) 의 기판 (2) 을 박화할 수 있다. 그 결과, 웨이퍼 (1) 의 가공 방법은, 마무리 연삭 스텝 ST5 에 있어서의 기판 (2) 의 연삭량을 억제할 수 있다.
또한, 실시형태 3 에 관련된 웨이퍼의 가공 방법은, 실시형태 2 와 동일하게, 예비 연삭 스텝 ST10 을 실시해도 된다.
또한, 본 발명은, 상기 실시형태에 한정되는 것은 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 여러 가지 변형하여 실시할 수 있다. 예를 들어, 본 발명에서는, 스트리트 (6) 에 형성되는 기능층 (4), 금속막 및 TEG 를 절삭 스텝 ST2 의 전에, 표면으로부터 레이저 빔을 조사하여, 어블레이션으로 제거해도 된다. 또, 본 발명에서는, 플라즈마 에칭 스텝 ST3 에 있어서, 플라즈마 에칭 가스에 수지로 구성되는 기능층 (4) 을 에칭하기 위해 산소 가스를 혼입해도 된다. 이 경우, 레이저 가공 스텝 ST4 를 실시하지 않고, 절삭 홈 (300) 의 홈 바닥에 남은 기능층 (4) 을 제거할 수 있다. 혹은, 본 발명은, 산소 가스에 의해 기능층 (4) 을 부분적으로 제거하고, 직경 방향으로 확장되는 외력을 가함으로써 (구체적으로는, 점착 테이프 (200) 를 확장함으로써) 부분적으로 제거된 부분을 파단 기점으로 기능층을 잡아떼어 분할해도 된다.
1 : 웨이퍼
2 : 기판
3 : 표면
4 : 기능층
5 : 디바이스
6 : 스트리트
7 : 이면
12, 12-1, 12-2 : 절삭 블레이드
21 : 척 테이블
51 : 레이저 빔
71 : 레이저 빔
100 : 마무리 두께
200 : 점착 테이프 (보호 부재)
300 : 절삭 홈
301 : 제 1 절삭 홈
302 : 제 2 절삭 홈
303 : 홈 바닥
202 : 다이 어태치 필름
ST1 : 보호 부재 배치 형성 스텝
ST2 : 절삭 스텝
ST3 : 플라즈마 에칭 스텝
ST4 : 레이저 가공 스텝
ST5 : 마무리 연삭 스텝
ST6 : 다이 어태치 필름 첩착 스텝
ST7 : 다이 어태치 필름 분할 스텝
ST10 : 예비 연삭 스텝

Claims (6)

  1. 기판의 표면에 기능층이 적층되고 복수의 디바이스가 형성된 웨이퍼를, 그 복수의 디바이스를 구획하는 스트리트를 따라 분할하는 웨이퍼의 가공 방법으로서,
    그 웨이퍼의 표면의 그 기능층측에 보호 부재를 배치 형성하는 보호 부재 배치 형성 스텝과,
    그 웨이퍼의 이면에 절삭 블레이드를 절입시켜, 그 웨이퍼의 마무리 두께를 초과하는 깊이의 절삭 홈을 그 스트리트를 따라 형성하는 절삭 스텝과,
    척 테이블에 의해 그 보호 부재측을 유지한 그 웨이퍼를 이면측으로부터 플라즈마 에칭하고, 그 절삭 홈을 그 웨이퍼의 표면을 향하여 확장시켜, 그 기판을 그 스트리트를 따라 분할하는 플라즈마 에칭 스텝을 구비하는, 웨이퍼의 가공 방법.
  2. 제 1 항에 있어서,
    그 플라즈마 에칭 스텝을 실시한 후, 그 기판을 분할한 그 절삭 홈의 홈 바닥에 남은 그 기능층에, 그 기능층에 대하여 흡수성을 갖는 파장의 레이저 빔을 조사하여, 그 기능층을 그 절삭 홈을 따라 제거하는 레이저 가공 스텝을 구비하는, 웨이퍼의 가공 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    그 절삭 스텝에서는, 제 1 절삭 홈을 그 웨이퍼의 이면에 형성한 후, 그 제 1 절삭 홈보다 가는 제 2 절삭 홈을 그 제 1 절삭 홈의 홈 바닥에 형성하여, 그 플라즈마 에칭 스텝에서의 플라즈마 에칭 가스의 그 절삭 홈으로의 침입을 촉진시키는, 웨이퍼의 가공 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    그 플라즈마 에칭 스텝의 후에, 그 웨이퍼의 이면을 연삭하여 웨이퍼를 마무리 두께로 하는 마무리 연삭 스텝을 구비하는, 웨이퍼의 가공 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    그 플라즈마 에칭 스텝의 전에, 그 웨이퍼의 이면을 미리 연삭하는 예비 연삭 스텝을 구비하는, 웨이퍼의 가공 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    그 플라즈마 에칭 스텝의 후에, 그 웨이퍼의 이면에 다이 어태치 필름을 첩착하는 다이 어태치 필름 첩착 스텝과,
    그 절삭 홈을 따라 그 다이 어태치 필름에 레이저 빔을 조사하여 그 다이 어태치 필름을 분할하는 다이 어태치 필름 분할 스텝을 구비하는, 웨이퍼의 가공 방법.
KR1020180123666A 2017-10-23 2018-10-17 웨이퍼의 가공 방법 KR20190045067A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017204690A JP2019079884A (ja) 2017-10-23 2017-10-23 ウェーハの加工方法
JPJP-P-2017-204690 2017-10-23

Publications (1)

Publication Number Publication Date
KR20190045067A true KR20190045067A (ko) 2019-05-02

Family

ID=66171193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180123666A KR20190045067A (ko) 2017-10-23 2018-10-17 웨이퍼의 가공 방법

Country Status (5)

Country Link
US (1) US11114342B2 (ko)
JP (1) JP2019079884A (ko)
KR (1) KR20190045067A (ko)
CN (1) CN109698161A (ko)
TW (1) TW201917783A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7292803B2 (ja) * 2019-09-12 2023-06-19 株式会社ディスコ ウェーハの加工方法
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages
JP7460386B2 (ja) * 2020-02-14 2024-04-02 株式会社ディスコ 被加工物の加工方法
US20210296176A1 (en) * 2020-03-23 2021-09-23 Semiconductor Components Industries, Llc Structure and method for electronic die singulation using alignment structures and multi-step singulation
US20220181208A1 (en) * 2020-12-03 2022-06-09 Western Digital Technologies, Inc. Semiconductor device with reduced stress die pick and place
KR20220081036A (ko) 2020-12-08 2022-06-15 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
CN115763237A (zh) * 2022-12-09 2023-03-07 湖北三维半导体集成创新中心有限责任公司 晶圆切割方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114825A (ja) 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2013055120A (ja) 2011-09-01 2013-03-21 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2014199833A (ja) 2013-03-29 2014-10-23 株式会社ディスコ 被加工物のエッチング方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197569A (ja) * 2001-12-28 2003-07-11 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP4791843B2 (ja) * 2006-02-14 2011-10-12 株式会社ディスコ 接着フィルム付きデバイスの製造方法
JP2008159985A (ja) * 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP4959422B2 (ja) * 2007-05-30 2012-06-20 株式会社ディスコ ウエーハの分割方法
JP5276035B2 (ja) * 2009-04-13 2013-08-28 日本電波工業株式会社 圧電デバイスの製造方法及び圧電デバイス
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP6166034B2 (ja) * 2012-11-22 2017-07-19 株式会社ディスコ ウエーハの加工方法
JP6214901B2 (ja) * 2013-04-04 2017-10-18 株式会社ディスコ 切削装置
JP2015095508A (ja) * 2013-11-11 2015-05-18 株式会社ディスコ ウェーハの加工方法
JP6504750B2 (ja) * 2014-05-07 2019-04-24 株式会社ディスコ ウェーハの加工方法
JP5862733B1 (ja) * 2014-09-08 2016-02-16 富士ゼロックス株式会社 半導体片の製造方法
JP2016100346A (ja) * 2014-11-18 2016-05-30 株式会社ディスコ ウェーハの加工方法
DE102015002542B4 (de) * 2015-02-27 2023-07-20 Disco Corporation Waferteilungsverfahren
JP6509614B2 (ja) * 2015-04-08 2019-05-08 株式会社ディスコ ウエーハの分割方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114825A (ja) 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2013055120A (ja) 2011-09-01 2013-03-21 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2014199833A (ja) 2013-03-29 2014-10-23 株式会社ディスコ 被加工物のエッチング方法

Also Published As

Publication number Publication date
US11114342B2 (en) 2021-09-07
JP2019079884A (ja) 2019-05-23
TW201917783A (zh) 2019-05-01
US20190122928A1 (en) 2019-04-25
CN109698161A (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
KR20190045067A (ko) 웨이퍼의 가공 방법
JP2008226940A (ja) 半導体チップの製造方法
KR20160016608A (ko) 웨이퍼의 가공 방법
JP6822802B2 (ja) ウエーハの加工方法
CN111293084B (zh) 器件芯片的制造方法
WO2015087904A1 (ja) ウェーハ加工方法
JP7106382B2 (ja) ウェーハの加工方法
JP2020061499A (ja) ウェーハの加工方法
CN109473352B (zh) 元件芯片的制造方法
JP7061022B2 (ja) ウェーハの加工方法
JP2020061494A (ja) ウェーハの加工方法
JP2019212772A (ja) ウェーハの加工方法
JP2020061459A (ja) ウェーハの加工方法
JP7083716B2 (ja) ウェーハの加工方法
TW202111793A (zh) 晶圓加工方法
JP7146555B2 (ja) ウェーハの加工方法
JP2019212839A (ja) ウェーハの加工方法
JP7138534B2 (ja) ウェーハの加工方法
JP2019212771A (ja) ウェーハの加工方法
JP2020017677A (ja) ウェーハの加工方法
JP2020092191A (ja) デバイスチップの製造方法
JP2020061496A (ja) ウェーハの加工方法
JP2020061501A (ja) ウェーハの加工方法
JP2020061500A (ja) ウェーハの加工方法
JP2020061461A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
WITB Written withdrawal of application