CN109904119B - 一种芯片的制备方法 - Google Patents

Abstract

本发明提供一种芯片的制备方法，包括步骤：提供一半导体晶圆，所述半导体晶圆包括若干芯片区域以及位于所述芯片区域之间的划片槽区域；于所述划片槽区域形成测试焊盘结构，所述测试焊盘结构包括形成于所述划片槽区域的测试焊盘凹槽和形成于所述测试焊盘凹槽内的测试焊盘导电层，所述测试焊盘结构与所述芯片区域电性连接；采用激光于所述划片槽区域形成划片凹槽，以去除所述划片凹槽内的所述测试焊盘导电层；基于划片凹槽对所述半导体晶圆进行划片。本发明的芯片的制备方法能降低划片难度，提高划片效率，保护划片刀，减小划片时对内部芯片的损伤，减小芯片体积，提高了芯片的集成度，流程简单，能量产。

Description

一种芯片的制备方法

技术领域

本发明属于半导体制造领域，特别是涉及一种芯片的制备方法。

背景技术

半导体晶圆包括芯片区域和划片槽区域，现有的测试焊盘位于芯片区域，使芯片体积增大。现有的，在功能测试之后，单块IC必须从衬底上分离出来，利用划片刀或划线剥离技术将晶片分离成单个芯片。此法要求晶片在精密工作台上精确定位，然后用钻石划片器或金刚石划线器在X和Y方向按图案规则划片。划片器或划线器在晶片表面划出了一道浅痕，实际是划断了晶片的晶向组织。之后从工作台上取下划好的晶片，将其反置放在一个柔性支撑垫上，用圆柱滚筒向其施加压力，使晶片顺着划痕处断开，芯片得以成功分离。这一切必须以对单个芯片损坏最小的要求完成。

基于以上所述，本发明的目的是给出一种芯片的制备方法，以降低划片难度，提高划片效率，保护划片刀，减小划片时对内部芯片的影响，减小芯片体积，提高了芯片的集成度，流程简单，能量产。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片的制备方法，以降低划片难度，提高划片效率，保护划片刀，减小划片时对内部芯片的影响，减小芯片体积，提高了芯片的集成度，流程简单，能量产。

为实现上述目的及其他相关目的，本发明提供一种芯片的制备方法的制备方法，包括步骤：

提供一半导体晶圆，所述半导体晶圆包括若干芯片区域以及位于所述芯片区域之间的划片槽区域；

于所述划片槽区域形成测试焊盘结构，所述测试焊盘结构包括形成于所述划片槽区域的测试焊盘凹槽和形成于所述测试焊盘凹槽内的测试焊盘导电层，所述测试焊盘结构与所述芯片区域电性连接；

采用激光于所述划片槽区域形成划片凹槽，以去除所述划片凹槽内的所述测试焊盘导电层；

基于划片凹槽对所述半导体晶圆进行划片。

可选地，于所述划片槽区域形成测试焊盘结构，包括步骤：于所述划片槽区域形成测试焊盘凹槽；于所述测试焊盘凹槽内形成测试焊盘导电层；于所述半导体晶圆表面形成保护层；于所述保护层中形成测试焊盘窗口，以获得测试焊盘，所述测试焊盘窗口显露所述测试焊盘导电层，所述测试焊盘窗口与所述测试焊盘导电层一一对应。

可选地，还包括步骤：于所述半导体晶圆表面形成一层激光切割保护液；采用激光于所述划片槽区域形成划片凹槽；除去所述激光切割保护液。

可选地，采用纯净水清除所述激光切割保护液。

可选地，所述保护层包括二氧化硅层。

可选地，于所述划片槽区域形成测试焊盘结构后还包括：采用所述测试焊盘进行测试。

可选地，所述划片凹槽的底部低于所述测试焊盘导电层的底面。

可选地，所述划片凹槽的宽度大于所述测试焊盘导电层的宽度，以将所述测试焊盘导电层全部去除。

可选地，所述划片凹槽的宽度大于所述划片时形成的划片道的宽度。

可选地，所述划片凹槽与所述芯片区域的最小距离大于0。

可选地，所述测试焊盘导电层包括铝层。

可选地，所述测试焊盘通过铝线与所述芯片区域电性连接。

如上所述，本发明提供一种芯片的制备方法，本发明具有以下功效：能降低划片难度，提高划片效率，保护划片刀，减小划片时对内部芯片的损伤，减小芯片体积，提高了芯片的集成度，流程简单，能量产。

进一步的，于所述半导体晶圆表面形成一层激光切割保护液，以保护芯片不受激光影响。所述划片凹槽与所述芯片的最小距离大于0，以保护内部芯片不受开槽影响。所述划片凹槽的深度深于所述测试焊盘导电层的下表面，所述划片凹槽的宽度大于所述划片道的宽度，使划片不受测试焊盘导电层影响。于所述半导体晶圆表面形成保护层以保护芯片。于所述测试焊盘凹槽内形成测试焊盘导电层，保证焊盘与外部有效连接。

附图说明

图1显示为本发明的芯片的制备方法步骤1)所呈现的结构示意图。

图2显示为本发明的芯片的制备方法步骤2)所呈现的结构示意图。

图3显示为本发明的芯片的制备方法步骤3)所呈现的结构示意图。

图4显示为本发明的芯片的制备方法步骤4)所呈现的结构示意图。

图5显示为本发明的芯片的制备方法步骤5)所呈现的结构示意图。

图6显示为本发明的芯片的制备方法步骤7)所呈现的结构示意图。

图7显示为本发明的芯片的制备方法步骤8)所呈现的结构示意图。

图8显示为本发明的芯片的制备方法步骤9)所呈现的结构示意图。

图9显示为本发明的芯片的制备方法步骤10)所呈现的结构示意图。

图10显示为本发明的芯片的制备方法步骤5)所呈现的俯视结构示意图。

图11显示为本发明的芯片的制备方法的流程图。

元件标号说明

101 芯片区域

102 划片槽区域

103 测试焊盘凹槽

104 测试焊盘导电层

105 保护层

106 测试焊盘窗口

107 激光切割保护液

108 划片凹槽

109 划片道

S01～S10 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1～图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1～图11所示，本实施例提供一种芯片的制备方法的制备方法，包括步骤：

如图1所示，进行步骤1)S01，提供一半导体晶圆，所述半导体晶圆包括若干芯片区域101以及位于所述芯片区域101之间的划片槽区域102。

如图2所示，进行步骤2)S02，于所述划片槽区域102形成测试焊盘凹槽103。

如图3所示，进行步骤3)S03，于所述测试焊盘凹槽103内形成测试焊盘导电层104。

作为示例，所述测试焊盘导电层104包括铝层。

于所述测试焊盘凹槽103内形成测试焊盘导电层104，保证焊盘与外部有效连接。

如图4所示，进行步骤4)S04，于所述半导体晶圆表面形成保护层105。

作为示例，所述保护层105包括二氧化硅层、氮化硅层、氮氧化硅层。

于所述半导体晶圆表面形成保护层105以保护芯片。

如图5、图10所示，进行步骤5)S05，于所述保护层105中形成测试焊盘窗口106，以获得测试焊盘，所述测试焊盘窗口106显露所述测试焊盘导电层104，所述测试焊盘窗口106与所述测试焊盘导电层104一一对应，所述测试焊盘与所述芯片区域101内部电性连接。

作为示例，所述测试焊盘通过铝线与所述芯片区域101内部连接。

于划片槽区域102形成测试焊盘，以减少内部芯片体积，提高芯片的集成度。

步骤6)S06，采用所述测试焊盘进行测试。

如图6所示，进行步骤7)S07，于所述半导体晶圆表面形成一层激光切割保护液107。

于所述半导体晶圆表面形成一层激光切割保护液107，以保护芯片不受激光影响。

如图7所示，进行步骤8)S08，采用激光于所述划片槽区域102形成划片凹槽108，以去除所述划片凹槽108内的所述测试焊盘导电层104。

由于所述测试焊盘导电层104通常都具有柔韧性，不利于后期划片刀对所述半导体晶圆进行划片，此处采用激光去除所述测试焊盘导电层104，能降低划片难度，提高划片效率，保护划片刀，减小划片时对内部芯片的损伤。

作为示例，所述划片凹槽108的深度深于所述测试焊盘导电层104的下表面，所述划片凹槽108的宽度大于所述划片道109的宽度，所述划片凹槽108与所述芯片区域101的最小距离大于0。

所述划片凹槽108的底部低于所述测试焊盘导电层104的底面，所述划片凹槽108的宽度大于所述测试焊盘导电层104的宽度，以将所述测试焊盘导电层104全部去除，所述划片凹槽108的宽度大于所述划片道109的宽度，使划片不受测试焊盘导电层104影响。

所述划片凹槽108与所述芯片区域101的最小距离大于0，以保护内部芯片不受开槽影响。

采用激光于所述划片槽区域102形成划片凹槽108，能降低划片难度，提高划片效率，保护划片刀，减小划片时对内部芯片的损伤。

如图8所示，进行步骤9)S09，除去所述激光切割保护液107。

作为示例，采用纯净水清除所述激光切割保护液107。

如图9所示，进行步骤10)S10，基于划片凹槽108对所述半导体晶圆进行划片，以在所述划片槽区域102中形成划片道109。

综上所述，本发明提供一种芯片的制备方法，具有以下功效：

能降低划片难度，提高划片效率，保护划片刀，减小划片时对内部芯片的损伤，减小芯片体积，提高了芯片的集成度，流程简单，能量产。进一步的，于所述半导体晶圆表面形成一层激光切割保护液107，以保护芯片不受激光影响。所述划片凹槽108与所述芯片区域101的最小距离大于0，以保护内部芯片不受开槽影响。所述划片凹槽108的深度深于所述测试焊盘导电层104的下表面，所述划片凹槽108的宽度大于所述划片道109的宽度，使划片不受测试焊盘导电层104影响。于所述半导体晶圆表面形成保护层105以保护芯片。于所述测试焊盘凹槽103内形成测试焊盘导电层104，保证焊盘与外部有效连接。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种芯片的制备方法，其特征在于，包括步骤：

提供一半导体晶圆，所述半导体晶圆包括若干芯片区域以及位于所述芯片区域之间的划片槽区域；

于所述划片槽区域形成测试焊盘结构，所述测试焊盘结构包括形成于所述划片槽区域的测试焊盘凹槽和形成于所述测试焊盘凹槽内的测试焊盘导电层，所述测试焊盘结构与所述芯片区域电性连接；

于所述半导体晶圆表面上形成保护层，于所述保护层中形成测试焊盘窗口，以获得测试焊盘，所述测试焊盘窗口显露所述测试焊盘导电层；

于所述保护层的表面及所述测试焊盘窗口内形成激光保护切割液，采用激光对所述划片槽区域切割，使所述激光经所述激光保护切割液及位于所述激光切割液下方的所述保护层切割至所述半导体晶圆内部，以形成划片凹槽，并去除所述划片凹槽内的所述测试焊盘导电层；其中，所述保护层为二氧化硅层、氮化硅层、氮氧化硅层中的一种；

基于划片凹槽对所述半导体晶圆进行划片。

2.根据权利要求1所述的芯片的制备方法，其特征在于：于所述划片槽区域形成测试焊盘结构，包括步骤：于所述划片槽区域形成测试焊盘凹槽；于所述测试焊盘凹槽内形成测试焊盘导电层；所述测试焊盘窗口与所述测试焊盘导电层一一对应。

3.根据权利要求2所述的芯片的制备方法，其特征在于：还包括步骤：除去所述激光切割保护液。

4.根据权利要求3所述的芯片的制备方法，其特征在于：采用纯净水清除所述激光切割保护液。

5.根据权利要求1所述的芯片的制备方法，其特征在于：于所述划片槽区域形成测试焊盘结构后还包括：采用所述测试焊盘导电层进行测试。

6.根据权利要求1所述的芯片的制备方法，其特征在于：所述划片凹槽的底部低于所述测试焊盘导电层的底面。

7.根据权利要求6所述的芯片的制备方法，其特征在于：所述划片凹槽的宽度大于所述测试焊盘导电层的宽度，以将所述测试焊盘导电层全部去除。

8.根据权利要求1所述的芯片的制备方法，其特征在于：所述划片凹槽的宽度大于所述划片时形成的划片道的宽度。

9.根据权利要求1所述的芯片的制备方法，其特征在于：所述划片凹槽与所述芯片区域的最小距离大于0。

10.根据权利要求1所述的芯片的制备方法，其特征在于：所述测试焊盘导电层包括铝层。

11.根据权利要求1所述的芯片的制备方法，其特征在于：所述测试焊盘导电层通过铝线与所述芯片区域电性连接。

Images