CN113990748B - 晶圆切割保护方法及具有切割保护环的晶圆 - Google Patents

晶圆切割保护方法及具有切割保护环的晶圆 Download PDF

Info

Publication number
CN113990748B
CN113990748B CN202111614864.9A CN202111614864A CN113990748B CN 113990748 B CN113990748 B CN 113990748B CN 202111614864 A CN202111614864 A CN 202111614864A CN 113990748 B CN113990748 B CN 113990748B
Authority
CN
China
Prior art keywords
cutting
wafer
etching
production
protection ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111614864.9A
Other languages
English (en)
Other versions
CN113990748A (zh
Inventor
杨国江
于世珩
毛嘉云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Changjing Pulian Power Semiconductor Co ltd
Original Assignee
Jiangsu Changjing Pulian Power Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjing Pulian Power Semiconductor Co ltd filed Critical Jiangsu Changjing Pulian Power Semiconductor Co ltd
Priority to CN202111614864.9A priority Critical patent/CN113990748B/zh
Publication of CN113990748A publication Critical patent/CN113990748A/zh
Application granted granted Critical
Publication of CN113990748B publication Critical patent/CN113990748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Dicing (AREA)

Abstract

晶圆切割保护方法及具有切割保护环的晶圆,将对晶圆的切割分别在前道生产和后道生产分两部分进行,先在前道生产中在晶圆的切割道上进行化学蚀刻,在晶粒周围形成切割保护环,然后在后道生产中,在切割保护环中再以切割刀进行切割,彻底分割晶圆,其中切割保护环的宽度大于切割刀的刃宽。本发明摒弃了以往晶圆切割必须在后道生产中进行的观念,不需变更原有工艺的芯片制造及切割设计,通过切割保护环在外延层实现平滑的切割面,不易吸附水汽或杂质,不会在后道生产常见的切割问题,对于产品信赖性及寿命有极大的帮助,且相比切割刀直接切割的方式,无外力作用于切割道正面,因切割刀崩坏外延层的机会为零,避免正面崩坏影响良率。

Description

晶圆切割保护方法及具有切割保护环的晶圆
技术领域
本发明属于半导体技术领域,涉及MOSFET芯片的切割封装,为一种晶圆切割保护方法及具有切割保护环的晶圆。
背景技术
在MOSFET芯片制作工艺中,主要有两道加工工艺,分别被称为前道生产和后道生产,分别在不同的工厂完成。前道生产主要指晶圆制造,由芯片厂完成,目的是在硅片上制备出一个个具有完整功能的晶粒,后道生产主要指封装测试,由封测加工厂完成,把晶粒制造成我们平时所看到的芯片样式,封装测试的第一道工艺就是晶粒切割,也称晶圆划片,如图1所示,使用高速旋转的切割刀,把晶圆上的晶粒100切割分离开来,得到所需的晶片chip,然后封装为芯片。在一个晶圆上通常有几百个至数千个chip连在一起,它们之间留有80μm至150μm的间隙,以便于划片,这些间隔结构被称为切割通道,简称切割道。
在半导体芯片封装工艺中,由于封装要求,晶圆必须在后道生产中切割分离,切割的机械力可能导致边缘处形成微小裂痕,所形成的裂痕可能会朝向集成电路的中心电路区域推进而造成其中的电路区域毁坏。为了保护电路区域,一般会在集成电路芯片上介于工作区域以及其切割道之间,配置芯片密封环(seal ring),传统的密封环一般采用多层金属层叠加,以保护电路工作区域。对于晶粒切割,有两个指标,如图2所示,分别是晶粒正面目检崩坏参考线和晶粒切割宽度,晶粒正面目检崩坏参考线用于检查切割是否有对晶粒产生损伤,包括正面金属TM(Top Metal)和保护层PV(Passivation),晶粒切割宽度是期望的理想切割宽度,可定义描述为:在此晶粒切割宽度下,元件切割后的表面及侧面状况在正常使用下不影响元件的特性;后道生产一般根据晶粒切割宽度选择合适厚度的切割刀。现在常用的切割划片设备为第三代砂轮划片机,如图3所示,现有切割划片方式存在以下情况:
1、切割刀上有不同种类的高硬度的颗粒设计,以此来完成切割任务,针对被切割物的特性,由后道生产的封测加工厂提供使用适当的切割刀。在切割过程中随着切割深度的加深,实际切割的截面会形成一个上大下小的漏斗形,如果切割刀的厚度与晶粒切割宽度一致或十分接近,则随着切割深度的加深,晶粒上表面外延区域的切割宽度有可能会大于设定的晶粒切割宽度,甚至损伤到晶粒,造成晶粒边缘崩坏或不平整。
2、由于采用刀刃颗粒的切削来实现晶粒的切割分离,切割完成后,切割面会因为颗粒的研磨而不平整,遗留的研磨痕容易对水气/杂质产生吸附作用,影响晶粒的良率和寿命。
3、切割刀是最低成本的晶粒分离方式,因此现有切割方案都选择以切割刀来分割晶粒,但是此类由外力完成的切削行为会造成芯片工作区、外延层EPI的正面崩坏及内部的暗崩损伤,切割后产品的良率影响着成本损耗。
现有技术针对半导体的切割有如下一些方案。
专利申请CN102184843A提出了一种芯片切割保护环及其制作方法,在芯片上设置切割保护区域,在芯片制作过程中,与沟槽MOSFET同步蚀刻制作得到同样结构的切割保护环,CN102184843A的保护环结构即为图2中的切割保护区域 G/R area,切割保护区域G/Rarea是为了降低切割时可能产生的崩裂对外延层主要工作区(main active functionarea)的影响,在设计晶粒的切割道时另做的设计,其设计要抗外/防内,即抵抗外部崩坏影响到主要工作区,另外避免其内部的工作区域电场崩溃在 G/R area 处发生。该文献解决的是原有G/R area需要独立工艺制造的问题,提出了与制作器件沟槽同步制作的方案,所制作的切割保护环在切割时起到标识切割道的作用,即相邻两个保护环之间的区域为切割道。因此该方案仍然存在上述切割刀所带来的切割面不平整、以及对外延层的损伤问题,切割时的研磨痕划痕等依然存在,只不过影响的是切割保护环,研磨痕对水汽/杂质产生吸附作用依然会形成芯片工作中的隐患,且保护环具有与沟槽MOSFET同步沉积的绝缘介质层及导电金属层,切割刀在切割这部分的时候,所带来的外力也极有可能会沿沉积的绝缘介质层及导电金属层造成芯片工作区的暗崩损伤。该方案所述的保护环,本质上只是替代晶粒工作区域承受切割刀带来的切割研磨痕或暗崩损伤,并没有从根本上解决问题。
专利申请CN106206251A公开了一种半导体装置及半导体装置的制造方法,涉及切割线以及槽,但其作用是为了对应表面保护膜致密化时产生热收缩,防止热收缩导致的半导体翘曲,形成切割线的理由是在将半导体晶片切割为各芯片状时,表面保护膜会变为切割屑而产生颗粒,切割线的作用是防止切割刀切割芯片时产生颗粒,切割线停留于器件表面,并未对器件进行切割,而槽的作用是作为半导体晶片的正面侧产生的压缩应力的排出通道,其宽度或深度均与芯片切割无关,在切割芯片时,切割刀仍然要对器件本体(外延部分)进行切割,CN106206251A的切割线和槽虽然对切割刀起到一定的标识作用,但如同CN102184843A,并未针对切割刀的问题提出改善,在切割半导体器件本体时,仍然存在前述切割刀对外延层部分可能产生的暗崩、划痕等问题。
专利申请CN109671822A公开了一种防激光切割损伤的LED晶圆及其制作方法、切割方法,在发光结构之间通过ICP或RIE刻蚀出切割道,使用激光沿着切割道进行切割,考虑的是激光切割时产生的烧伤、烧结问题,由于LED器件与MOSFET器件结构不同,切割时所存在的问题也不相同,LED激光切割的方案对MOSFET晶圆的切割并不具有启示意义,且激光切割对工艺条件十分敏感,激光功率、划片速度、焦点位置、气流压力等参数的波动或变化都会影响划片质量,致使划片深度尺寸不均匀,导致分片时容易碎片,降低成品率,增加了成本;同时激光划片时,高温对材料也有很大的影响,从而影响到芯片的性能。
现有技术中技术人员都默认在后道生产中通过划片机对晶圆进行切割,切割方式的研究从最早的金刚石划片,到第二代激光划片,到第三代的砂轮划片,虽然成品率逐渐提高,但仍然存在裂纹、黏着水汽灰尘,或者热损耗高温影响芯片性能的问题。
发明内容
本发明要解决的技术问题是:现有技术对晶粒切割使用切割刀,容易在外延层产生研磨痕,可能发生晶粒边缘崩坏,不平整,影响封装,以及可能导致外延层的暗崩,影响封装产品的良率和寿命。
本发明的技术方案为:晶圆切割保护方法,将对晶圆的切割分别在前道生产和后道生产分两部分进行,在前道生产中,根据晶粒切割宽度确定晶圆的切割道,在切割道上进行化学蚀刻,蚀刻深度不小于晶粒器件工作区域深度且不贯通晶圆的衬底,蚀刻所得沟槽在晶粒周围形成切割保护环;然后将具有切割保护环的晶圆运输到后道生产,在后道生产中,根据晶圆特性选择切割刀,在切割保护环中以切割刀对晶圆进行进一步切割,彻底分割晶圆得到晶粒;其中,化学蚀刻的宽度及切割刀刃宽满足以下条件:切割刀刃宽<蚀刻宽度≤晶粒切割宽度。
进一步的,所述切割保护环的形成过程为:在晶圆表面设置化学蚀刻光刻胶,在晶圆的切割道化学蚀刻光刻胶,向下由外延层蚀刻至衬底,在切割道蚀刻形成的沟槽即构成切割保护环。
作为优选方式,化学蚀刻的宽度大于后道生产所提供的切割刀的刃宽1.3倍。
作为优选方式,化学蚀刻的深度大于外延层厚度的1.2倍。
作为优选方式,使用Aligner 曝光机台来进行蚀刻,形成切割保护环。化学蚀刻为湿法蚀刻,利用湿法蚀刻的等向特性与低温及真空抽气的工艺条件控制,优化湿法刻蚀得到的表面平滑效果。
本发明还提供具有切割保护环的晶圆,晶圆具有上述方法得到的切割保护环。
本发明的晶圆切割保护方法,摈弃了以往切割一定要在后道生产中进行的观念,将切割划片划分为两部分进行,切割保护环作为预切割,在外延层实现平滑的切割面,不易吸附水汽或杂质,不会产生后道生产常见的切割问题,对于产品可靠性及寿命有极大的帮助,且相比切割刀直接切割的方式,无外力作用于切割道正面, 因切割刀崩坏外延层的机会为零,避免正面崩坏影响良率。本发明的切割保护环并未将晶圆切割分开,因此此时的晶圆依然可以按照原有的工艺程序继续送到后道生产的封测加工厂,按照需求分割出所需的晶粒进行测试封装。本发明方法在切割晶圆时不需额外的保护层或保护结构,不需变更原有前道生产的光罩芯片工艺及后道生产的切割设计,并且化学蚀刻精度和稳定性都很好,有助于获得更大的芯片热接触面积。现有技术在后道生产中的切割虽然也有二刀切的方式,但第一刀的宽度是局限晶圆制造时切割道设计的主因,因第一刀刀刃较第二刀宽,切割时高速旋转,由于切割的反作用力及切割时冷却水所造成的震动,完成切割的同时,切割面表面的切削伤痕不可避免的产生,为了避免切割刀对晶粒器件部分的影响,往往要预留较大的切割道,一般要求60μm以上,降低了晶圆的利用率。本发明首次提出将切割工作分为两部分分别在前道后道工艺中进行,在前道生产中制作的切割保护环替代了原有后道生产中的第一刀(宽刀),原有第一刀切割刀受到实际切割环境的影响,切割宽度难以精确稳定控制,需要预留宽度大于切割刀的切割道,本发明稳定可控的蚀刻有利于实现更窄的切割区域,可实现30μm至40μm宽度的切割道,而更窄的切割道意味着对晶圆面积利用率的提高,且本发明切割的沟道大小是由光刻定义,准确度会较切割机台稳定,可以保证不会影响到晶粒边缘。
另外,本发明从成本上做到了均衡控制,虽然化学蚀刻具有精确稳定的优点,但考虑到成本,不可能在封测加工厂配置蚀刻设备,这也是现有技术均采用切割刀在后道生产中完成切割任务的原因之一,虽然切割刀的机械切割方式可以将切割成本降到最低,但切割刀带来的研磨痕或暗崩等问题,在产品质检后又会带来一定的不良品损耗,总体成本不可控。本发明将晶粒的分割划分在前道生产和后道生产分别进行,综合考虑产品质量成本和切割成本,对前道生产和后道生产的设备及工艺无需变更,不增加额外设备成本,在前道生产中,利用晶圆制造设备通过化学蚀刻制作无研磨痕和暗崩隐患的切割保护环,保证切割质量,在后道生产中再用切割刀对衬底部分进行彻底切割,降低切割成本,使得晶粒质量可控,总体晶粒制造成本及晶粒质量可控。
附图说明
图1为现有技术的晶圆切割示意图。
图2为晶圆切割指标的示意图。
图3为现有晶圆切割方式的切割问题示意图。
图4为本发明方法中制作切割保护环时,蚀刻光刻胶的示意图。
图5为本发明方法中制作切割保护环时,由外延层蚀刻至衬底的示意图。
图6为本发明方法中制作切割保护环时,移除光刻胶,得到的切割保护环的示意图。
图7为本发明具有切割保护环的晶圆在切割晶粒时的示意图。
具体实施方式
本发明提出一种晶圆切割保护方法,将对晶圆的切割分别在前道生产和后道生产分两部分进行,首先根据晶粒切割宽度设计晶圆的切割道,在前道生产中在切割道上进行化学蚀刻,在晶粒周围形成切割保护环,化学蚀刻的深度不小于晶粒器件工作区域深度且不贯通晶圆的衬底,然后将具有切割保护环的晶圆运输到后道生产,在后道生产中,在切割保护环中再以切割刀进行切割,彻底分割晶圆,其中,化学蚀刻的宽度及切割刀刃宽满足以下条件:切割刀刃宽<蚀刻宽度≤晶粒切割宽度。所述切割保护环的制作如图4所示,晶圆表面设置有化学蚀刻光罩,即光刻胶PR,在晶圆的切割道,化学蚀刻光刻胶,如图5所示,由外延层EPI蚀刻至衬底Substrate,沿晶粒周围切割道位置蚀刻得到的槽即构成切割保护环,如图6所示,最后移除晶圆上剩余的正面金属TM和保护层PV上的光刻胶PR,完成晶圆的前道生产,得到具有切割保护环的晶圆,再送至后道生产中进行封装测试。
作为优选方式,化学蚀刻宽度的设计结合参考后道生产中所使用的切割刀宽度,为切割刀刀刃宽度的 1.3 倍即可;当然,蚀刻宽度还要小于等于设计的晶粒切割宽度。在后道生产所提供的切割刀刃宽的基础上,获得尽量大的晶圆利用率。
进一步的,在形成切割保护环的工艺中,由于切割保护环的宽度较晶圆上Chip本身结构的 pitch、 trench、及contact 的尺寸还要大,因此优选采用 Aligner 曝光机台,可以较步进式光刻机(Stepper)的曝光机台具有更低的成本,以及更短的生产时间,Stepper曝光机台需要 70次,而Aligner 一次就可以曝光完成。同时,切割保护环的尺寸精度与晶圆利用率直接相关,对化学蚀刻,本发明优选采用湿法蚀刻,透过低温湿蚀的控制特性,利用湿法蚀刻的等向特性与低温及真空抽气的工艺条件控制,使湿法刻蚀的表面平滑效果最佳,保证对外延和衬底侧向蚀刻形成平滑断面的有效性,不易吸附水气杂质,还保证蚀刻宽度的准确度,蚀刻宽度稳定准确达到设计要求,够宽,有利于避免后续切割程序中,切割刀因切割轴心的不稳定,而碰触到切割保护环侧壁造成的外延区的切割崩裂,稳定的蚀刻工艺有利于兼顾晶圆利用率的提高及后道生产中的机械因素的影响。
从分立器件工艺流程的设计,晶粒的切割应当在后道生产中完成,以利于测试封装。化学蚀刻虽然可以得到光滑的平面,但如果在后道生产采用此方法,则后道封测加工厂需要额外新增蚀刻设备,将大大增加成本,而前道生产虽然具备化学蚀刻的生产条件,但完全依赖化学蚀刻完成切割,考虑到器件结构及蚀刻条件等,成本也非常高,且不利于分立器件的工艺流程。这也是现有技术对晶圆切割改进一直专注于改进后道生产中切割方式的原因。与现有技术默认切割工作在后道生产中进行不同,本发明首次提出将切割分为两部分任务,在前道生产中用化学蚀刻先针对晶粒器件工作区域进行预切割,消除机械切割刀对器件外延层及工作区域产生的不良影响,减少切割研磨痕,使封装成品不易残留水气及不易去除的离子状态污染物。同时综合考虑晶粒质量、工艺流程及成本控制,本发明在化学蚀刻制作保护环时,蚀刻至衬底但并不完全蚀刻穿衬底,优选化学蚀刻深度大于外延层厚度的1.2倍。然后再将制作了切割保护环的完整晶圆送到后道封测加工厂,在切割保护环上通过现有的机械切割方式完成晶粒的切割,进行封装测试,在预切割的基础上,后道生产中切割刀只需小于化学蚀刻宽度即可,在此基础上选取越薄的刃宽,就可以保留越多器件底部的接触面积,对做制作的芯片的高温散热有直接的帮助。
本发明的具有切割保护环的晶圆,如图7所示,在后道生产中,根据设计需求沿切割保护环从衬底切割到基底,完成对晶粒的切割,在此过程中,切割刀一方面不会碰擦到保护环侧壁,不会在外延层产生研磨痕或暗崩,另一方面在衬底部分的切割又保留了切割刀切割成本最低的优点,同时兼顾了前道、后道生产的工艺流程要求。
本发明根据分立器件工艺流程的定义,将切割的处理由单独后道封测厂承担,变化为前道的芯片厂共同分担,实现了对晶圆的切割保护,不需要改变或增加切割设备。芯片厂对于精密度的控制,远较后道的封测厂为高,因此本发明的切割保护方法不仅能够对晶粒起到保护作用,对切割的整体精度和稳定性也有极大改善。本发明使用新提出的切割方式可以减少切割道对晶圆面积的耗损,避免芯片设计在应用及寿命因传统切割方式而来的问题,使用现有的光刻板设计,只需增加一道化学蚀刻工艺即可完成,并有利于得到较大的芯片面积,对散热上有较佳的帮助,切割保护环作为第一刀切割的设计使切割工艺稳定,与原有切割刀设计中为了不影响工作区域而需要将切割道设计得远离晶粒区域相比,将可以减少切割道的使用面积,增加硅片上的芯片数目。

Claims (5)

1.晶圆切割保护方法,其特征是将MOSFET的晶圆切割分别在前道生产和后道生产分两部分进行,不需变更原有前道生产的光罩芯片工艺及后道生产的切割设计;在前道生产中,根据晶粒切割宽度确定晶圆的切割道,在切割道上进行化学蚀刻,蚀刻深度不小于晶粒器件工作区域深度且不贯通晶圆的衬底,蚀刻所得沟槽在晶粒周围形成切割保护环,此时切割保护环并未将晶圆切割分开;然后将具有切割保护环的晶圆运输到后道生产,在后道生产中,根据晶圆特性选择切割刀,在切割保护环中以切割刀对晶圆进行进一步切割,彻底分割晶圆得到晶粒;其中,化学蚀刻的宽度及切割刀刃宽满足以下条件:切割刀刃宽<蚀刻宽度≤晶粒切割宽度;
所述切割保护环的形成过程为:在晶圆表面设置化学蚀刻光刻胶,在晶圆的切割道化学蚀刻光刻胶,向下由外延层蚀刻至衬底,在切割道蚀刻形成的沟槽即构成切割保护环;
其中,化学蚀刻为湿法蚀刻,利用湿法蚀刻的等向特性与低温及真空抽气的工艺条件控制,优化湿法刻蚀得到的表面平滑效果。
2.根据权利要求1所述的晶圆切割保护方法,其特征是化学蚀刻的宽度大于后道生产所提供的切割刀的刃宽1.3倍。
3.根据权利要求1所述的晶圆切割保护方法,其特征是化学蚀刻的深度大于外延层厚度的1.2倍。
4.根据权利要求1所述的晶圆切割保护方法,其特征是使用Aligner 曝光机台来进行蚀刻,形成切割保护环。
5.具有切割保护环的晶圆,其特征是晶圆具有如权利要求1-4任一项所述方法得到的切割保护环。
CN202111614864.9A 2021-12-28 2021-12-28 晶圆切割保护方法及具有切割保护环的晶圆 Active CN113990748B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111614864.9A CN113990748B (zh) 2021-12-28 2021-12-28 晶圆切割保护方法及具有切割保护环的晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111614864.9A CN113990748B (zh) 2021-12-28 2021-12-28 晶圆切割保护方法及具有切割保护环的晶圆

Publications (2)

Publication Number Publication Date
CN113990748A CN113990748A (zh) 2022-01-28
CN113990748B true CN113990748B (zh) 2022-08-30

Family

ID=79734572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111614864.9A Active CN113990748B (zh) 2021-12-28 2021-12-28 晶圆切割保护方法及具有切割保护环的晶圆

Country Status (1)

Country Link
CN (1) CN113990748B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116631716A (zh) * 2023-07-18 2023-08-22 合肥矽迈微电子科技有限公司 一种可变电阻器件的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4355457A (en) * 1980-10-29 1982-10-26 Rca Corporation Method of forming a mesa in a semiconductor device with subsequent separation into individual devices
JP2780618B2 (ja) * 1993-11-06 1998-07-30 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
JP6824581B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法

Also Published As

Publication number Publication date
CN113990748A (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
US8809120B2 (en) Method of dicing a wafer
KR101094450B1 (ko) 플라즈마를 이용한 다이싱 방법
US7439178B2 (en) Technique for stable processing of thin/fragile substrates
CN103021962B (zh) 半导体晶片及其处理方法
KR20090101915A (ko) 반도체 칩 형상 변경
CN105405806A (zh) 等离子蚀刻和隐形切片激光工艺
CN105308726A (zh) 用于对半导体晶片进行等离子体切片的方法和设备
US7112470B2 (en) Chip dicing
CN113990748B (zh) 晶圆切割保护方法及具有切割保护环的晶圆
US20180015569A1 (en) Chip and method of manufacturing chips
US11712749B2 (en) Parent substrate, wafer composite and methods of manufacturing crystalline substrates and semiconductor devices
US8030180B2 (en) Method of manufacturing a semiconductor device
CN110600372B (zh) 一种晶圆的三面切割方法
CN109904119B (zh) 一种芯片的制备方法
US11942327B2 (en) Singulation of silicon carbide semiconductor wafers
JP2013161944A (ja) ダイシング方法
CN102990229B (zh) 发光二极管晶圆切割方法
JP2009016420A (ja) 半導体装置の製造方法
JPH065701A (ja) 半導体装置の製造方法
JPH1070094A (ja) 半導体センサウェハの切断方法
Johnston et al. Defect-free dicing for higher device reliability
US20170338184A1 (en) Method of dicing integrated circuit wafers
US20230402323A1 (en) Semiconductor Wafer Dicing Method
KR101071059B1 (ko) 스크린 프린팅 마스크 및 이를 이용한 플라즈마 다이싱 방법
US20150364374A1 (en) Semiconductor Device Die Singulation by Discontinuous Laser Scribe and Break

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant