KR20090101915A - 반도체 칩 형상 변경 - Google Patents

반도체 칩 형상 변경

Info

Publication number
KR20090101915A
KR20090101915A KR1020097013802A KR20097013802A KR20090101915A KR 20090101915 A KR20090101915 A KR 20090101915A KR 1020097013802 A KR1020097013802 A KR 1020097013802A KR 20097013802 A KR20097013802 A KR 20097013802A KR 20090101915 A KR20090101915 A KR 20090101915A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
cutting
shape
manufacturing
Prior art date
Application number
KR1020097013802A
Other languages
English (en)
Inventor
무크타 지. 파루크
대-영 정
이언 디. 멜빌
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20090101915A publication Critical patent/KR20090101915A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)

Abstract

본 발명은 크랙의 개시와 크랙의 반도체 칩의 활성 영역으로의 전파를 감소시킨 개량형 반도체 칩에 관한 것이다. 반도체 웨이퍼는 반도체 칩들을 분리시키는 절단 채널(102)과, 이들 절단 채널(102)의 교차점에 위치하고 반도체 칩의 일부를 관통하는 홀(220)을 포함한다. 반도체 칩들이 일단 반도체 웨이퍼로부터 절단되면 90도 각도의 모서리 없이 제조된다.

Description

반도체 칩 형상 변경{SEMICONDUCTOR CHIP SHAPE ALTERATION}
본 발명은 일반적으로는 반도체 소자에 관한 것이며, 더 구체적으로는 반도체 칩 형상 변경에 관한 것이다.
반도체 기술에서 중요한 것은 반도체 칩의 형상이다. 반도체 칩의 형상은 반도체 칩에 물리적인 응력을 일으킬 수 있다. 반도체 칩의 응력은 층간 박리(delamination)를 일으키며, 이러한 층간 박리는 반도체 칩의 후공정라인 재료(BEOL material:Back End of the Line material)의 균열이고, 다음에는 반도체 칩의 불량에 이르게 한다. 종래의 반도체 칩은 정사각형 및 직사각형 형상에 제한되는데, 이러한 형상은 그러한 형상에 고유한 90도 모서리로 인해 반도체 칩에 최대 응력을 도입시킨다.
도 1a 및 도 1b는 종래의 반도체 웨이퍼(100)와 칩(110)을 보여준다. 종래의 반도체 웨이퍼(100)에는 절단(dicing) 채널(102)이 직교하고 있다는 점에 주목하라. 일단 절단되면, 반도체 칩들로도 알려진 개별 다이(singulated die)는 반도체 웨이퍼(100)로부터 분리된다. 일단 분리되면, 이들 반도체 칩(110)은 정사각형 또는 직사각형 형상을 가진다. 도 1b는 종래의 반도체 칩(110)과 관련된 문제점을 강조하고 있다. 보다 구체적으로 종래의 반도체 웨이퍼(100)로부터 절단된 반도체 칩(110)은 정사각형 또는 직사각형 반도체 칩(110)이 된다.
종래의 정사각형 또는 직사각형 반도체 칩(110)의 형상은 반도체 칩(110)에, 구체적으로는 모서리(108)에 응력을 도입시킨다. 그러한 응력은 종래의 반도체 칩(110)에 문제가 되는 층간 박리를 일으킨다. 층간 박리는 종종 삼각형 구역(106)에서 시작해서 반도체 칩(110)의 활성 영역(112) 쪽으로 나아간다. 일단 층간 박리가 활성 영역(112)에 도달하면, 반도체 칩(110)은 불량으로 된다. 종래의 반도체 칩(110)은 활성 영역(112)으로의 층간 박리를 방지하는 역할을 하는 크랙 방지부(crackstop)를 포함하지만, 이러한 크랙 방지부는 대체로 반도체 기술이 진화함에 따라 효과적이지 못하다. 왜냐하면 저유전율 유전체(low-k dielectric)가 더 빈번하게 사용되기 때문이다. 저유전율 유전 물질은 층간 박리에 특히 민감하다.
종래 기술에서 요구되는 것은 층간 박리를 감소시키는 개량형 반도체 칩 형상이다.
본 발명의 특징들 및 요소 특징들이 첨부한 청구범위에 구체적으로 설명된다. 도면들은 단지 예시적 용도일 뿐이고 축척에 따라 도시되지 않았다. 게다가 유사한 번호는 도면에서 유사한 특징부를 나타낸다. 그러나 본 발명 자체는 구성과 동작 방법 모두에 대하여 첨부한 도면과 결부시켜 고려한다면 아래의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 이들 도면에서
도 1a는 종래의 반도체 웨이퍼(100)를 보여주며,
도 1b는 도 1a의 반도체 웨이퍼(100)로부터 절단된 종래의 반도체 칩을 보여주며,
도 2a는 본 발명의 제1 실시예의 반도체 웨이퍼(200)를 보여주며,
도 2b는 도 2a의 반도체 웨이퍼(200)로부터 절단된 종래의 반도체 칩(210)을 보여주며,
도 3은 본 발명의 제2 실시예의 반도체 웨이퍼(300)를 보여주며,
도 4는 본 발명의 제3 실시예의 반도체 웨이퍼(400)를 보여준다.
본 발명의 목적은 반도체 칩을 제조하는 방법에 두고 있다. 이 방법은 제조 및 절단 단계를 포함한다. 제조 단계는 절단 채널에 의해 분리되는 반도체 칩을 가진 반도체 웨이퍼에 구멍을 형성하는 것을 포함한다. 이러한 구멍은 절단 채널의 교차점에 형성된다. 절단 단계는 절단 채널과 절단 채널의 교차점에서의 반도체 칩의 일부분을 관통 절단하는 것을 포함한다.
본 발명은 90도 모서리가 전혀 없는 반도체 칩의 제조에 의해 층간 박리 문제점을 해결한다. 90도 모서리의 부재(不在)는 반도체 칩에 물리적인 응력을 감소시키며, 다음에는 층간 박리를 경감시킨다.
종래 반도체 칩 제조 방법은 절단 효율과 제조비 최소화에 초점을 두고 있다. 종래 방법은 반도체 칩 형상의 변경이나 반도체 칩의 응력에 미치는 칩 형상의 영향에 대해 전혀 언급하고 있지 않다. 심지어 종래 방법이 언급하지 아니한 반도체 칩 형상의 변경에 초점을 두었다 하더라도, 종래 방법은 어떤 반도체 재료가 반도체 칩 내에서 층간 박리를 일으키는 경향의 증가에는 초점을 두고 있지 않았을 것이다. 더 구체적으로는 반도체 기술이 진화함에 따라 층간 박리를 일으키기 쉬운 저유전율 유전 물질이 더욱 빈번하게 활용되었다.
본 발명은 종래 반도체 칩과 관련한 전술한 문제점을 해결한다.
적어도 전술한 이유들로 본 발명은 반도체 기술을 향상시킨다.
이제 본 발명을 첨부 도면을 참조하여 설명할 것이다. 도면에서 본 발명을 더 명확하게 설명하고 예시하기 위해 구조의 다양한 측면이 도시되고 단순화된 형태로 개략적으로 표현된다.
개관 및 소개를 위해 본 발명의 목적은 어떠한 90도 각도도 없이 반도체 칩을 제조하는 방법에 두고 있다. 반도체 칩은 반도체 웨이퍼로부터 생기며, 이 반도체 웨이퍼는 반도체 칩을 분리하는 절단 채널과, 이들 절단 채널의 각 교차점에 홀을 구비하고 있다. 일단 절단되면 이들 반도체 칩은 어떠한 90도 각도 없이 형성된다.
본 발명의 실시예(200)가 도 2a를 참조로 하여 설명될 것이다. 도시된 바와 같이, 반도체 웨이퍼(200)는 절단 채널(102)의 교차점에 홀(220)을 포함한다. 이들 홀(220)은 레이저 드릴링, 보쉬 프로세스 심층 드릴링(Bosch process deep drilling), 반응 이온 에칭 후의 포토리소그래피, 또는 이온 밀링에 의해 형성될 수 있다. 일단 반도체 웨이퍼(200)가 절단되면, 도 2a에 도시된 바와 같은 반도체 칩(210)이 만들어진다. 반도체 웨이퍼(200)는 기계적인 톱날 절단 또는 레이저 절단에 의해 절단될 수 있다.
또한 도 2b는 도 2a의 반도체 웨이퍼(200)로부터 절단된 반도체 칩(210)을 보여준다. 도시된 바와 같이, 반도체 칩(210)에는 90도 각도를 가진 모서리(220)가 없다. 따라서 반도체 칩(210)은 하드 패시베이션 층[삼각형 구역(106)]까지 감소된 언더필(underfill)을 갖는다. 이 실시예에서는 삼각형 구역(106)은 실질적으로 감소되는 반면에 크랙 방지부(104)를 유지하고 있다는 점에 유의하라. 실질적으로 감소된 삼각형 구역(106) 반도체 칩(210)에서 크랙의 개시를 감소시키며, 이에 따라 크랙의 전파를 감소시킨다. 도 2a는 원형 형상을 가진 홀(220)을 보여주는 반면에, 도 3과 도 4는 다른 형상의 홀(220)을 보여준다.
도 3은 본 발명의 다른 실시예의 반도체 웨이퍼(300)를 보여준다. 더 구체적으로는 도 3은 다이아몬드 형상을 가진 홀(220)을 보여준다. 도 2a에 도시된 원형 형상을 가진 홀(220)과 유사하게, 도 3의 다이아몬드 형상의 홀(220)도 삼각형 구역(106)(도시 생략)을 실질적으로 감소시키며, 다음에 반도체 칩(210) 내에서 크랙의 개시 및 전파를 감소시킨다. 도 3의 반도체 칩(310)도 도 2b의 반도체 칩과 유사하게 90도 모서리가 없는 모서리에 장점을 가진다. 도 3에는 반도체 칩의 모서리가 확대도(310a)로 도시되어 있다는 점에 유의하라. 확대도(310a)로 도시되어 있는 바와 같이, 반도체 칩의 모서리는 90도 모서리를 가지지 않는다.
도 4는 본 발명의 제3 실시예의 반도체 웨이퍼(400)를 보여준다. 도 2b 및 도 3의 반도체 칩과 유사하게 도 4의 반도체 칩도 90도 모서리를 가지지 않는다. 도 4의 반도체 칩(410)의 모서리는 오목한 형상을 가진다. 반도체 칩(410)이 확대도(410a)로 도시되어 있는 바와 같이, 모서리는 오목한 형상을 가지며, 이 형상은 모서리가 90도 모서리를 가지지 않는다는 것을 반드시 요구한다. 도 1 내지 도 3과 유사하게 반도체 웨이퍼(400)는 절단 채널(102)을 구비하고 있다. 또는 도 2a 및 도 3과 유사하게 반도체 웨이퍼(400)는 홀(220)을 포함한다. 도 4의 반도체 웨이퍼(400)에서 홀(220)의 형상은 오목한 형상을 가진 반도체 칩(410)에서 모서리를 형성한다.
도 1a 및 도 1b에 도시된 종래 기술과는 달리, 도 2a 내지 도 4에 도시된 실시예는 반도체 칩에서 90도 각도의 모서리를 제거함으로써 층간 박리의 개시 및 전파를 감소시킨다.
본 발명은 종래의 반도체 칩과 관련된 전술한 문제점을 해결한다. 더 구체적으로는 본 발명은 반도체 칩에서 90도 각도의 모서리를 제거한다.
본 발명은 특정의 바람직한 실시예와 다른 변형예와 결부하여 구체적으로 설명되었지만, 수많은 선택예, 개선예 및 변형예도 전술한 설명에 비추어 당업자에게 자명하다는 점은 명백하다. 따라서 첨부한 청구범위는 본 발명의 진정한 범위와 사상에 속하는 그러한 선택예, 개선예 및 변형예를 포함하도록 되어 있다.

Claims (5)

  1. 절단 채널(102)에 의해 분리되는 복수의 반도체 칩을 가진 반도체 웨이퍼에에서 반도체 칩을 제조하는 방법에 있어서,
    상기 절단 채널(102)의 교차점에서 상기 반도체 칩의 일부분을 관통하여 홀(220)을 형성하는 단계와,
    상기 절단 채널(102)의 상기 교차점에서 상기 절단 채널(102)을 통해 상기 반도체 칩의 일부분을 절단하는 단계
    를 포함하며,
    90도 각도의 모서리가 없는 변경된 형상의 반도체 칩을 만드는 것을 특징으로 하는, 반도체 칩 제조 방법.
  2. 제1항에 있어서,
    상기 형성 단계는,
    레이저 드릴링, 보쉬 프로세스 심층 드릴링, 반응 이온 식각 후의 포토리소그래피, 및 이온 밀링 중 적어도 하나를 포함하는, 반도체 칩 제조 방법.
  3. 제1항에 있어서,
    상기 절단 단계는,
    기계적 톱날 절단 및 레이저 절단 중 적어도 하나를 포함하는, 반도체 칩 제조 방법.
  4. 제1항에 있어서,
    상기 홀(220)의 형상은 원형 형상, 다이아몬드 형상, 팔각형 형상, 및 오목한 형상 중 하나를 포함하는, 반도체 칩 제조 방법.
  5. 제1항에 있어서,
    상기 절단 단계는,
    하드 패시베이션 접촉 영역까지 감소된 언더필을 갖는 복수의 반도체 칩을 만드는, 반도체 칩 제조 방법.
KR1020097013802A 2006-12-22 2007-12-11 반도체 칩 형상 변경 KR20090101915A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/615,236 2006-12-22
US11/615,236 US7648891B2 (en) 2006-12-22 2006-12-22 Semiconductor chip shape alteration

Publications (1)

Publication Number Publication Date
KR20090101915A true KR20090101915A (ko) 2009-09-29

Family

ID=39541640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097013802A KR20090101915A (ko) 2006-12-22 2007-12-11 반도체 칩 형상 변경

Country Status (6)

Country Link
US (2) US7648891B2 (ko)
EP (1) EP2095419A4 (ko)
JP (1) JP2010514223A (ko)
KR (1) KR20090101915A (ko)
CN (1) CN101584042A (ko)
WO (1) WO2008079662A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099681A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
JP5127669B2 (ja) * 2008-10-31 2013-01-23 パナソニック株式会社 半導体ウェハ
CN102687288B (zh) * 2009-11-05 2016-04-06 Bbsa有限公司 第iii族氮化物半导体纵向结构led芯片及其制造方法
US8378458B2 (en) * 2010-03-22 2013-02-19 Advanced Micro Devices, Inc. Semiconductor chip with a rounded corner
JP2012059859A (ja) * 2010-09-08 2012-03-22 Disco Abrasive Syst Ltd 半導体デバイス
JP5658983B2 (ja) * 2010-12-01 2015-01-28 株式会社東芝 半導体装置の製造方法
JP6024076B2 (ja) * 2011-01-13 2016-11-09 セイコーエプソン株式会社 シリコンデバイスの製造方法
KR20140041527A (ko) 2011-05-12 2014-04-04 (주)웨이브스퀘어 Ⅲ족 질화물 반도체 수직형 구조 ｌｅｄ 칩 및 그 제조 방법
JP5480923B2 (ja) 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
US8916980B2 (en) * 2012-02-16 2014-12-23 Omnivision Technologies, Inc. Pad and circuit layout for semiconductor devices
US8940618B2 (en) * 2012-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for cutting semiconductor wafers
JP6060509B2 (ja) * 2012-03-29 2017-01-18 大日本印刷株式会社 半導体素子の製造方法
JP6050613B2 (ja) * 2012-06-12 2016-12-21 新電元工業株式会社 半導体ウェーハ、半導体装置の製造方法及び半導体装置
JP5943755B2 (ja) * 2012-07-20 2016-07-05 キヤノン株式会社 液体吐出ヘッドの基板の製造方法
TW201417928A (zh) * 2012-07-30 2014-05-16 Raydiance Inc 具訂製邊形及粗糙度之脆性材料切割
US10211175B2 (en) * 2012-11-30 2019-02-19 International Business Machines Corporation Stress-resilient chip structure and dicing process
GB201307773D0 (en) * 2013-04-30 2013-06-12 Atlantic Inertial Systems Ltd MEMS sensors
US9356092B2 (en) * 2013-09-12 2016-05-31 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9728518B2 (en) 2014-04-01 2017-08-08 Ati Technologies Ulc Interconnect etch with polymer layer edge protection
GB2534204A (en) * 2015-01-17 2016-07-20 Melexis Technologies Nv Semiconductor device with at least one truncated corner and/or side cut-out
US20180301605A1 (en) * 2015-03-19 2018-10-18 Osram Opto Semiconductors Gmbh A window that covers an optoelectronic semiconductor chip, a panel comprising a plurality of windows, a method of producing windows and an optoelectronic semiconductor device
JP6579981B2 (ja) * 2016-03-11 2019-09-25 三菱電機株式会社 半導体ウエハおよびその製造方法
US20180015569A1 (en) * 2016-07-18 2018-01-18 Nanya Technology Corporation Chip and method of manufacturing chips
CN108206161B (zh) * 2016-12-20 2020-06-02 晟碟半导体（上海）有限公司 包含角部凹陷的半导体装置
JP6957187B2 (ja) * 2017-04-18 2021-11-02 浜松ホトニクス株式会社 チップの製造方法、及び、シリコンチップ
CN106876609B (zh) * 2017-04-20 2018-06-01 京东方科技集团股份有限公司 一种显示面板的制作方法、显示面板及显示装置
JP1608528S (ko) 2017-09-27 2018-07-09
USD884660S1 (en) 2017-09-27 2020-05-19 Hamamatsu Photonics K.K. Light-receiving device
US10340306B1 (en) * 2018-02-08 2019-07-02 Semiconductor Components Industries, Llc Semiconductor package with chamfered corners and related methods
JP7358011B2 (ja) * 2019-08-23 2023-10-10 株式会社ディスコ 複数のデバイスチップの製造方法
KR20210138223A (ko) 2020-05-12 2021-11-19 삼성전자주식회사 반도체 패키지
CN114582803A (zh) 2020-12-02 2022-06-03 联华电子股份有限公司 半导体管芯以及半导体装置的制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02179708A (ja) 1989-01-05 1990-07-12 Kawasaki Steel Corp 半導体ウエハの破折分離方法
JPH03236258A (ja) 1990-02-13 1991-10-22 Fujitsu Ltd 半導体装置の製造方法
JPH04116848A (ja) 1990-09-06 1992-04-17 Seiko Instr Inc 半導体装置の製造方法
JPH05102300A (ja) * 1991-10-07 1993-04-23 Mitsubishi Electric Corp 半導体装置
US5525534A (en) 1992-03-13 1996-06-11 Fujitsu Limited Method of producing a semiconductor device using a reticle having a polygonal shaped hole
JPH08293476A (ja) 1995-04-21 1996-11-05 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
US6271102B1 (en) 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
US6399178B1 (en) 1998-07-20 2002-06-04 Amerasia International Technology, Inc. Rigid adhesive underfill preform, as for a flip-chip device
JP4437337B2 (ja) * 1999-06-08 2010-03-24 住友精密工業株式会社 半導体デバイスの製造方法
US6869861B1 (en) 2001-03-08 2005-03-22 Amkor Technology, Inc. Back-side wafer singulation method
JP3716756B2 (ja) 2001-04-16 2005-11-16 セイコーエプソン株式会社 シリコンウェハーのブレークパターン、シリコン基板、及び、ブレークパターンの作製方法
KR20020091930A (ko) 2001-06-01 2002-12-11 삼성전기주식회사 평면 자기저항 소자 제조방법
US6528417B1 (en) * 2001-09-17 2003-03-04 Taiwan Semiconductor Manufacturing Company Metal patterned structure for SiN surface adhesion enhancement
WO2003090258A2 (en) * 2002-04-19 2003-10-30 Xsil Technology Limited Laser machining
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4542789B2 (ja) * 2003-01-10 2010-09-15 株式会社東芝 半導体装置の製造装置及びその製造方法
JP4495916B2 (ja) * 2003-03-31 2010-07-07 富士通マイクロエレクトロニクス株式会社 半導体チップの製造方法
US6924210B1 (en) * 2004-03-06 2005-08-02 International Business Machines Corporation Chip dicing
JP4515790B2 (ja) 2004-03-08 2010-08-04 株式会社東芝 半導体装置の製造方法及びその製造装置
US7211500B2 (en) * 2004-09-27 2007-05-01 United Microelectronics Corp. Pre-process before cutting a wafer and method of cutting a wafer

Also Published As

Publication number Publication date
JP2010514223A (ja) 2010-04-30
US7648891B2 (en) 2010-01-19
US20080150087A1 (en) 2008-06-26
US20100019354A1 (en) 2010-01-28
WO2008079662A1 (en) 2008-07-03
CN101584042A (zh) 2009-11-18
EP2095419A4 (en) 2011-03-16
EP2095419A1 (en) 2009-09-02

Similar Documents

Publication Publication Date Title
KR20090101915A (ko) 반도체 칩 형상 변경
TWI433222B (zh) 半導體裝置之減壓
CN105905865B (zh) 半导体元件和用于制造半导体元件的方法
US9040354B2 (en) Chip comprising a fill structure
US7824962B2 (en) Method of integrated circuit fabrication
JP2007194469A (ja) 半導体装置の製造方法
US7563694B2 (en) Scribe based bond pads for integrated circuits
CN103021962B (zh) 半导体晶片及其处理方法
JP2009099681A (ja) 基板の個片化方法
CN105810576B (zh) 切割晶圆的方法及半导体芯片
US20070221613A1 (en) Structure for stopping mechanical cracks in a substrate wafer, use of the structure and a method for producing the structure
US20120286397A1 (en) Die Seal for Integrated Circuit Device
US20180015569A1 (en) Chip and method of manufacturing chips
JP2008028243A (ja) 半導体装置
TW201737331A (zh) 半導體裝置及其製造方法
US7211500B2 (en) Pre-process before cutting a wafer and method of cutting a wafer
JP4491036B2 (ja) 半導体装置の製造方法
JP2016167573A (ja) 半導体装置の製造方法
CN113990748B (zh) 晶圆切割保护方法及具有切割保护环的晶圆
US10446507B2 (en) Semiconductor devices and semiconductor dice including electrically conductive interconnects between die rings
CN111092051A (zh) 半导体封装及制造半导体封装的方法
US7320930B2 (en) Multi-elevation singulation of device laminates in wafer scale and substrate processing
JP2002261050A (ja) 半導体装置の製造方法
TW202306169A (zh) 用於矽上gan晶圓之單粒化的系統及方法
Tamadate et al. Novel Backside Grinding and Laser Dicing Process for Cu Pillar Generated Low-k Wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application