JPH05102300A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05102300A JPH05102300A JP3259089A JP25908991A JPH05102300A JP H05102300 A JPH05102300 A JP H05102300A JP 3259089 A JP3259089 A JP 3259089A JP 25908991 A JP25908991 A JP 25908991A JP H05102300 A JPH05102300 A JP H05102300A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- corners
- semiconductor device
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Electrodes Of Semiconductors (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 半導体チップの角部に加わるモールド樹脂か
らの応力を緩和して樹脂封止型半導体装置の信頼性を高
める。 【構成】 半導体チップ１１の４側部に、上面から下側
へ向かうにしたがって半導体チップ１１の幅寸法が次第
に大きくなる傾斜面１２を形成した。半導体チップ１１
の角部が取り除かれるから、モールド樹脂６から加えら
れる応力が分散される。したがって、半導体チップ１１
がモールド樹脂から受ける応力を緩和できる。そのた
め、半導体チップ１１の上面のパッシベーション膜等に
クラックが発生したり、半導体の特性が劣化したりする
という不具合を解消できる。
らの応力を緩和して樹脂封止型半導体装置の信頼性を高
める。 【構成】 半導体チップ１１の４側部に、上面から下側
へ向かうにしたがって半導体チップ１１の幅寸法が次第
に大きくなる傾斜面１２を形成した。半導体チップ１１
の角部が取り除かれるから、モールド樹脂６から加えら
れる応力が分散される。したがって、半導体チップ１１
がモールド樹脂から受ける応力を緩和できる。そのた
め、半導体チップ１１の上面のパッシベーション膜等に
クラックが発生したり、半導体の特性が劣化したりする
という不具合を解消できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップがモール
ド樹脂によって樹脂封止された半導体装置に関し、特に
半導体チップの構造に関するものである。
ド樹脂によって樹脂封止された半導体装置に関し、特に
半導体チップの構造に関するものである。
【０００２】
【従来の技術】従来、半導体装置に使用する半導体チッ
プは平面視四角形状に形成されており、その半導体チッ
プを使用して半導体装置を組立てるには、半導体チップ
をリードフレームに搭載した後にモールド樹脂によって
封止して行なっていた。従来の半導体装置を図１０およ
び図１１によって説明する。
プは平面視四角形状に形成されており、その半導体チッ
プを使用して半導体装置を組立てるには、半導体チップ
をリードフレームに搭載した後にモールド樹脂によって
封止して行なっていた。従来の半導体装置を図１０およ
び図１１によって説明する。
【０００３】図１０は従来の半導体装置の断面図、図１
１は従来の半導体装置の製造方法を説明するための図
で、同図（ａ）は半導体チップが形成された半導体ウエ
ハの平面図、同図（ｂ）は半導体ウエハから分断された
半導体チップを示す平面図、同図（ｃ）はリードフレー
ムに半導体チップを搭載した状態を示す平面図、同図
（ｄ）は半導体装置の組立終了状態を示す平面図であ
る。
１は従来の半導体装置の製造方法を説明するための図
で、同図（ａ）は半導体チップが形成された半導体ウエ
ハの平面図、同図（ｂ）は半導体ウエハから分断された
半導体チップを示す平面図、同図（ｃ）はリードフレー
ムに半導体チップを搭載した状態を示す平面図、同図
（ｄ）は半導体装置の組立終了状態を示す平面図であ
る。
【０００４】これらの図において、１は半導体チップ、
２はリードフレームである。リードフレーム２は半導体
チップ１が接合されたダイパット３と、半導体チップ１
の表面電極（図示せず）にボンディングワイヤー４を介
して電気的に接続されたリード部５とを備えている。
２はリードフレームである。リードフレーム２は半導体
チップ１が接合されたダイパット３と、半導体チップ１
の表面電極（図示せず）にボンディングワイヤー４を介
して電気的に接続されたリード部５とを備えている。
【０００５】６は前記半導体チップ１やボンディングワ
イヤー４等を封止するためのモールド樹脂である。な
お、図１１において７は半導体ウエハを示す。
イヤー４等を封止するためのモールド樹脂である。な
お、図１１において７は半導体ウエハを示す。
【０００６】次に、従来の半導体装置を組立てる手順を
図１１（ａ）〜（ｄ）によって説明する。先ず、図１１
（ａ）に示すように半導体ウエハ７上に半導体チップ部
分１ａを所定数形成し、その後、同図（ｂ）に示すよう
に、ダイシング装置（図示せず）を用いて半導体ウエハ
７を個別の半導体チップ１に分断する。
図１１（ａ）〜（ｄ）によって説明する。先ず、図１１
（ａ）に示すように半導体ウエハ７上に半導体チップ部
分１ａを所定数形成し、その後、同図（ｂ）に示すよう
に、ダイシング装置（図示せず）を用いて半導体ウエハ
７を個別の半導体チップ１に分断する。
【０００７】このとき、半導体チップ１は平面視長方形
状に加工されることになる。
状に加工されることになる。
【０００８】次に、同図（ｃ）に示すように、半導体チ
ップ１をリードフレーム２のダイパット３に接合させ、
半導体チップ１とリード部５とをボンディングワイヤー
４で接続する。しかる後、半導体チップ１部分の全体を
モールド樹脂６でパッケージし、不要なリードフレーム
等を取り除くことによって、同図（ｄ）に示すように半
導体装置８が完成する。
ップ１をリードフレーム２のダイパット３に接合させ、
半導体チップ１とリード部５とをボンディングワイヤー
４で接続する。しかる後、半導体チップ１部分の全体を
モールド樹脂６でパッケージし、不要なリードフレーム
等を取り除くことによって、同図（ｄ）に示すように半
導体装置８が完成する。
【０００９】
【発明が解決しようとする課題】このように構成された
従来の半導体装置では、半導体チップ１の側面が上面や
底面に対して垂直面となっており、その状態でモールド
樹脂６内に埋没されているため、モールド樹脂６のスト
レスが半導体チップ１の角（上縁角部や四隅部）に集中
しやすいという問題があった。
従来の半導体装置では、半導体チップ１の側面が上面や
底面に対して垂直面となっており、その状態でモールド
樹脂６内に埋没されているため、モールド樹脂６のスト
レスが半導体チップ１の角（上縁角部や四隅部）に集中
しやすいという問題があった。
【００１０】そのように半導体チップ１の角にストレス
が集中すると、半導体チップ１のパッシベーション膜等
にクラックが発生したり、半導体の特性が劣化したりす
るという不具合を生じる。なお、モールド樹脂６のスト
レスは、半導体チップ１とモールド樹脂６との熱膨張係
数が異なるために発生する。
が集中すると、半導体チップ１のパッシベーション膜等
にクラックが発生したり、半導体の特性が劣化したりす
るという不具合を生じる。なお、モールド樹脂６のスト
レスは、半導体チップ１とモールド樹脂６との熱膨張係
数が異なるために発生する。
【００１１】
【課題を解決するための手段】第１の発明に係る半導体
装置は、半導体チップの４側部に、上面から下側へ向か
うにしたがって半導体チップの幅寸法が次第に大きくな
る傾斜面を形成したものである。
装置は、半導体チップの４側部に、上面から下側へ向か
うにしたがって半導体チップの幅寸法が次第に大きくな
る傾斜面を形成したものである。
【００１２】第２の発明に係る半導体装置は、半導体チ
ップの四隅部に面取り加工によって平面を形成したもの
である。
ップの四隅部に面取り加工によって平面を形成したもの
である。
【００１３】第３の発明に係る半導体装置は、前記第１
の発明に係る半導体装置において、半導体チップの四隅
部に面取り加工によって平面を形成したものである。
の発明に係る半導体装置において、半導体チップの四隅
部に面取り加工によって平面を形成したものである。
【００１４】
【作用】半導体チップの角部が取り除かれるから、モー
ルド樹脂から加えられる応力が分散される。
ルド樹脂から加えられる応力が分散される。
【００１５】
【実施例】以下、第１の発明に係る半導体装置を図１お
よび図２に示す実施例によって詳細に説明する。
よび図２に示す実施例によって詳細に説明する。
【００１６】図１は第１の発明に係る半導体装置の断面
図、図２は第１の発明に係る半導体装置に使用する半導
体チップの製造方法を説明するための断面図で、同図
（ａ）は半導体チップを半導体ウエハから分断する前の
状態を示し、同図（ｂ）は半導体チップを半導体ウエハ
から分断した後の状態を示す。これらの図において前記
図１０および図１１で説明したものと同一もしくは同等
部材については、同一符号を付し詳細な説明は省略す
る。
図、図２は第１の発明に係る半導体装置に使用する半導
体チップの製造方法を説明するための断面図で、同図
（ａ）は半導体チップを半導体ウエハから分断する前の
状態を示し、同図（ｂ）は半導体チップを半導体ウエハ
から分断した後の状態を示す。これらの図において前記
図１０および図１１で説明したものと同一もしくは同等
部材については、同一符号を付し詳細な説明は省略す
る。
【００１７】図１および図２において、１１は半導体チ
ップで、この半導体チップ１１は断面台形状に形成され
ており、その側面は、上面から下側へ向かうにしたがっ
て半導体チップ１１の幅寸法が次第に大きくなる傾斜面
とされている。この傾斜面を図中符号１２で示す。
ップで、この半導体チップ１１は断面台形状に形成され
ており、その側面は、上面から下側へ向かうにしたがっ
て半導体チップ１１の幅寸法が次第に大きくなる傾斜面
とされている。この傾斜面を図中符号１２で示す。
【００１８】そして、前記形斜面１２は、半導体チップ
１１の４側部にそれぞれ形成されている。
１１の４側部にそれぞれ形成されている。
【００１９】このように半導体チップ１１の側部に傾斜
面１２を形成する方法としては、図２に示すように、半
導体チップを半導体ウエハから分断するときに同時に形
成する。
面１２を形成する方法としては、図２に示すように、半
導体チップを半導体ウエハから分断するときに同時に形
成する。
【００２０】図２において、１３は半導体ウエハ７を分
断するためのダイシング板、１４は半導体ウエハ７から
半導体チップ１１を切り出すために必要なダイシングラ
インである。前記ダイシング板１３は、半導体ウエハ７
を分断する先端部分に傾斜面１３ａが形成されており、
断面台形状に形成されている。
断するためのダイシング板、１４は半導体ウエハ７から
半導体チップ１１を切り出すために必要なダイシングラ
インである。前記ダイシング板１３は、半導体ウエハ７
を分断する先端部分に傾斜面１３ａが形成されており、
断面台形状に形成されている。
【００２１】前記ダイシング板１３を回転させて半導体
ウエハ７から半導体チップ部分を切り出すと、半導体チ
ップ１１の側面がダイシング板先端部の傾斜面１３ａに
よって研削されることになる。すなわち、図２（ｂ）に
示すように、半導体チップ１１の側部に傾斜面１２が形
成されることになる。
ウエハ７から半導体チップ部分を切り出すと、半導体チ
ップ１１の側面がダイシング板先端部の傾斜面１３ａに
よって研削されることになる。すなわち、図２（ｂ）に
示すように、半導体チップ１１の側部に傾斜面１２が形
成されることになる。
【００２２】上述したように傾斜面１２が形成された半
導体チップ１１は従来と同様にしてリードフレームに搭
載され、モールド樹脂６によって樹脂封止される。そし
て、このように半導体チップ１１に傾斜面１２を形成す
ると、半導体チップ１１の上縁角部が取り除かれること
になる。
導体チップ１１は従来と同様にしてリードフレームに搭
載され、モールド樹脂６によって樹脂封止される。そし
て、このように半導体チップ１１に傾斜面１２を形成す
ると、半導体チップ１１の上縁角部が取り除かれること
になる。
【００２３】したがって、半導体チップ１１とモールド
樹脂６との熱膨張係数の違いに起因して半導体チップ１
１に加えられる応力は、傾斜面１２によって一箇所に集
中せずに分散されることになる。
樹脂６との熱膨張係数の違いに起因して半導体チップ１
１に加えられる応力は、傾斜面１２によって一箇所に集
中せずに分散されることになる。
【００２４】なお、本実施例では半導体チップ１１の上
縁角部を研削することによって傾斜面を形成した例を示
したが、図３に示すようにエッチングによって形成する
こともできる。
縁角部を研削することによって傾斜面を形成した例を示
したが、図３に示すようにエッチングによって形成する
こともできる。
【００２５】図３はエッチングにより傾斜面を形成する
方法を説明するための図で、同図（ａ）はレジストを半
導体ウエハ上に形成した状態を示す断面図、同図（ｂ）
はエッチング後の状態を示す断面図、同図（ｃ）は半導
体チップ分断後の状態を示す断面図である。これらの図
において前記図１および図２で説明したものと同一もし
くは同等部材については、同一符号を付し詳細な説明は
省略する。
方法を説明するための図で、同図（ａ）はレジストを半
導体ウエハ上に形成した状態を示す断面図、同図（ｂ）
はエッチング後の状態を示す断面図、同図（ｃ）は半導
体チップ分断後の状態を示す断面図である。これらの図
において前記図１および図２で説明したものと同一もし
くは同等部材については、同一符号を付し詳細な説明は
省略する。
【００２６】図３において、１５は半導体ウエハ７上に
形成されたレジストパターンを示す。エッチングによっ
て上述した傾斜面を形成するには、図３（ａ）に示すよ
うに、先ず、写真製版技術を用いて半導体ウエハ７上に
レジストパターン１５を形成する。このとき、ダイシン
グライン１４と対応する部分のみをレジストパターン１
５から開口させる。
形成されたレジストパターンを示す。エッチングによっ
て上述した傾斜面を形成するには、図３（ａ）に示すよ
うに、先ず、写真製版技術を用いて半導体ウエハ７上に
レジストパターン１５を形成する。このとき、ダイシン
グライン１４と対応する部分のみをレジストパターン１
５から開口させる。
【００２７】次に、レジストパターン１５をマスクとし
てダイシングライン１４上のシリコンをエッチング液で
エッチングする。例えば、半導体材料としてシリコンを
使用し、結晶軸〈１００〉のウエハを使用している場
合、ＫＯＨ（水酸化カリウム）エッチング液を用いる
と、図３（ｂ）に示すように断面Ｖ字状にエッチングで
きる。
てダイシングライン１４上のシリコンをエッチング液で
エッチングする。例えば、半導体材料としてシリコンを
使用し、結晶軸〈１００〉のウエハを使用している場
合、ＫＯＨ（水酸化カリウム）エッチング液を用いる
と、図３（ｂ）に示すように断面Ｖ字状にエッチングで
きる。
【００２８】上述したようにエッチングを行なった後、
レジストパターン１５を除去してから半導体ウエハ７を
ダイシングすることにより、図３（ｃ）に示すように上
縁角部が傾斜面１２とされた半導体チップ１１が得られ
る。
レジストパターン１５を除去してから半導体ウエハ７を
ダイシングすることにより、図３（ｃ）に示すように上
縁角部が傾斜面１２とされた半導体チップ１１が得られ
る。
【００２９】次に、第２の発明に係る半導体装置を図４
〜図７に示す実施例によって詳細に説明する。
〜図７に示す実施例によって詳細に説明する。
【００３０】図４は第２の発明に係る半導体装置の平面
図で、同図ではモールド樹脂部分を仮想線で示して内部
を実線で示してある。図５〜図７は第２の発明に係る半
導体装置に使用する半導体チップの製造方法を説明する
ための図で、図５は半導体ウエハ上にレジストパターン
を形成した状態を示す平面図、図６は図５におけるVI−
VI線断面図、図７はエッチング終了後の状態を示す断面
図である。これらの図において前記図１ないし図３で説
明したものと同一もしくは同等部材については、同一符
号を付し詳細な説明は省略する。
図で、同図ではモールド樹脂部分を仮想線で示して内部
を実線で示してある。図５〜図７は第２の発明に係る半
導体装置に使用する半導体チップの製造方法を説明する
ための図で、図５は半導体ウエハ上にレジストパターン
を形成した状態を示す平面図、図６は図５におけるVI−
VI線断面図、図７はエッチング終了後の状態を示す断面
図である。これらの図において前記図１ないし図３で説
明したものと同一もしくは同等部材については、同一符
号を付し詳細な説明は省略する。
【００３１】これらの図において、２１は半導体チップ
で、この半導体チップ２１は四隅部に後述する面取り加
工が施されて四隅部に平面２２が形成されている。前記
平面２２は本実施例では半導体チップ２１の上面や底面
に対して垂直に形成されている。
で、この半導体チップ２１は四隅部に後述する面取り加
工が施されて四隅部に平面２２が形成されている。前記
平面２２は本実施例では半導体チップ２１の上面や底面
に対して垂直に形成されている。
【００３２】前記平面２２を半導体チップ２１に形成す
るには、本実施例では半導体チップを半導体ウエハから
分断する前にエッチングによって四隅と対応する部分を
除去して行なう。その手順を図５〜図７によって説明す
る。
るには、本実施例では半導体チップを半導体ウエハから
分断する前にエッチングによって四隅と対応する部分を
除去して行なう。その手順を図５〜図７によって説明す
る。
【００３３】先ず、図５および図６に示すように、半導
体チップ部分が形成された半導体ウエハ７上に、写真製
版技術によってレジストパターン１５を形成する。この
レジストパターン１５は、半導体ウエハ７上に描かれた
ダイシングライン１４の交点となる部分が開口するよう
に形成する。なお、その開口部を図５および図６におい
て符号２３で示す。また、図５では斜線部分が開口部２
３を示す。
体チップ部分が形成された半導体ウエハ７上に、写真製
版技術によってレジストパターン１５を形成する。この
レジストパターン１５は、半導体ウエハ７上に描かれた
ダイシングライン１４の交点となる部分が開口するよう
に形成する。なお、その開口部を図５および図６におい
て符号２３で示す。また、図５では斜線部分が開口部２
３を示す。
【００３４】前記開口部２３は、半導体ウエハ７におけ
る半導体チップ部分の四隅と、その四隅部分に隣接する
ダイシングライン１４とが露出するように平面視８角形
状に開口されている。
る半導体チップ部分の四隅と、その四隅部分に隣接する
ダイシングライン１４とが露出するように平面視８角形
状に開口されている。
【００３５】このようにレジストパターン１５を形成し
た後、レジストパターン１５をマスクとして半導体ウエ
ハ７をエッチングする。エッチング終了後には図７に示
すように、前記開口部２３と対応する部分に貫通穴２４
が形成されることになる。
た後、レジストパターン１５をマスクとして半導体ウエ
ハ７をエッチングする。エッチング終了後には図７に示
すように、前記開口部２３と対応する部分に貫通穴２４
が形成されることになる。
【００３６】その後、レジストパターン１５を除去し、
半導体ウエハ７をダイシングライン１４に沿ってダイシ
ングすることによって、四隅部に平面２２が形成された
半導体チップ２１を得ることができる。
半導体ウエハ７をダイシングライン１４に沿ってダイシ
ングすることによって、四隅部に平面２２が形成された
半導体チップ２１を得ることができる。
【００３７】上述したように四隅部に平面２２が形成さ
れた半導体チップ２１は従来と同様にしてリードフレー
ム２に搭載され、モールド樹脂６によって樹脂封止され
る。
れた半導体チップ２１は従来と同様にしてリードフレー
ム２に搭載され、モールド樹脂６によって樹脂封止され
る。
【００３８】したがって、このように半導体チップ２１
の四隅部に平面２２を形成することで半導体チップ２１
の四隅の角部が取り除かれることになるから、半導体チ
ップ２１とモールド樹脂６との熱膨張係数の違いに起因
して半導体チップ２１に加えられる応力は、平面２２に
よって一箇所に集中せずに分散されることになる。
の四隅部に平面２２を形成することで半導体チップ２１
の四隅の角部が取り除かれることになるから、半導体チ
ップ２１とモールド樹脂６との熱膨張係数の違いに起因
して半導体チップ２１に加えられる応力は、平面２２に
よって一箇所に集中せずに分散されることになる。
【００３９】なお、本実施例では半導体チップ２１の四
隅部の平面２２をエッチングによって形成した例を示し
たが、図８に示すように、ダイシング後に半導体チップ
の四隅部を切除して形成することもできる。
隅部の平面２２をエッチングによって形成した例を示し
たが、図８に示すように、ダイシング後に半導体チップ
の四隅部を切除して形成することもできる。
【００４０】図８は半導体チップの四隅部の平面をダイ
シングによって形成する方法を説明するための図で、同
図（ａ）は半導体チップが形成された半導体ウエハの平
面図、同図（ｂ）は半導体ウエハから分断された半導体
チップを示す平面図、同図（ｃ）は四隅部が切除された
半導体チップを示す平面図である。これらの図において
前記図１ないし図７で説明したものと同一もしくは同等
部材については、同一符号を付し詳細な説明は省略す
る。
シングによって形成する方法を説明するための図で、同
図（ａ）は半導体チップが形成された半導体ウエハの平
面図、同図（ｂ）は半導体ウエハから分断された半導体
チップを示す平面図、同図（ｃ）は四隅部が切除された
半導体チップを示す平面図である。これらの図において
前記図１ないし図７で説明したものと同一もしくは同等
部材については、同一符号を付し詳細な説明は省略す
る。
【００４１】半導体チップ２１の四隅部の平面をダイシ
ングによって形成するには、先ず、図８（ａ）に示すよ
うに半導体チップ部分２１ａが形成された半導体ウエハ
７をダイシングし、同図（ｂ）に示すように平面視長方
形状の半導体チップ２１を半導体ウエハ７から切り出
す。
ングによって形成するには、先ず、図８（ａ）に示すよ
うに半導体チップ部分２１ａが形成された半導体ウエハ
７をダイシングし、同図（ｂ）に示すように平面視長方
形状の半導体チップ２１を半導体ウエハ７から切り出
す。
【００４２】次に、半導体チップ２１の四隅部分を斜め
にダイシングし、図８（ｃ）に示すように角片２５を切
り離す。このようにして四隅部分に平面２２が形成され
た半導体チップ２１を得ることができる。
にダイシングし、図８（ｃ）に示すように角片２５を切
り離す。このようにして四隅部分に平面２２が形成され
た半導体チップ２１を得ることができる。
【００４３】次に、第３の発明に係る半導体装置を図９
によって説明する。図９は第３の発明に係る半導体装置
に使用する半導体チップの平面図である。
によって説明する。図９は第３の発明に係る半導体装置
に使用する半導体チップの平面図である。
【００４４】図９において３１は半導体チップで、この
半導体チップ３１は４側部に傾斜面１２が形成され、四
隅部に平面２２が形成されている。
半導体チップ３１は４側部に傾斜面１２が形成され、四
隅部に平面２２が形成されている。
【００４５】傾斜面１２は前記図２および図３に示した
方法によって形成され、また、平面２２は前記図５〜図
８に示した方法によって形成されている。
方法によって形成され、また、平面２２は前記図５〜図
８に示した方法によって形成されている。
【００４６】このように構成された半導体チップ３１を
使用した場合であっても、半導体チップ３１をリードフ
レームに搭載してからモールド樹脂によって樹脂封止す
る事によって半導体装置が組立てられる。
使用した場合であっても、半導体チップ３１をリードフ
レームに搭載してからモールド樹脂によって樹脂封止す
る事によって半導体装置が組立てられる。
【００４７】そして、上述した構造の半導体チップ３１
では、上縁角部と四隅角部が取り除かれることになるか
ら、半導体チップ３１とモールド樹脂６との熱膨張係数
の違いに起因して半導体チップ３１に加えられる応力
は、傾斜面１２と平面２２とによって一箇所に集中せず
に分散されることになる。
では、上縁角部と四隅角部が取り除かれることになるか
ら、半導体チップ３１とモールド樹脂６との熱膨張係数
の違いに起因して半導体チップ３１に加えられる応力
は、傾斜面１２と平面２２とによって一箇所に集中せず
に分散されることになる。
【００４８】
【発明の効果】以上説明したように第１の発明に係る半
導体装置は、半導体チップの４側部に、上面から下側へ
向かうにしたがって半導体チップの幅寸法が次第に大き
くなる傾斜面を形成したものであり、第２の発明に係る
半導体装置は、半導体チップの四隅部に面取り加工によ
って平面を形成したものであり、前記第１の発明に係る
半導体装置において、半導体チップの四隅部に面取り加
工によって平面を形成したものであるため、半導体チッ
プの角部が取り除かれるから、モールド樹脂から加えら
れる応力が分散される。
導体装置は、半導体チップの４側部に、上面から下側へ
向かうにしたがって半導体チップの幅寸法が次第に大き
くなる傾斜面を形成したものであり、第２の発明に係る
半導体装置は、半導体チップの四隅部に面取り加工によ
って平面を形成したものであり、前記第１の発明に係る
半導体装置において、半導体チップの四隅部に面取り加
工によって平面を形成したものであるため、半導体チッ
プの角部が取り除かれるから、モールド樹脂から加えら
れる応力が分散される。
【００４９】したがって、半導体チップがモールド樹脂
から受ける応力を緩和できるから、半導体チップの上面
に形成されたパッシベーション膜等にクラックが発生し
たり、半導体の特性が劣化したりするという不具合を解
消でき、信頼性の高い半導体装置を得ることができる。
から受ける応力を緩和できるから、半導体チップの上面
に形成されたパッシベーション膜等にクラックが発生し
たり、半導体の特性が劣化したりするという不具合を解
消でき、信頼性の高い半導体装置を得ることができる。
【００５０】また、本発明では半導体装置の基本の製造
工程を変更する必要がないので、容易に実施することが
できる。
工程を変更する必要がないので、容易に実施することが
できる。
【図１】第１の発明に係る半導体装置の断面図である。
【図２】第１の発明に係る半導体装置に使用する半導体
チップの製造方法を説明するための断面図で、同図
（ａ）は半導体チップを半導体ウエハから分断する前の
状態を示し、同図（ｂ）は半導体チップを半導体ウエハ
から分断した後の状態を示す。
チップの製造方法を説明するための断面図で、同図
（ａ）は半導体チップを半導体ウエハから分断する前の
状態を示し、同図（ｂ）は半導体チップを半導体ウエハ
から分断した後の状態を示す。
【図３】エッチングにより傾斜面を形成する方法を説明
するための図で、同図（ａ）はレジストを半導体ウエハ
上に形成した状態を示す断面図、同図（ｂ）はエッチン
グ後の状態を示す断面図、同図（ｃ）は半導体チップ分
断後の状態を示す断面図である。
するための図で、同図（ａ）はレジストを半導体ウエハ
上に形成した状態を示す断面図、同図（ｂ）はエッチン
グ後の状態を示す断面図、同図（ｃ）は半導体チップ分
断後の状態を示す断面図である。
【図４】第２の発明に係る半導体装置の平面図である。
【図５】半導体ウエハ上にレジストパターンを形成した
状態を示す平面図である。
状態を示す平面図である。
【図６】図５におけるVI−VI線断面図である。
【図７】エッチング終了後の状態を示す断面図である。
【図８】半導体チップの四隅部の平面をダイシングによ
って形成する方法を説明するための図で、同図（ａ）は
半導体チップが形成された半導体ウエハの平面図、同図
（ｂ）は半導体ウエハから分断された半導体チップを示
す平面図、同図（ｃ）は四隅部が切除された半導体チッ
プを示す平面図である。
って形成する方法を説明するための図で、同図（ａ）は
半導体チップが形成された半導体ウエハの平面図、同図
（ｂ）は半導体ウエハから分断された半導体チップを示
す平面図、同図（ｃ）は四隅部が切除された半導体チッ
プを示す平面図である。
【図９】第３の発明に係る半導体装置に使用する半導体
チップの平面図である。
チップの平面図である。
【図１０】従来の半導体装置の断面図である。
【図１１】従来の半導体装置の製造方法を説明するため
の図で、同図（ａ）は半導体チップが形成された半導体
ウエハの平面図、同図（ｂ）は半導体ウエハから分断さ
れた半導体チップを示す平面図、同図（ｃ）はリードフ
レームに半導体チップを搭載した状態を示す平面図、同
図（ｄ）は半導体装置の組立終了状態を示す平面図であ
る。
の図で、同図（ａ）は半導体チップが形成された半導体
ウエハの平面図、同図（ｂ）は半導体ウエハから分断さ
れた半導体チップを示す平面図、同図（ｃ）はリードフ
レームに半導体チップを搭載した状態を示す平面図、同
図（ｄ）は半導体装置の組立終了状態を示す平面図であ
る。
２ リードフレーム ６ モールド樹脂 ７ 半導体ウエハ １１ 半導体チップ １２ 傾斜面 ２１ 半導体チップ ２２ 平面 ３１ 半導体チップ
Claims (3)
- 【請求項１】 半導体チップがモールド樹脂によって樹
脂封止された半導体装置において、半導体チップの４側
部に、上面から下側へ向かうにしたがって半導体チップ
の幅寸法が次第に大きくなる傾斜面を形成したことを特
徴とする半導体装置。 - 【請求項２】 半導体チップがモールド樹脂によって樹
脂封止された半導体装置において、半導体チップの四隅
部に面取り加工によって平面を形成したことを特徴とす
る半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、半
導体チップの四隅部に面取り加工によって平面を形成し
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259089A JPH05102300A (ja) | 1991-10-07 | 1991-10-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259089A JPH05102300A (ja) | 1991-10-07 | 1991-10-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102300A true JPH05102300A (ja) | 1993-04-23 |
Family
ID=17329165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3259089A Pending JPH05102300A (ja) | 1991-10-07 | 1991-10-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102300A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004282056A (ja) * | 2003-02-27 | 2004-10-07 | Sumitomo Bakelite Co Ltd | 半導体装置、半導体素子の製造方法、および半導体装置の製造方法 |
| JP2008130700A (ja) * | 2006-11-20 | 2008-06-05 | Matsushita Electric Ind Co Ltd | 多角形半導体チップの製造方法および製造装置 |
| JP2010514223A (ja) * | 2006-12-22 | 2010-04-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体チップの形成方法 |
| US11342426B2 (en) | 2019-09-04 | 2022-05-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
-
1991
- 1991-10-07 JP JP3259089A patent/JPH05102300A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004282056A (ja) * | 2003-02-27 | 2004-10-07 | Sumitomo Bakelite Co Ltd | 半導体装置、半導体素子の製造方法、および半導体装置の製造方法 |
| JP4620366B2 (ja) * | 2003-02-27 | 2011-01-26 | 住友ベークライト株式会社 | 半導体装置、半導体素子の製造方法、および半導体装置の製造方法 |
| JP2008130700A (ja) * | 2006-11-20 | 2008-06-05 | Matsushita Electric Ind Co Ltd | 多角形半導体チップの製造方法および製造装置 |
| JP2010514223A (ja) * | 2006-12-22 | 2010-04-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体チップの形成方法 |
| US11342426B2 (en) | 2019-09-04 | 2022-05-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
| US11887858B2 (en) | 2019-09-04 | 2024-01-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157001A (en) | Method of dicing semiconductor wafer along protective film formed on scribe lines | |
| US5904548A (en) | Trench scribe line for decreased chip spacing | |
| JP4183375B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0553076B2 (ja) | ||
| US6887771B2 (en) | Semiconductor device and method for fabricating the same | |
| US6507092B1 (en) | Semiconductor device having increased reliability and method of producing the same and semiconductor chip suitable for such a semiconductor device and method of producing the same | |
| US20080233714A1 (en) | Method for fabricating semiconductor device | |
| JP2006190987A (ja) | パッケージ構造とその製造方法 | |
| JPH08293476A (ja) | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク | |
| EP0776029B1 (en) | Improvements in or relating to semiconductor chip separation | |
| JPH05102300A (ja) | 半導体装置 | |
| JPH05267449A (ja) | 半導体装置及びその製造方法 | |
| JP2000173952A (ja) | 半導体装置及びその製造方法 | |
| JP2005244094A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2000091273A (ja) | 半導体パッケージの製造方法およびその構造 | |
| JP2001060591A (ja) | 半導体装置の製造方法 | |
| JP2003142509A (ja) | 半導体装置およびその製造方法 | |
| JP2004221423A (ja) | 半導体装置の製造方法 | |
| JP2001168139A (ja) | 半導体装置およびそれを用いた接合構造 | |
| JP2005044901A (ja) | 半導体ウェハ分割方法 | |
| JPH02308551A (ja) | 半導体ウェーハ | |
| JP6077341B2 (ja) | ウェハレベルパッケージとその製造方法および半導体装置 | |
| JPS6021435A (ja) | 観察用サンプルの製造方法 | |
| JP3463590B2 (ja) | 半導体素子の製造方法 | |
| KR100681264B1 (ko) | 전자소자 패키지 및 그의 제조 방법 |