JP2010514223A - 半導体チップの形成方法 - Google Patents

半導体チップの形成方法 Download PDF

Info

Publication number
JP2010514223A
JP2010514223A JP2009543064A JP2009543064A JP2010514223A JP 2010514223 A JP2010514223 A JP 2010514223A JP 2009543064 A JP2009543064 A JP 2009543064A JP 2009543064 A JP2009543064 A JP 2009543064A JP 2010514223 A JP2010514223 A JP 2010514223A
Authority
JP
Japan
Prior art keywords
semiconductor chip
dicing
semiconductor
forming
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009543064A
Other languages
English (en)
Inventor
ファルーク、ムクタ、ジー
ジュン、デヤン
メルビル、イアン、ディー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010514223A publication Critical patent/JP2010514223A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】 層間剥離を減少させる改善された半導体チップの形状を提供すること。
【解決手段】 本発明は、半導体チップの活性領域内へのクラックの開始及び伝播を低減させる改善された半導体チップに向けられる。半導体ウェハは、複数の半導体チップを分離するダイシング用チャネル（１０２）と、各半導体チップの一部分を貫通する孔（２２０）とを含む。この孔は、ダイシング用チャネル（１０２）の交点に配置される。一旦半導体ウェハからダイシングされると、各半導体チップは、９０度の角度のコーナー部をもたずに形成される。
【選択図】 図３

Description

本発明は、一般に、半導体デバイスに関し、より具体的には、半導体チップ形状の変更に関する。
半導体チップの形状は、半導体技術にとって重要である。半導体チップの形状は、半導体チップ上に物理的応力をもたらす。半導体チップ上の応力は、半導体チップの後工程（Back End of the Line、「ＢＥＯＬ」）材料の破壊である層間剥離（delamination）を引き起こし、そのことが半導体チップの故障をもたらす。従来技術の半導体チップは、正方形及び矩形の形状に制限され、正方形及び矩形の形状は、こうした形状に固有の９０度のコーナー部のために、半導体チップ上に最大の応力を導入する。
図１乃至図２は、従来技術のウェハ１００及び半導体チップ１１０を示す。従来技術の半導体ウェハ１００内の垂直なダイシング用チャネル１０２に留意されたい。一旦ダイシングされると、半導体チップとしても知られる個別化されたダイが、半導体ウェハ１００から分離される。一旦分離されると、半導体チップ１１０は、正方形又は矩形の形状を有する。図２は、従来技術の半導体チップ１１０と関連した問題を強調表示している。より具体的には、従来技術の半導体ウェハ１００からダイシングされた半導体チップ１１０は、正方形又は矩形の半導体チップ１１０をもたらす。
従来技術の正方形及び矩形の半導体チップ１１０の形状は、半導体チップ１１０上に、特にコーナー部１０８に応力を導入する。こうした応力は層間剥離を引き起こし、そのことは、従来技術の半導体チップ１１０の問題である。多くの場合、層間剥離は、三角形ゾーン１０６において始まり、半導体チップ１１０の活性領域１１２に向けて進む。一旦層間剥離が活性領域１１２に達すると、半導体チップ１１０が故障する。従来技術の半導体チップ１１０は、活性領域１１２への層間剥離を防止する役目をするクラックストップ部（crackstop）を含むが、低ｋ誘電体がより頻繁に用いられるため、半導体技術の進化に伴って、クラックストップ部１０４は、ほとんど効果がない。低ｋ誘電体材料は特に層間剥離を受けやすい。
層間剥離を減少させる改善された半導体チップの形状が、当技術分野において必要とされている。
本発明は、半導体チップを形成する方法に関する。この方法は、形成するステップと、ダイシングするステップとを含む。形成するステップは、ダイシング用チャネルによって分離された半導体チップを含む半導体ウェハ内に孔を形成することを含む。孔は、ダイシング用チャネルの交点に形成される。ダイシングするステップは、ダイシング用チャネル、及びダイシング用チャネルの交点における半導体チップの一部分を通ってダイシングすることを含む。
本発明は、９０度のコーナー部をもたない半導体チップを形成することによって、層間剥離の問題を解決する。９０度のコーナー部がないことにより、半導体チップにかかる物理的応力が低減され、それによって層間剥離が緩和される。
半導体チップを形成する従来技術の方法は、ダイシング効率と、製造コストの最小化に重点を置いている。従来技術の方法は、半導体チップ形状の変更も、チップ形状が半導体チップへの応力に及ぼす影響も明記していない。たとえ従来技術の方法が、これまでそうしていなかった半導体チップ形状の変更に重点を置いたとしても、従来技術の方法は、半導体チップ内に層間剥離を引き起こす特定の半導体材料の増大傾向には重点を置いていない。より具体的には、半導体技術の進化に伴って、低ｋ誘電体材料がより頻繁に用いられるようになり、そのことが層間剥離を引き起こす傾向がある。
本発明は、従来技術の半導体チップと関連した上述の問題を解決する。
少なくとも上述の理由によって、本発明は、半導体技術を改善する。
本発明の特徴及び要素特性が、添付の特許請求の範囲において詳細に述べられている。図面は例示的な目的のためのものにすぎず、縮尺通りに描かれてはいない。さらに、同様の番号は、図面において同様の構造体を表している。しかしながら、本発明自体は、構成及び動作方法の両方に関して、添付の図面と併せて以下の詳細な説明を参照することによって最も良く理解することができる。
従来技術の半導体ウェハ１００を示す。 図１の半導体ウェハ１００からダイシングされた従来技術の半導体チップを示す。 本発明の第１の実施形態の半導体ウェハ２００を示す。 図３の半導体ウェハ２００からダイシングされた半導体チップ２１０を示す。 本発明の第２の実施形態の半導体ウェハ３００を示す。 本発明の第３の実施形態の半導体ウェハ４００を示す。
ここで添付の図面を参照して本発明を説明する。図面において、本発明をより明確に説明し、示すために、構造体の種々の側面が、簡単化された方法で示され、概略的に表される。
概要及び導入として、本発明は、９０度の角度をもたない半導体チップを形成する方法に向けられる。半導体チップは、半導体チップを分離するダイシング用チャネルと、ダイシング用チャネルの各交点における孔とを有する半導体ウェハからもたらされる。一旦ダイシングされると、半導体チップは、いずれの９０度の角度ももたずに形成される。
図３を参照して、本発明の一実施形態２００を説明する。図示されるように、半導体ウェハ２００は、ダイシング用チャネルの交点における孔２２０を含む。孔２２０は、レーザ穿孔、ボッシュ・プロセス・ディープ穿孔（Bosch process deep drilling）、フォトリソグラフィに続いて行なわれる反応性イオン・エッチング、又はイオン・ミリングによって形成することができる。一旦半導体ウェハ２００がダイシングされると、図３に示されるような半導体チップ２１０が形成される。半導体ウェハ２００は、機械的ソー・ブレード・ダイシング（saw blade dicing）又はレーザ・ダイシングによってダイシングすることができる。
図４は、図３の半導体ウェハ２００からダイシングされた半導体チップ２１０をさらに示す。図示されるように、半導体チップ２１０は、９０度の角度をもつコーナー部２２０を有していない。従って、半導体チップ２１０は、ハード・パッシベーション層（三角形ゾーン１０６）へのアンダーフィルが減少している。実施形態において、三角形ゾーン１０６は、クラックストップ部１０４を保持しながら、実質的に低減される。実質的に減少された三角ゾーン１０６は、半導体チップ２１０内のクラックの開始を減少させ、それによってクラックの伝播を減少させる。図３は、円形状を有する孔２２０を示すが、図５乃至図６は、別の形状の孔２２０を示す。
図５は、本発明の更に別の実施形態の半導体ウェハ３００を示す。より具体的には、図５は、菱形形状を有する孔２２０を示す。図３に示される円形状を有する孔２２０と同様に、図５の菱形形状を有する孔２２０は、三角形ゾーン１０６（図示せず）が実質的に低減され、そのことが、半導体チップ２１０におけるクラックの開始及び伝播を低減させる。図４の半導体チップと類似した図５の半導体チップ３１０は、９０度のコーナー部をもたないコーナー部の利点を有することに留意されたい。図５に示される半導体チップのコーナー部の分解図３１０ａに留意されたい。分解図３１０ａに示されるように、半導体チップのコーナー部は、９０度のコーナー部を有していない。
図６は、本発明の第３の実施形態の半導体ウェハ４００を示す。図４及び図５の半導体チップと同様に、図６の半導体チップ４１０は、９０度のコーナー部を有していない。図６の半導体チップ４１０のコーナー部は、凹（湾曲）形状を有する。半導体チップ４１０の分解図４１０ａに示されるように、コーナー部は、凹形状を有し、必ずしも９０度のコーナー部を有することを必要としていない。図１乃至図５と同様に、半導体ウェハ４００は、ダイシング用チャネル１０２を有する。さらに、図３及び図５と同様に、半導体ウェハ４００は、孔２２０を有する。図６の半導体ウェハ４００における孔２２０の形状により、凹形状を有する半導体チップ４１０内のコーナー部が形成される。
図１乃至図２に示される従来技術とは違って、図３乃至図６に示される実施形態は、９０度の角度をもつコーナー部を有する半導体チップを排除することによって、層間剥離の開始及び伝播を低減させる。
本発明は、従来技術の半導体チップと関連した上述の問題を解決する。より具体的には、本発明は、半導体チップにおいて９０度の角度を有するコーナー部を排除する。
特定の好ましい実施形態及び他の代替的な実施形態と併せて本発明を詳細に説明したが、当業者には、上記の説明に照らして多数の代替物、変更物及び変形物が明らかであろうことは明白である。従って、添付の特許請求の範囲は、本発明の真の精神及び範囲内に入る全てのこうした代替物、変更物及び変形物を含むように意図される。
本発明は、半導体デバイスの分野において有用であり、より特定的には、半導体チップの形成のための方法に対して有用である。
１００、２００、３００、４００：半導体ウェハ
１０２：ダイシング用チャネル
１０４：クラックストップ部
１０６：三角形ゾーン
１０８：コーナー部
１１０、２１０、３１０、４１０：半導体チップ
１１２：活性領域
２２０：孔

Claims (6)

  1. 半導体チップを形成する方法であって、
    ダイシング用チャネル（１０２）によって分離された複数の半導体チップを含む半導体ウェハ内に孔（２２０）を形成するステップであって、前記孔（２２０）は、前記ダイシング用チャネル（１０２）の交点に、前記半導体チップの一部分を貫通して形成される、ステップと、
    前記ダイシング用チャネル（１０２）と、前記ダイシング用チャネル（１０２）の交点における前記半導体チップの前記一部分とを通ってダイシングするステップと、
    を含む方法。
  2. 前記形成するステップは、レーザ穿孔、ボッシュ・プロセス・ディープ穿孔、フォトリソグラフィに続く反応性イオン・エッチング、及びイオン・ミリングの少なくとも１つを含む、請求項１に記載の方法。
  3. 前記ダイシングするステップは、機械的ソー・ブレード・ダイシング及びレーザ・ダイシングの少なくとも１つを含む、請求項１に記載の方法。
  4. 前記孔（２２０）の形状は、円形、菱形、八角形、凹形状の１つを含む、請求項１に記載の方法。
  5. 前記ダイシングするステップは、実質的に９０度のコーナー部をもたない半導体チップをもたらす、請求項１に記載の方法。
  6. 前記ダイシングするステップは、ハード・パッシベーション・コンタクト領域へのアンダーフィルが減少した複数の半導体チップをもたらす、請求項１に記載の方法。
JP2009543064A 2006-12-22 2007-12-11 半導体チップの形成方法 Pending JP2010514223A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/615,236 US7648891B2 (en) 2006-12-22 2006-12-22 Semiconductor chip shape alteration
PCT/US2007/087082 WO2008079662A1 (en) 2006-12-22 2007-12-11 Semiconductor chip shape alteration

Publications (1)

Publication Number Publication Date
JP2010514223A true JP2010514223A (ja) 2010-04-30

Family

ID=39541640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009543064A Pending JP2010514223A (ja) 2006-12-22 2007-12-11 半導体チップの形成方法

Country Status (6)

Country Link
US (2) US7648891B2 (ja)
EP (1) EP2095419A4 (ja)
JP (1) JP2010514223A (ja)
KR (1) KR20090101915A (ja)
CN (1) CN101584042A (ja)
WO (1) WO2008079662A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059859A (ja) * 2010-09-08 2012-03-22 Disco Abrasive Syst Ltd 半導体デバイス
JP2012146840A (ja) * 2011-01-13 2012-08-02 Seiko Epson Corp シリコンデバイス、及びシリコンデバイスの製造方法
JP2013207192A (ja) * 2012-03-29 2013-10-07 Dainippon Printing Co Ltd 半導体素子の製造方法
JP2013258286A (ja) * 2012-06-12 2013-12-26 Shindengen Electric Mfg Co Ltd 半導体ウェーハ、半導体装置の製造方法及び半導体装置
JP2014019102A (ja) * 2012-07-20 2014-02-03 Canon Inc 液体吐出ヘッドの基板の製造方法
JP2014219401A (ja) * 2013-04-30 2014-11-20 アトランティック・イナーシャル・システムズ・リミテッドＡｔｌａｎｔｉｃ Ｉｎｅｒｔｉａｌ Ｓｙｓｔｅｍｓ Ｌｉｍｉｔｅｄ Ｍｅｍｓセンサ
JP2017163063A (ja) * 2016-03-11 2017-09-14 三菱電機株式会社 半導体ウエハおよびその製造方法
WO2018193693A1 (ja) * 2017-04-18 2018-10-25 浜松ホトニクス株式会社 チップの製造方法、及び、シリコンチップ
JP2019165205A (ja) * 2018-02-08 2019-09-26 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 面取りされた角部を有する半導体パッケージ及び関連方法
USD884659S1 (en) 2017-09-27 2020-05-19 Hamamatsu Photonics K.K. Light-receiving device
USD884660S1 (en) 2017-09-27 2020-05-19 Hamamatsu Photonics K.K. Light-receiving device
JP2021034535A (ja) * 2019-08-23 2021-03-01 株式会社ディスコ 複数のデバイスチップの製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099681A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
JP5127669B2 (ja) * 2008-10-31 2013-01-23 パナソニック株式会社 半導体ウェハ
CN102687288B (zh) * 2009-11-05 2016-04-06 Bbsa有限公司 第iii族氮化物半导体纵向结构led芯片及其制造方法
US8378458B2 (en) * 2010-03-22 2013-02-19 Advanced Micro Devices, Inc. Semiconductor chip with a rounded corner
JP5658983B2 (ja) * 2010-12-01 2015-01-28 株式会社東芝 半導体装置の製造方法
KR20140041527A (ko) 2011-05-12 2014-04-04 (주)웨이브스퀘어 Ⅲ족 질화물 반도체 수직형 구조 ｌｅｄ 칩 및 그 제조 방법
JP5480923B2 (ja) 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
US8916980B2 (en) * 2012-02-16 2014-12-23 Omnivision Technologies, Inc. Pad and circuit layout for semiconductor devices
US8940618B2 (en) * 2012-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for cutting semiconductor wafers
TW201417928A (zh) * 2012-07-30 2014-05-16 Raydiance Inc 具訂製邊形及粗糙度之脆性材料切割
US10211175B2 (en) * 2012-11-30 2019-02-19 International Business Machines Corporation Stress-resilient chip structure and dicing process
US9356092B2 (en) * 2013-09-12 2016-05-31 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9728518B2 (en) 2014-04-01 2017-08-08 Ati Technologies Ulc Interconnect etch with polymer layer edge protection
GB2534204A (en) * 2015-01-17 2016-07-20 Melexis Technologies Nv Semiconductor device with at least one truncated corner and/or side cut-out
US20180301605A1 (en) * 2015-03-19 2018-10-18 Osram Opto Semiconductors Gmbh A window that covers an optoelectronic semiconductor chip, a panel comprising a plurality of windows, a method of producing windows and an optoelectronic semiconductor device
US20180015569A1 (en) * 2016-07-18 2018-01-18 Nanya Technology Corporation Chip and method of manufacturing chips
CN108206161B (zh) * 2016-12-20 2020-06-02 晟碟半导体（上海）有限公司 包含角部凹陷的半导体装置
CN106876609B (zh) * 2017-04-20 2018-06-01 京东方科技集团股份有限公司 一种显示面板的制作方法、显示面板及显示装置
KR20210138223A (ko) 2020-05-12 2021-11-19 삼성전자주식회사 반도체 패키지
CN114582803A (zh) 2020-12-02 2022-06-03 联华电子股份有限公司 半导体管芯以及半导体装置的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102300A (ja) * 1991-10-07 1993-04-23 Mitsubishi Electric Corp 半導体装置
JP2000346648A (ja) * 1999-06-08 2000-12-15 Sumitomo Precision Prod Co Ltd 半導体デバイスとその製造方法
JP2004304081A (ja) * 2003-03-31 2004-10-28 Fujitsu Ltd 半導体チップ、半導体装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02179708A (ja) 1989-01-05 1990-07-12 Kawasaki Steel Corp 半導体ウエハの破折分離方法
JPH03236258A (ja) 1990-02-13 1991-10-22 Fujitsu Ltd 半導体装置の製造方法
JPH04116848A (ja) 1990-09-06 1992-04-17 Seiko Instr Inc 半導体装置の製造方法
US5525534A (en) 1992-03-13 1996-06-11 Fujitsu Limited Method of producing a semiconductor device using a reticle having a polygonal shaped hole
JPH08293476A (ja) 1995-04-21 1996-11-05 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
US6271102B1 (en) 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
US6399178B1 (en) 1998-07-20 2002-06-04 Amerasia International Technology, Inc. Rigid adhesive underfill preform, as for a flip-chip device
US6869861B1 (en) 2001-03-08 2005-03-22 Amkor Technology, Inc. Back-side wafer singulation method
JP3716756B2 (ja) 2001-04-16 2005-11-16 セイコーエプソン株式会社 シリコンウェハーのブレークパターン、シリコン基板、及び、ブレークパターンの作製方法
KR20020091930A (ko) 2001-06-01 2002-12-11 삼성전기주식회사 평면 자기저항 소자 제조방법
US6528417B1 (en) * 2001-09-17 2003-03-04 Taiwan Semiconductor Manufacturing Company Metal patterned structure for SiN surface adhesion enhancement
WO2003090258A2 (en) * 2002-04-19 2003-10-30 Xsil Technology Limited Laser machining
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4542789B2 (ja) * 2003-01-10 2010-09-15 株式会社東芝 半導体装置の製造装置及びその製造方法
US6924210B1 (en) * 2004-03-06 2005-08-02 International Business Machines Corporation Chip dicing
JP4515790B2 (ja) 2004-03-08 2010-08-04 株式会社東芝 半導体装置の製造方法及びその製造装置
US7211500B2 (en) * 2004-09-27 2007-05-01 United Microelectronics Corp. Pre-process before cutting a wafer and method of cutting a wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102300A (ja) * 1991-10-07 1993-04-23 Mitsubishi Electric Corp 半導体装置
JP2000346648A (ja) * 1999-06-08 2000-12-15 Sumitomo Precision Prod Co Ltd 半導体デバイスとその製造方法
JP2004304081A (ja) * 2003-03-31 2004-10-28 Fujitsu Ltd 半導体チップ、半導体装置及びその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059859A (ja) * 2010-09-08 2012-03-22 Disco Abrasive Syst Ltd 半導体デバイス
JP2012146840A (ja) * 2011-01-13 2012-08-02 Seiko Epson Corp シリコンデバイス、及びシリコンデバイスの製造方法
JP2013207192A (ja) * 2012-03-29 2013-10-07 Dainippon Printing Co Ltd 半導体素子の製造方法
JP2013258286A (ja) * 2012-06-12 2013-12-26 Shindengen Electric Mfg Co Ltd 半導体ウェーハ、半導体装置の製造方法及び半導体装置
JP2014019102A (ja) * 2012-07-20 2014-02-03 Canon Inc 液体吐出ヘッドの基板の製造方法
JP2014219401A (ja) * 2013-04-30 2014-11-20 アトランティック・イナーシャル・システムズ・リミテッドＡｔｌａｎｔｉｃ Ｉｎｅｒｔｉａｌ Ｓｙｓｔｅｍｓ Ｌｉｍｉｔｅｄ Ｍｅｍｓセンサ
JP2017163063A (ja) * 2016-03-11 2017-09-14 三菱電機株式会社 半導体ウエハおよびその製造方法
JP2018182163A (ja) * 2017-04-18 2018-11-15 浜松ホトニクス株式会社 チップの製造方法、及び、シリコンチップ
WO2018193693A1 (ja) * 2017-04-18 2018-10-25 浜松ホトニクス株式会社 チップの製造方法、及び、シリコンチップ
CN110520972A (zh) * 2017-04-18 2019-11-29 浜松光子学株式会社 芯片的制造方法及硅芯片
KR20190142317A (ko) * 2017-04-18 2019-12-26 하마마츠 포토닉스 가부시키가이샤 칩의 제조 방법, 및 실리콘 칩
US11367655B2 (en) 2017-04-18 2022-06-21 Hamamatsu Photonics K.K. Forming openings at intersection of cutting lines
KR102498548B1 (ko) * 2017-04-18 2023-02-13 하마마츠 포토닉스 가부시키가이샤 칩의 제조 방법, 및 실리콘 칩
CN110520972B (zh) * 2017-04-18 2023-08-08 浜松光子学株式会社 芯片的制造方法及硅芯片
USD884659S1 (en) 2017-09-27 2020-05-19 Hamamatsu Photonics K.K. Light-receiving device
USD884660S1 (en) 2017-09-27 2020-05-19 Hamamatsu Photonics K.K. Light-receiving device
JP2019165205A (ja) * 2018-02-08 2019-09-26 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 面取りされた角部を有する半導体パッケージ及び関連方法
JP2021034535A (ja) * 2019-08-23 2021-03-01 株式会社ディスコ 複数のデバイスチップの製造方法
JP7358011B2 (ja) 2019-08-23 2023-10-10 株式会社ディスコ 複数のデバイスチップの製造方法

Also Published As

Publication number Publication date
US7648891B2 (en) 2010-01-19
US20080150087A1 (en) 2008-06-26
US20100019354A1 (en) 2010-01-28
WO2008079662A1 (en) 2008-07-03
CN101584042A (zh) 2009-11-18
EP2095419A4 (en) 2011-03-16
EP2095419A1 (en) 2009-09-02
KR20090101915A (ko) 2009-09-29

Similar Documents

Publication Publication Date Title
JP2010514223A (ja) 半導体チップの形成方法
US10741505B2 (en) Method of manufacturing semiconductor device and semiconductor device
TWI433222B (zh) 半導體裝置之減壓
US9040354B2 (en) Chip comprising a fill structure
US20070221613A1 (en) Structure for stopping mechanical cracks in a substrate wafer, use of the structure and a method for producing the structure
US8637967B2 (en) Method for fabricating a semiconductor chip and semiconductor chip
US8963319B2 (en) Semiconductor chip with through hole vias
JP5271610B2 (ja) 半導体装置の製造方法
JP6843570B2 (ja) 半導体装置の製造方法
EP3290390A1 (en) Method for preventing excessive etching of edges of an insulator layer
US10211175B2 (en) Stress-resilient chip structure and dicing process
US7465988B2 (en) Semiconductor device and method of manufacturing the same
CN109445245B (zh) 一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法
TW201304120A (zh) 組件載體複合物及用於製造複數個組件載體區域的方法
JP2016058610A (ja) 半導体装置およびその製造方法
JP2013118312A (ja) 半導体ウェハ、半導体装置及びその製造方法
TWI741903B (zh) 感測器及其製造方法
JP2022142552A (ja) 半導体装置およびその製造方法
TW202306169A (zh) 用於矽上gan晶圓之單粒化的系統及方法
TW202234490A (zh) 半導體元件以及其製造方法
JP2014220375A (ja) 半導体装置およびその製造方法
JP2021036564A (ja) 半導体ウェハおよび半導体チップ
JP2013110255A (ja) 半導体ウェハ、半導体装置及びその製造方法
JP2007258313A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130129

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20130624