TW202306169A - 用於矽上gan晶圓之單粒化的系統及方法 - Google Patents

用於矽上gan晶圓之單粒化的系統及方法 Download PDF

Info

Publication number
TW202306169A
TW202306169A TW111126337A TW111126337A TW202306169A TW 202306169 A TW202306169 A TW 202306169A TW 111126337 A TW111126337 A TW 111126337A TW 111126337 A TW111126337 A TW 111126337A TW 202306169 A TW202306169 A TW 202306169A
Authority
TW
Taiwan
Prior art keywords
gan
layer
wafer
trenches
dicing
Prior art date
Application number
TW111126337A
Other languages
English (en)
Inventor
喬治 朱
尼克 費登鮑姆
邱凱翎
丹尼爾 Ｍ 金策
瑪赫 哈姆丹
朴畢聖
Original Assignee
愛爾蘭商納維達斯半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛爾蘭商納維達斯半導體有限公司 filed Critical 愛爾蘭商納維達斯半導體有限公司
Publication of TW202306169A publication Critical patent/TW202306169A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Abstract

揭示了用於單粒化Si上GaN晶圓之結構及相關技術。在一個態樣中，一種半導體晶圓包括一矽層，以及安置在該矽層上且界定各自延伸至該矽層之複數個溝槽的一氮化鎵（GaN）層。在另一態樣中，該GaN層包括具有不同組成物之一或多個氮化鎵層。在又一態樣中，該晶圓包括安置在該GaN層上之複數個介電層。在又一態樣中，該複數個溝槽中之每一者具有等於該GaN層之一厚度及該複數個該等介電層之一厚度之一總和的一深度。

Description

用於矽上GAN晶圓之單粒化的系統及方法
所描述實施例大體上係關於矽（Si）上氮化鎵（GaN）晶圓之單粒化，並且更特定言之，本實施例係關於用於自包括形成在矽晶圓上之一或多個GaN層的矽晶圓單粒化個別晶粒之系統及方法。
在半導體技術中，氮化鎵（GaN）係用於形成諸如高功率及/或高電壓電晶體等各種裝置之一種化合物半導體材料。此等裝置可藉助於在矽、碳化矽、藍寶石、氮化鎵或其他基板上生長磊晶層而形成。常常，使用氮化鋁鎵（AlGaN）及GaN之異質磊晶結形成此類裝置。已知此結構在兩個材料之介面處形成高電子遷移率二維電子氣（2DEG）。電子氣在2DEG中可具有電荷密度。需要具有用於Si上GaN晶圓之高效製造方法。
在一些實施例中，揭示了一種半導體晶圓。半導體晶圓包括矽層，以及安置在矽層上且界定各自延伸至矽層之複數個溝槽的氮化鎵（GaN）層。
在一些實施例中，GaN層包括具有不同組成物之一或多個氮化鎵層。
在一些實施例中，半導體晶圓進一步包括安置在GaN層上之複數個介電層。
在一些實施例中，複數個溝槽中之每一者具有等於GaN層之厚度及複數個介電層之厚度之總和的深度。
在一些實施例中，複數個溝槽在前段工藝（FEOL）處形成。
在一些實施例中，複數個溝槽在中段工藝（MOL）處形成。
在一些實施例中，複數個溝槽在後段工藝（BEOL）處形成。
在一些實施例中，揭示了一種形成半導體晶粒之方法。方法包括：形成矽層，在矽層上形成氮化鎵（GaN）層，在GaN層內界定各自延伸至矽層之複數個溝槽，以及沿著複數個溝槽單粒化半導體晶粒。
在一些實施例中，在所揭示方法中，GaN層包括具有不同組成物之一或多個氮化鎵層。
在一些實施例中，在所揭示方法中，矽層界定半導體晶粒之外周邊，並且GaN層自外周邊凹陷。
在一些實施例中，所揭示方法進一步包括在GaN層上形成複數個介電層。
在一些實施例中，界定複數個溝槽係在前段工藝（FEOL）處執行。
在一些實施例中，界定複數個溝槽係在中段工藝（MOL）處執行。
在一些實施例中，界定複數個溝槽係在後段工藝（BEOL）處執行。
在一些實施例中，揭示了一種半導體晶粒。半導體晶粒包括界定半導體晶粒之外周邊的矽層、安置在矽層上且自外周邊凹陷之氮化鎵（GaN）層。
在一些實施例中，GaN層包括具有不同組成物之一或多個氮化鎵層。
在一些實施例中，半導體晶粒進一步包括安置在GaN層上之複數個介電層。
在一些實施例中，GaN層中之凹槽在前段工藝（FEOL）處形成。
在一些實施例中，GaN層中之凹槽在中段工藝（MOL）處形成。
在一些實施例中，GaN層中之凹槽在後段工藝（BEOL）處形成。
相關申請案之交叉參考
本申請案主張2021年7月15日申請之名稱為「用於矽上GaN晶圓之單粒化的系統及方法（Systems and Methods for Singulation of GaN-On-Silicon Wafers）」的美國臨時申請案第63/203,279號，以及2021年10月12日申請之名稱為「用於矽上GaN晶圓之單粒化的系統及方法（Systems and Methods for Singulation of GaN-On-Silicon Wafers）」的美國臨時申請案第63/262,437號之權益，為了所有目的，該等美國臨時申請案之全部內容以引用之方式併入本文中。
本文中所揭示之裝置、結構及相關技術大體上係關於矽（Si）上氮化鎵（GaN）晶圓之單粒化。更具體言之，本文中所揭示之裝置、結構及相關技術係關於用於自包括形成在矽晶圓上之一或多個GaN層（例如，形成Si上GaN晶圓）的矽晶圓單粒化（例如，切割）個別晶粒之系統及方法。在各種實施例中，用於自Si上GaN晶圓單粒化個別晶粒之系統及方法可實現晶圓之高效單粒化，同時防止GaN層之碎裂、分層及/或斷裂，從而得到晶粒之改進的可靠性。此可實現更快之鋸切速度，從而提供Si上GaN晶圓之高效且經濟的切割。
在一些實施例中，可藉助於在Si上GaN晶圓中沿著呈溝槽形狀之每一切割通路形成深蝕刻來製造無GaN切割通路。此溝槽可在製造過程中之任何階段處形成，並且可穿過除矽基板之外的所有層形成。在製造過程結束時，可沿著無GaN切割通路執行鋸切操作，鋸切過該無GaN切割通路且僅與矽基板接觸。因為鋸僅與矽基板接觸，所以不存在GaN層之碎裂、分層及/或斷裂。在各種實施例中，無GaN切割通路可消除切割過程中對雷射開槽之需要，因此減少製造成本，同時防止晶粒開裂。在一些實施例中，無GaN切割通路可藉助於減小沿著用於防止晶粒開裂之每一切割通路之非主動晶粒區域的大小來減小晶粒區域。以此方式，對於相同主動晶粒區域，無GaN切割通路可增加可自晶圓收集的晶粒之數目，因此實現晶粒成本之減少。本文中描述了各種發明性實施例，包括方法、過程、系統、裝置及其類似者。
現將相對於附圖描述若干說明性實施例，附圖形成本揭示內容之部分。以下描述僅提供實施例，且並不希望限制本揭示內容之範圍、適用性或組態。實際上，實施例之以下描述將為本領域中熟習此項技術者提供用於實施一或多個實施例之啟迪性描述。應理解，可在不脫離本揭示內容之精神及範圍之情況下對元件之功能及配置做出各種改變。在以下描述中，出於闡釋之目的，闡述具體細節以便提供對特定發明性實施例之透徹理解。然而，將顯而易見，可在無此等具體細節之情況下實踐各種實施例。圖式及描述並不希望為限制性的。字組「實例」或「例示性」在此用於表示「用作實例、例子或說明」。本文中描述為「例示性」或「實例」之任何實施例或設計不一定被解釋為比其他實施例或設計較佳或有利。
圖1說明根據本揭示內容之實施例的具有無GaN切割通路102之Si上GaN晶圓100的平面視圖。如圖1中所展示，無GaN切割通路102可用於自Si上GaN晶圓100單粒化個別晶粒。Si上GaN晶圓100可包括矽基板以及形成在矽基板上之一或多個GaN層，如下文更詳細地描述。
圖2A說明根據本揭示內容之實施例的無GaN切割通路102之區中的圖1中所展示之Si上GaN晶圓100的簡化部分橫截面視圖。如圖2A中所展示，可形成無GaN切割通路102，其中GaN層206已自無GaN切割通路102移除，從而在切割通路102中僅留下矽層204。在一些實施例中，無GaN切割通路可被稱作溝槽。在各種實施例中，GaN層206可包括具有不同組成物之多個氮化鎵層。圖2A亦展示具有佈線及歐姆接觸層224、一或多個介電層208、鈍化層210及聚醯亞胺層212之Si上GaN晶圓。佈線及歐姆接觸層224可包括金屬層，諸如第一金屬層214，其可用於主動裝置中之歐姆接觸形成、第二金屬層216及第三金屬層218。在一些實施例中，無GaN切割通路102可具有等於GaN層206、介電層208及鈍化層210之厚度之總和的深度221。在切割通路102中移除GaN層206可實現Si上GaN晶圓100之高效單粒化，同時防止GaN層之碎裂、分層及/或斷裂，從而得到晶粒之改進的可靠性。此可實現更快之鋸切速度，從而提供Si上GaN晶圓100之高效且經濟的切割。在各種實施例中，可藉助於在Si上GaN晶圓100中沿著每一切割通路102蝕刻溝槽以移除GaN層206之部分來製造無GaN切割通路102。此溝槽可在製造過程中之任何階段處形成，如下文進一步詳細地描述。在一些實施例中，溝槽可穿過Si上GaN晶圓100之除矽層204之外的所有層形成。
圖2B說明在鋸切操作形成切割通路切口226以單粒化晶圓之後圖2A中所展示之Si上GaN晶圓100的簡化部分橫截面視圖。可以此方式形成個別晶粒209。個別晶粒209包括界定周邊211之矽層204，其中GaN層206已經凹陷。可藉助於切片鋸、雷射或其他合適單粒化過程來執行鋸切操作。在一些實施例中，在製造過程結束時，可沿著無GaN切割通路102執行鋸切操作，鋸切過該無GaN切割通路且僅與矽基板204接觸。因為鋸僅與矽基板204接觸，所以不存在GaN層206之碎裂、分層及/或斷裂。更具體言之，在一些實施例中，無GaN切割通路102之寬度可比形成切割通路切口226之切割鋸之寬度更寬。
在各種實施例中，無GaN切割通路102可消除切割過程中對雷射開槽之需要，因此減少組裝成本，同時防止晶粒開裂。在一些實施例中，無GaN切割通路102可藉助於減小沿著用於防止晶粒開裂之每一切割通路之非主動晶粒區域的大小來減小晶粒區域。以此方式，對於相同主動晶粒區域，無GaN切割通路可增加可自晶圓收集的晶粒之數目，因此實現晶粒成本之減少。作為實例，使用本文中所揭示之結構及方法，對於1 mm 2晶粒，每晶圓之良好晶粒之數目可增加10%至20%之間。在各種實施例中，可使用沿著切割通路222之非主動晶粒區域的大小與無GaN切割通路220之大小的比率，以便最大化自晶圓收集的晶粒之數目。此比率可為用於將積體電路設計在Si上GaN晶圓上之過程設計套組（PDK）的部分。藉助於減小沿著切割通路之非主動區域的大小，晶粒至晶粒間隔可例如自160 um減小至80 um，或至其他合適尺寸。此外，無GaN切割通路之寬度可為可調整的。
在一些實施例中，可藉助於乾式蝕刻過程及/或藉助於乾式及濕式蝕刻過程之組合來形成無GaN切割通路。在各種實施例中，無GaN切割通路可在晶圓製造過程之前段工藝（FEOL）、中段工藝（MOL）或後段工藝（BEOL）處形成。在一些實施例中，界定在切割通路內之無GaN區之寬度可為60 um。本領域中熟習此項技術者將理解，無GaN區之寬度可為晶圓厚度及晶圓鋸寬度之函數。
現參考圖3A至圖3E，根據本揭示內容之實施例，說明用於在前段工藝（FEOL）處形成無GaN切割通路之系統及方法。在圖3A中，提供Si上GaN晶圓300，並且該Si上GaN晶圓包括形成在Si層304上之GaN層302。可蝕刻掉GaN層302之部分以形成如圖3B中所展示之無GaN溝槽308。遮罩306可用於在蝕刻過程期間保護晶圓之主動區。在一些實施例中，乾式蝕刻307可用於形成無GaN溝槽308。在各種實施例中，濕式蝕刻或乾式及濕式蝕刻之組合可用於形成無GaN溝槽，如下文進一步詳細地描述。如圖3C中所展示，在無GaN溝槽308已形成之後，可經由製造步驟處理Si上GaN晶圓300以添加主動及被動區，包括但不限於金屬層、分別第一、第二及第三層間介電質310、312及314，以及封蓋介電層316。如受益於本揭示內容之本領域中熟習此項技術者所瞭解，Si上GaN晶圓可經處理以具有適合於各種應用之儘可能多的層。
接著可藉助於在晶圓上形成氮化矽（SiN）層318，之後形成聚醯亞胺層320來鈍化Si上GaN晶圓300，如圖3D中所展示。接著可藉助於鋸切操作單粒化Si上GaN晶圓，該鋸切操作切過無GaN切割通路以形成如圖3E中所展示之切口322。因為切割通路不包括GaN層且比鋸之寬度更寬，所以鋸不與GaN層302接觸，因此防止GaN層302之碎裂及/或斷裂。此可改進自晶圓收集的Si上GaN晶粒之可靠性。此外，藉助於消除切割通路中之GaN層，可消除雷射開槽步驟，從而得到改進的製造效率且節省成本。
圖4A及圖4B說明根據本揭示內容之實施例的用於藉助於乾式及濕式蝕刻之組合在FEOL處形成無GaN溝槽308的方法。如圖4A中所展示，乾式蝕刻可用於移除GaN層之區且形成相對較窄無GaN溝槽對。此之後可為濕式蝕刻過程，其中可藉助於濕式蝕刻過程擴大該對無GaN溝槽，如圖4B中所展示。在濕式蝕刻過程之後，保留單個無GaN溝槽。接下來，可經由如圖4C中所展示之製造步驟，之後如圖3D及圖3E中所描述之過程處理Si上GaN晶圓以單粒化Si上GaN晶圓。
圖5說明根據本揭示內容之實施例的用於在FEOL處在Si上GaN晶圓上形成無GaN切割通路之實例過程500的流程圖。在塊510處，提供Si上GaN晶圓。在塊520處，可蝕刻掉無GaN切割通路中之GaN層。在塊530處，可經由製造步驟處理Si上GaN晶圓。在塊540處，可藉助於在Si上GaN晶圓上形成SiN層來鈍化Si上GaN晶圓。在塊550處，可藉助於鋸切穿過無GaN切割通路來單粒化Si上GaN晶圓。過程500可實現Si上GaN晶圓之高效單粒化，並且提供增加的每晶圓之所收集良好晶粒之數目，因為鋸不與GaN層接觸，防止GaN層之碎裂及/或斷裂。此外，過程500可提供增加的每晶圓之所收集良好晶粒之數目，因為沿著切割通路之非主動區域的大小可減小，因此節省晶粒區域及成本。將瞭解，過程500係說明性的，並且變化及修改係可能的。描述為依序之步驟可並行執行，步驟之次序可改變，並且步驟可加以修改、組合、添加或省略。
現參考圖6A至圖6E，根據本揭示內容之實施例，說明用於在中段工藝（MOL）處形成無GaN切割通路之系統及方法。如圖6A中所展示，可提供已經由FEOL處理之Si上GaN晶圓600。Si上GaN晶圓600可包括Si層604、形成在Si層604上之GaN層602，以及形成在GaN層602上之第一金屬層及第一層間介電層606。可蝕刻掉GaN層602及其上方之層以形成如圖6B中所展示之無GaN溝槽610。遮罩608可用於在蝕刻過程期間保護晶圓之主動區。在一些實施例中，乾式蝕刻609可用於形成無GaN溝槽610。在各種實施例中，濕式蝕刻或乾式及濕式蝕刻之組合可用於形成無GaN溝槽610，如下文進一步詳細地描述。如圖6C中所展示，在無GaN溝槽610已形成之後，可經由製造步驟處理Si上GaN晶圓600A以添加主動及被動區，包括但不限於金屬層、分別第二及第三層間介電質612及614，以及封蓋介電層616。如受益於本揭示內容之本領域中熟習此項技術者所瞭解，Si上GaN晶圓可經處理以具有適合於各種應用之儘可能多的層。
接著可藉助於在晶圓上形成氮化矽（SiN）層618，之後形成聚醯亞胺層620來鈍化Si上GaN晶圓600，如圖6D中所展示。接著可藉助於鋸切操作單粒化Si上GaN晶圓，該鋸切操作切過無GaN切割通路以形成如圖6E中所展示之切口622。因為切割通路不包括GaN層且因為無GaN溝槽610比鋸之寬度更寬，所以鋸不與GaN層602接觸，因此防止GaN層602之碎裂及/或斷裂。此可改進自晶圓收集的Si上GaN晶粒之可靠性。此外，藉助於消除切割通路中之GaN層，可消除雷射開槽步驟，從而得到改進的製造效率且節省成本。
圖7A及圖7B說明根據本揭示內容之實施例的用於藉助於乾式及濕式蝕刻之組合在MOL處形成無GaN溝槽610的方法。如圖7A中所展示，乾式蝕刻可用於移除GaN層之區且形成相對較小無GaN溝槽對。此之後可為濕式蝕刻過程，其中可藉助於濕式蝕刻擴大該對無GaN溝槽，如圖7B中所展示，因此保留單一無GaN溝槽。在無GaN溝槽已形成之後，可經由如圖7C中所展示之製造步驟，之後如圖6D及圖6E中所描述之過程處理Si上GaN晶圓以單粒化Si上GaN晶圓。
圖8說明根據本揭示內容之實施例的用於在MOL處在Si上GaN晶圓上形成無GaN切割通路之實例過程800的流程圖。在塊810處，提供已經由FEOL處理之Si上GaN晶圓。在塊820處，可蝕刻掉無GaN切割通路中之GaN層。在塊830處，可經由製造步驟之其餘部分處理Si上GaN晶圓。在塊840處，可藉助於在Si上GaN晶圓上形成SiN層來鈍化Si上GaN晶圓。在塊850處，可藉助於鋸切穿過無GaN切割通路來單粒化Si上GaN晶圓。過程800可實現Si上GaN晶圓之高效單粒化，並且提供增加的每晶圓之所收集良好晶粒之數目，因為鋸不與GaN層接觸，防止GaN層之碎裂及/或斷裂。此外，過程800可提供增加的每晶圓之所收集良好晶粒之數目，因為沿著切割通路之非主動區域的大小可減小，因此節省晶粒區域及成本。將瞭解，過程800係說明性的，並且變化及修改係可能的。描述為依序之步驟可並行執行，步驟之次序可改變，並且步驟可加以修改、組合、添加或省略。
現參考圖9A至圖9D，根據本揭示內容之實施例，說明用於在後段工藝（BEOL）處理之後形成無GaN切割通路之系統及方法。如圖9A中所展示，可提供已經由BEOL處理之Si上GaN晶圓900。Si上GaN晶圓900可包括Si層904、形成在Si層904上之GaN層902、金屬層及分別第一、第二及第三層間介電層906、912及914，以及封蓋介電層916。可蝕刻掉GaN層902及其上方之層以形成如圖9B中所展示之無GaN溝槽910。遮罩908可用於在蝕刻過程期間保護晶圓之主動區。在一些實施例中，乾式蝕刻909可用於形成無GaN溝槽910。在各種實施例中，濕式蝕刻或乾式及濕式蝕刻之組合可用於形成無GaN溝槽910。如受益於本揭示內容之本領域中熟習此項技術者所瞭解，Si上GaN晶圓可包括適合於各種應用之儘可能多的層。
如圖9C中所展示，在無GaN溝槽910已形成之後，可藉助於在晶圓上形成氮化矽（SiN）層918，之後形成聚醯亞胺層920來鈍化Si上GaN晶圓900。接著可藉助於鋸切操作單粒化Si上GaN晶圓900，該鋸切操作切過無GaN切割通路以形成如圖9D中所展示之切口922。因為切割通路不包括可能藉助於鋸切操作而碎裂及/或斷裂之GaN層，鋸不與GaN層902接觸，因此防止GaN層902之碎裂及/或斷裂。此可改進自晶圓收集的Si上GaN晶粒之可靠性。此外，藉助於消除切割通路中之GaN層，可消除雷射開槽步驟，從而得到改進的製造效率且節省成本。
圖10A及圖10B說明根據本揭示內容之實施例的用於藉助於乾式及濕式蝕刻之組合在BEOL處形成無GaN溝槽910的方法。如圖10A中所展示，乾式蝕刻可用於移除GaN層之區且形成相對較小無GaN溝槽對。此之後可為濕式蝕刻過程，其中該對無GaN溝槽可擴大以藉助於濕式蝕刻形成單一無GaN溝槽，如圖10B中所展示。接著可藉助於SiN層鈍化Si上GaN晶圓，並且可在晶圓上形成聚醯亞胺層，如圖10C中所展示。接著可單粒化Si上GaN晶圓，如圖9D中所描述。
圖11說明根據本揭示內容之實施例的用於在MOL處在Si上GaN晶圓上形成無GaN切割通路之實例過程1100的流程圖。在塊1110處，提供已經由BEOL處理之Si上GaN晶圓。在塊1120處，可蝕刻掉無GaN切割通路中之GaN層。在塊1130處，可藉助於在Si上GaN晶圓上形成SiN層來鈍化Si上GaN晶圓。在塊1140處，可藉助於鋸切穿過無GaN切割通路來單粒化Si上GaN晶圓。過程1100可實現Si上GaN晶圓之高效單粒化，並且提供增加的每晶圓之所收集的良好晶粒之數目，因為鋸不與GaN層接觸，防止GaN層之碎裂及/或斷裂。此外，過程1100可提供增加的每晶圓之所收集良好晶粒之數目，因為沿著切割通路之非主動區域的大小可減小，因此節省晶粒區域及成本。將瞭解，過程1100係說明性的，並且變化及修改係可能的。描述為依序之步驟可並行執行，步驟之次序可改變，並且步驟可加以修改、組合、添加或省略。
在一些實施例中，可利用本文中所揭示之結構及技術之組合，以便形成無GaN切割通路。雖然本文中相對於Si上GaN晶圓描述及說明結構及方法，但本揭示內容之實施例適合於與其他化合物半導體晶圓一起使用。
在前文說明書中，本揭示內容之實施例已參考可針對不同實施方式變化之許多具體細節進行描述。因此，說明書及圖式被認為係說明性的而非限制性的。本揭示內容之範圍之唯一及排他性指標，以及申請人所希望成為本揭示內容之範圍之內容，係本申請案發佈之申請專利範圍集合之字面及等效範圍，在此類申請專利範圍發佈之具體形式中，包括任何後續更正。在不脫離本揭示內容之實施例的精神及範圍之情況下，可以任何合適方式組合特定實施例之具體細節。
另外，諸如「底部」或「頂部」及其類似者的空間相對術語可用於描述元件及/或特徵與另一個（些）元件及/或特徵之關係，例如如圖所說明。將理解，除了圖中描繪之定向之外，空間相對術語希望涵蓋在使用及/或操作中之裝置之不同定向。舉例言之，若圖中之裝置經翻轉，則描述為「底部」表面之元件可經定向為「在」其他元件或特徵「上方」。裝置可以其他方式定向（例如，旋轉90度或處於其他定向）並且相應地解釋本文中使用之空間相對描述符。
如本文中所使用，術語「及」、「或」及「一/或」可包括多種含義，此等含義亦預期至少部分地取決於使用此類術語之上下文。通常，「或」若用於關聯諸如A、B或C等清單，則希望表示A、B及C，此處係在包括性意義上使用，以及A、B或C，此處係在排他性意義上使用。另外，如本文中所使用之術語「一或多個」可用於以單數形式描述任何特徵、結構或特性，或可用於描述特徵、結構或特性之某一組合。然而，應注意，此僅僅為說明性實例，並且所主張之主題不限於此實例。此外，術語「中之至少一者」若用於關聯諸如A、B或C等清單，則可將其解釋為表示A、B及/或C之任何組合，諸如A、B、C、AB、AC、BC、AA、AAB、ABC、AABBCCC等。
貫穿本說明書對「一個實例」、「實例」、「某些實例」或「例示性實施方式」之提及表示關於特徵及/或實例描述之特定特徵、結構或特性可包括在所主張之主題之至少一個特徵及/或實例中。因此，片語「在一個實例中」、「實例」、「在某些實例中」或「在某些實施方式中」或其他相似片語在貫穿本說明書之各處之出現未必皆指同一特徵、實例及/或限制。此外，特定特徵、結構或特性可組合在一或多個實例及/或特徵中。
在先前詳細描述中，已陳述許多具體細節以提供對所主張之主題之透徹理解。然而，本領域中熟習此項技術者將理解，可在沒有此等具體細節之情況下實踐所主張之主題。在其他例子中，未詳細地描述本領域中熟習此項技術者原本知曉之方法及設備以免使所主張之主題模糊不清。因此，希望所主張之主題不限於所揭示之特定實例，而是此類所主張之主題亦可包括落在所附申請專利範圍及其等效物之範圍內的所有態樣。
100:Si上GaN晶圓 102:無GaN切割通路/切割通路 204:矽層/矽基板 206:GaN層 208:介電層 209:個別晶粒 210:鈍化層 211:周邊 212:聚醯亞胺層 214:第一金屬層 216:第二金屬層 218:第三金屬層 220:無GaN切割通路 221:深度 222:切割通路 224:佈線及歐姆接觸層 226:切割通路切口 300:Si上GaN晶圓 302:GaN層 304:Si層 306:遮罩 307:乾式蝕刻 308:無GaN溝槽 310:第一層間介電質 312:第二層間介電質 314:第三層間介電質 316:封蓋介電層 318:氮化矽層 320:聚醯亞胺層 322:切口 500:過程 510:塊 520:塊 530:塊 540:塊 550:塊 600:Si上GaN晶圓 602:GaN層 604:Si層 606:第一層間介電層 608:遮罩 609:乾式蝕刻 610:無GaN溝槽 612:第二層間介電質 614:第三層間介電質 616:封蓋介電層 618:氮化矽層 620:聚醯亞胺層 622:切口 800:過程 810:塊 820:塊 830:塊 840:塊 850:塊 900:Si上GaN晶圓 902:GaN層 904:Si層 906:第一層間介電層 908:遮罩 909:乾式蝕刻 910:無GaN溝槽 912:第二層間介電層 914:第三層間介電層 916:封蓋介電層 918:氮化矽層 920:聚醯亞胺層 922:切口 1100:過程 1110:塊 1120:塊 1130:塊 1140:塊
圖1說明根據本揭示內容之實施例的具有無GaN切割通路之Si上GaN晶圓；
圖2A說明展示根據本揭示內容之實施例的圖1之Si上GaN晶圓之側視圖的圖。圖2B說明根據本揭示內容之實施例的可藉助於鋸切操作形成之切割通路切口；
圖3A至圖3E說明根據本揭示內容之實施例的用於在前段工藝（FEOL）處形成無GaN切割通路之方法；
圖4A至圖4C說明根據本揭示內容之實施例的用於藉助於乾式及濕式蝕刻之組合在FEOL處形成無GaN溝槽的方法；
圖5說明根據本揭示內容之實施例的用於在FEOL處在Si上GaN晶圓上形成無GaN切割通路之過程的流程圖；
圖6A至圖6E說明根據本揭示內容之實施例的用於在中段工藝（MOL）處形成無GaN切割通路之方法；
圖7A至圖7C說明根據本揭示內容之實施例的用於藉助於乾式及濕式蝕刻之組合在MOL處形成無GaN溝槽的方法；
圖8說明根據本揭示內容之實施例的用於在MOL處在Si上GaN晶圓上形成無GaN切割通路之過程的流程圖；
圖9A至圖9D說明根據本揭示內容之實施例的用於在後段工藝（BEOL）處形成無GaN切割通路之方法；
圖10A至圖10C說明根據本揭示內容之實施例的用於藉助於乾式及濕式蝕刻之組合在BEOL處形成無GaN溝槽的方法；以及
圖11說明根據本揭示內容之實施例的用於在BEOL處在Si上GaN晶圓上形成無GaN切割通路之過程的流程圖。
102:無GaN切割通路/切割通路
204:矽層/矽基板
206:GaN層
208:介電層
210:鈍化層
212:聚醯亞胺層
214:第一金屬層
216:第二金屬層
218:第三金屬層
220:無GaN切割通路
221:深度
222:切割通路
224:佈線及歐姆接觸層

Claims (20)

  1. 一種半導體晶圓，其包含： 一矽層；以及 一氮化鎵（GaN）層，其安置在該矽層上且界定各自延伸至該矽層之複數個溝槽。
  2. 如請求項1之半導體晶圓，其中該GaN層包含具有不同組成物之一或多個氮化鎵層。
  3. 如請求項1之半導體晶圓，其進一步包含安置在該GaN層上之複數個介電層。
  4. 如請求項3之半導體晶圓，其中該複數個溝槽中之每一者具有等於該GaN層之一厚度及該複數個該等介電層之一厚度之一總和的一深度。
  5. 如請求項1之半導體晶圓，其中該複數個溝槽在前段工藝（FEOL）處形成。
  6. 如請求項1之半導體晶圓，其中該複數個溝槽在中段工藝（MOL）處形成。
  7. 如請求項1之半導體晶圓，其中該複數個溝槽在後段工藝（BEOL）處形成。
  8. 一種形成一半導體晶粒之方法，該方法包含： 形成一矽層； 在該矽層上形成一氮化鎵（GaN）層； 在該GaN層內界定各自延伸至該矽層之複數個溝槽；以及 沿著該複數個溝槽單粒化該半導體晶粒。
  9. 如請求項8之方法，其中該GaN層包含具有不同組成物之一或多個氮化鎵層。
  10. 如請求項8之方法，其中該矽層界定該半導體晶粒之一外周邊，並且該GaN層自該外周邊凹陷。
  11. 如請求項8之方法，其進一步包含在該GaN層上形成複數個介電層。
  12. 如請求項8之方法，其中界定該複數個溝槽係在前段工藝（FEOL）處執行。
  13. 如請求項8之方法，其中界定該複數個溝槽係在中段工藝（MOL）處執行。
  14. 如請求項8之方法，其中界定該複數個溝槽係在後段工藝（BEOL）處執行。
  15. 一種半導體晶粒，其包含： 一矽層，其界定該半導體晶粒之一外周邊；以及 一氮化鎵（GaN)層，其安置在該矽層上且自該外周邊凹陷。
  16. 如請求項15之半導體晶粒，其中該GaN層包含具有不同組成物之一或多個氮化鎵層。
  17. 如請求項15之半導體晶粒，其進一步包含安置在該GaN層上之複數個介電層。
  18. 如請求項15之半導體晶粒，其中該GaN層中之凹槽在前段工藝（FEOL）處形成。
  19. 如請求項15之半導體晶粒，其中該GaN層中之凹槽在中段工藝（MOL）處形成。
  20. 如請求項15之半導體晶粒，其中該GaN層中之凹槽在後段工藝（BEOL）處形成。
TW111126337A 2021-07-15 2022-07-13 用於矽上gan晶圓之單粒化的系統及方法 TW202306169A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163203279P 2021-07-15 2021-07-15
US63/203,279 2021-07-15
US202163262437P 2021-10-12 2021-10-12
US63/262,437 2021-10-12

Publications (1)

Publication Number Publication Date
TW202306169A true TW202306169A (zh) 2023-02-01

Family

ID=84856440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126337A TW202306169A (zh) 2021-07-15 2022-07-13 用於矽上gan晶圓之單粒化的系統及方法

Country Status (3)

Country Link
US (1) US20230013188A1 (zh)
CN (1) CN115621199A (zh)
TW (1) TW202306169A (zh)

Also Published As

Publication number Publication date
US20230013188A1 (en) 2023-01-19
CN115621199A (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
KR100482385B1 (ko) 크랙정지부형성방법
US11302579B2 (en) Composite wafer, semiconductor device and electronic component
US7316940B2 (en) Chip dicing
EP3370253B1 (en) Semiconductor wafer dicing crack prevention using chip peripheral trenches
JP2011146717A (ja) 半導体ダイを形成する方法
JP2011146718A (ja) 半導体ダイを形成する方法
US8524552B2 (en) Normally-off power JFET and manufacturing method thereof
US9543208B2 (en) Method of singulating semiconductor devices using isolation trenches
CN104979187A (zh) 晶圆的分割方法
US9218960B2 (en) Method of manufacturing a semiconductor device including a stress relief layer
US20210305205A1 (en) Edge-trimming methods for wafer bonding and dicing
US8637967B2 (en) Method for fabricating a semiconductor chip and semiconductor chip
TW201126648A (en) Semiconductor die singulation method
US20220122885A1 (en) Semiconductor devices and methods of fabricating the same
US20170084468A1 (en) Method for processing a wafer and method for dicing a wafer
US10672661B2 (en) Preliminary trenches formed in kerf regions for die singulation
JP2718901B2 (ja) 半導体装置の製造方法
US20230275064A1 (en) Notched wafer and bonding support structure to improve wafer stacking
TW202306169A (zh) 用於矽上gan晶圓之單粒化的系統及方法
US11651998B2 (en) Plasma die singulation systems and related methods
US20240071828A1 (en) Methods of separating semiconductor dies
TWI707427B (zh) 用於減少可靠接合墊污染之方法及裝置
CN107622972B (zh) 用于加工晶片的方法和层堆叠
US9614033B2 (en) Semiconductor device including an isolation structure and method of manufacturing a semiconductor device
TW202318496A (zh) 半導體裝置的製作方法