JP2017163063A - 半導体ウエハおよびその製造方法 - Google Patents

半導体ウエハおよびその製造方法 Download PDF

Info

Publication number
JP2017163063A
JP2017163063A JP2016047777A JP2016047777A JP2017163063A JP 2017163063 A JP2017163063 A JP 2017163063A JP 2016047777 A JP2016047777 A JP 2016047777A JP 2016047777 A JP2016047777 A JP 2016047777A JP 2017163063 A JP2017163063 A JP 2017163063A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
substrate
thickness direction
hole
surface portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016047777A
Other languages
English (en)
Other versions
JP6579981B2 (ja
Inventor
正雄 高田
Masao Takada
正雄 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016047777A priority Critical patent/JP6579981B2/ja
Publication of JP2017163063A publication Critical patent/JP2017163063A/ja
Application granted granted Critical
Publication of JP6579981B2 publication Critical patent/JP6579981B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)

Abstract

【課題】ダイシングによる半導体チップの欠けの発生を低減することができる半導体ウエハおよびその製造方法を提供する。
【解決手段】半導体ウエハ1において、隣合う2つの半導体チップ領域20を区切る複数のダイシングライン21が交差する交差部分22に、基板30を厚み方向に貫通する円柱状の貫通孔10を形成する。たとえば、交差部分22における基板30の厚み方向の一方側の表面部に、基板30の厚み方向の一方側から見た形状が円形状であり、基板30の厚み方向の他方側に向かうに従って内径が小さくなる凹所11を形成する。形成された凹所11から基板30の厚み方向の他方側に向かって延びる円柱状の孔12を形成し、凹所11と孔12とを含む貫通孔10を形成する。半導体ウエハ1は、ダイシングライン21で切断されて、各半導体チップに分割される。
【選択図】図2

Description

本発明は、半導体ウエハおよびその製造方法に関する。
半導体装置の製造工程では、それぞれ半導体チップとなるべき複数の半導体チップ領域が形成された半導体ウエハを、製品となる各半導体チップに分割するために、半導体ウエハを切断するダイシングが行われる。ダイシングを行うときには、予め、隣合う2つの半導体チップ領域を区切るダイシングラインが、半導体ウエハに形成される。
半導体ウエハは、ダイシングテープと呼ばれる粘着テープに貼り付けられた状態で、ダイシングラインに沿って切断される。ダイシングラインは、たとえば、互いに直交する2つの方向に形成される。半導体ウエハは、ダイシングラインに沿って切断されることによって、正方形状または長方形状の半導体チップに分割される(たとえば、特許文献1参照)。
半導体ウエハを切断するときには、切断による負荷が、半導体ウエハにかかる。半導体チップの寸法が小さくになるにつれて、切断による負荷が、半導体ウエハの基材である炭化珪素(SiC)基板などの剛性、および半導体ウエハが貼り付けられたときのダイシングテープの保持力を超えてしまう。この場合、半導体ウエハが不安定な状態で切断が進行することになる。
また、半導体チップの寸法の縮小化によって、各半導体チップがダイシングテープに貼り付いている部分の面積が小さくなる。これによって、ダイシングテープの保持力が低下するので、半導体ウエハの貼り付きの不安定さが助長される。
特開2002−100707号公報
前述のように、従来の技術では、半導体ウエハを切断するときに、切断による負荷が、基材の剛性、およびダイシングテープの保持力を超えてしまい、半導体ウエハが不安定な状態で切断が進行する場合がある。この場合、ダイシングラインが交差する部分での切断によって半導体チップの角部が欠けるチッピングが発生するという問題がある。
本発明の目的は、ダイシングによる半導体チップの欠けの発生を低減することができる半導体ウエハおよびその製造方法を提供することである。
本発明の半導体ウエハは、それぞれ半導体チップとなるべき複数の半導体チップ領域を含み、隣合う2つの前記半導体チップ領域を区切る領域である複数のダイシングラインで切断されて各前記半導体チップに分割される対象となる半導体ウエハであって、前記ダイシングラインが交差する交差部分に、前記半導体ウエハの基板を厚み方向に貫通する円柱状の貫通孔が形成されることを特徴とする。
本発明の半導体ウエハの製造方法は、それぞれ半導体チップとなるべき複数の半導体チップ領域を含み、隣合う2つの前記半導体チップ領域を区切る領域である複数のダイシングラインで切断されて各前記半導体チップに分割される対象となる半導体ウエハの製造方法であって、前記ダイシングラインが交差する交差部分に、前記半導体ウエハの基板を厚み方向に貫通する円柱状の貫通孔を形成する孔形成工程を備えることを特徴とする。
本発明の半導体ウエハによれば、半導体ウエハは、それぞれ半導体チップとなるべき複数の半導体チップ領域を含み、隣合う2つの半導体チップ領域を区切る領域である複数のダイシングラインで切断されて各半導体チップに分割される対象となる。ダイシングラインが交差する交差部分には、半導体ウエハの基板を厚み方向に貫通する円柱状の貫通孔が形成される。これによって、ダイシングラインで切断したときにダイシングラインの交差部分の半導体チップに生じる角部を予め削減することができる。また、半導体ウエハの基板の厚み方向の全体において、半導体ウエハ1を切断するときにダイシングラインの交差部分の半導体ウエハに加わる荷重を分散させることができる。したがって、ダイシングによる半導体チップの欠けの発生を低減することができる。
本発明の半導体ウエハの製造方法によれば、それぞれ半導体チップとなるべき複数の半導体チップ領域を含み、隣合う2つの半導体チップ領域を区切る領域である複数のダイシングラインで切断されて各半導体チップに分割される対象となる半導体ウエハが製造される。孔形成工程では、ダイシングラインが交差する交差部分に、半導体ウエハの基板を厚み方向に貫通する円柱状の貫通孔が形成される。これによって、ダイシングラインで切断したときにダイシングラインの交差部分の半導体チップに生じる角部を予め削減することができる。また、半導体ウエハの基板の厚み方向の全体において、半導体ウエハ1を切断するときにダイシングラインの交差部分の半導体ウエハに加わる荷重を分散させることができる。したがって、ダイシングによる半導体チップの欠けの発生を低減することができる。
本発明の第1の実施の形態における半導体ウエハ1の構成を示す平面図である。 図1の切断面線II−IIから見た断面図である。 本発明の第2の実施の形態における半導体ウエハ2の構成を示す平面図である。 図3の切断面線IV−IVから見た断面図である。 本発明の第3の実施の形態における半導体ウエハ3の構成を示す平面図である。 図5の切断面線VI−VIから見た断面図である。 本発明の第4の実施の形態における半導体ウエハ4の構成を示す平面図である。 図7の切断面線VIII−VIIIから見た断面図である。
<第1の実施の形態>
図1は、本発明の第1の実施の形態における半導体ウエハ1の構成を示す平面図である。図2は、図1の切断面線II−IIから見た断面図である。
半導体ウエハ1は、それぞれ半導体チップとなるべき複数の半導体チップ領域20が形成された基板30を含む。すなわち、半導体ウエハ1は、複数の半導体チップ領域20を含む。基板30は、たとえば、シリコン(Si)基板または炭化珪素(SiC)基板である。
半導体ウエハ1は、複数のダイシングライン21を有する。ダイシングライン21は、半導体ウエハ1に含まれる複数の半導体チップ領域20のうち、隣合う2つの半導体チップ領域20を区切る領域である。
図示は省略するが、半導体ウエハ1の基板30の厚み方向の一方側の表面部には、トランジスタまたはダイオードなどの半導体装置となる予め定める回路パターンが周期的に形成されている。回路パターンは、絶縁膜および金属膜などから成り、各半導体チップ領域20を構成する。ダイシングライン21は、回路パターン間に設けられる。
半導体ウエハ1は、ダイシングライン21で切断されて各半導体チップに分割されるダイシングの対象となる。図2では、ダイシング後の半導体ウエハ1の状態を示している。分割されて得られる半導体チップは、トランジスタまたはダイオードなどの半導体装置として動作する。
図示は省略するが、半導体ウエハ1は、より詳細には、ダイシングライン21内の予め定めるダイシング領域で切断される。ダイシング領域とは、ダイシングによって半導体ウエハ1を切断するための領域である。たとえば、ダイシングブレードを用いたブレードダイシングによってダイシングが行われる場合、ダイシング領域の幅は、ブレードダイシングに用いられるブレードの厚み寸法と略等しくなる。
複数のダイシングライン21のうち、一部のダイシングライン21は、予め定める一方向に沿って、たとえば図1の紙面に向かって左右方向に沿って形成される。複数のダイシングライン21のうち、他の一部のダイシングライン21は、予め定める他の一方向に沿って、たとえば図1の紙面に向かって上下方向に沿って形成される。
一方向と他の一方向とは互いに交差しており、一部のダイシングライン21と他の一部のダイシングライン21とは交差する。本実施の形態では、一方向と他の一方向とは互いに直交しており、一部のダイシングライン21と他の一部のダイシングライン21とは直交する。
半導体ウエハ1は、一部のダイシングライン21と他の一部のダイシングライン21とによって、たとえば矩形状、具体的には正方形状または長方形状の半導体チップ領域20に区画される。
ダイシングライン21が交差する交差部分22には、半導体ウエハ1の基板30を厚み方向に貫通する円柱状の貫通孔10が形成されている。本実施の形態では、貫通孔10は、基板30の厚み方向の一方側の表面部に形成される凹所11と、凹所11に連なり、凹所11から基板30の厚み方向の他方側の表面部まで延びる柱状孔12とを含む。凹所11は、第1の部分に相当し、柱状孔12は、第2の部分に相当する。
凹所11は、交差部分22における基板30の厚み方向の一方側の表面部に形成される。凹所11は、基板30の厚み方向の一方側から見た形状、すなわち図1の紙面の手前側から見た形状が円形状である。凹所11は、基板30の厚み方向の他方側に向かうに従って内径が小さくなる。したがって、凹所11は、基板30の厚み方向の一方側の表面において、内径R1が最大となる。
本実施の形態では、凹所11は、椀状である。具体的には、凹所11は、基板30の厚み方向に平行な断面における形状が半円状である。凹所11の基板30の厚み方向に平行な断面における形状は、半円状に限定されない。たとえば、凹所11の基板30の厚み方向に平行な断面における形状は、台形状であってもよい。
柱状孔12は、凹所11から基板30の厚み方向の他方側の表面部まで延びて、基板30を厚み方向に貫通する円柱状の孔である。本実施の形態では、柱状孔12は、基板30の厚み方向に一様な内径となっている。基板30の厚み方向に平行な断面における柱状孔12の断面形状は、矩形状、具体的には正方形状または長方形状である。柱状孔12の内径R2は、凹所11の最大の内径R1よりも小さくなっている。
本実施の形態における半導体ウエハ1の製造方法は、孔形成工程を備える。本実施の形態の半導体ウエハ1の製造方法では、孔形成工程を行う前に、基板30に複数の半導体チップ領域20を形成するチップ領域形成工程を行う。チップ領域形成工程では、イオン注入法などの不純物の導入方法、スパッタ法などの金属膜の形成方法、および化学気相成長法などの絶縁膜の形成方法などを用いて、半導体チップ領域20を形成する。
孔形成工程では、ダイシングライン21が交差する交差部分22に、基板30を厚み方向に貫通する円柱状の貫通孔10を形成する。本実施の形態では、孔形成工程は、凹所形成段階と、孔形成段階とを含む。
凹所形成段階では、ダイシングライン21の交差部分22における基板30の厚み方向の一方側の表面部に、たとえば掘削によって、凹所11を形成する。凹所11は、前述のように、基板30の厚み方向の一方側から見た形状が円形状であり、基板30の厚み方向の他方側に向かうに従って内径が小さくなるように形成される。
凹所11は、形成された段階では、柱状孔12に連なる孔が形成されていない。すなわち、基板30の厚み方向の一方側の表面部のみを椀状に掘削した形状となっている。凹所11は、基板30の厚み方向の他方側の表面部まで達しない形状となっている。
具体的には、凹所形成段階では、ダイシングライン21が交差する交差部分22に、円形状のマスキングを施し、等方性のウエットエッチングによって、比較的浅い凹形状の凹所11を形成する。
凹所形成段階に続いて、孔形成段階では、異方性のドライエッチングによって、柱状孔12を形成する。柱状孔12は、凹所形成段階で形成された凹所11から、基板30の厚み方向の他方側の表面部まで延びて基板30を厚み方向に貫通するように形成される。柱状孔12は、ダイシングテープ31まで達する比較的深い円柱状の孔として形成される。
以上のようにして形成される凹所11と柱状孔12とによって、図1および図2に示す貫通孔10が形成される。このようにして貫通孔10が形成された半導体ウエハ1は、たとえば、ダイシングブレードを用いたブレードダイシング、またはレーザ光を用いたレーザダイシングによってダイシングされる。
半導体ウエハ1は、基板30の厚み方向の他方側の表面部がダイシングテープ31に貼り付けられた状態でダイシングされる。ダイシングテープ31は、たとえば、紫外線(UV)によって粘着性が変化するUVテープである。
ダイシングが終了した後には、図2に示すように、ダイシングテープ31の基板30に接する側の表面部、すなわちダイシングテープ31の厚み方向の一方側の表面部は、ダイシング溝32が形成された状態となる。ダイシング溝32は、本実施の形態では、貫通孔10に連なって、具体的には貫通孔10の柱状孔12に連なって形成される。
以上のように本実施の形態によれば、半導体ウエハ1は、ダイシングライン21が交差する交差部分22に、半導体ウエハ1の基板30を厚み方向に貫通する円柱状の貫通孔10が形成される。
貫通孔10は円柱状であり、基板30の厚み方向の一方側から見た形状が円形状である。このような貫通孔10をダイシングライン21の交差部分22に形成することによって、ダイシングライン21で切断したときにダイシングライン21の交差部分22の半導体チップに生じる角部を予め削減することができる。
また、貫通孔10は、基板30を厚み方向に貫通して形成される。これによって、基板30の厚み方向の全体において、半導体ウエハ1を切断するときにダイシングライン21の交差部分22の半導体ウエハ1に加わる荷重を分散させることができる。したがって、ダイシングによる半導体チップの欠けの発生を低減することができる。
本実施の形態では、貫通孔10は、基板30の厚み方向の一方側の表面部に形成され、基板30の厚み方向の一方側から見た形状が円形状の凹所11と、凹所11に連なり、凹所11から基板30の厚み方向の他方側の表面部まで延びて、基板30を厚み方向に貫通する円柱状の柱状孔12とを含む。
これによって、ダイシングによる半導体チップにおけるチッピングのうち、特に、基板30の厚み方向の一方側の表面部におけるチッピングを削減することができる。本実施の形態における半導体ウエハ1の構成は、ダイシングライン21の幅が比較的狭い場合に好適である。
<第2の実施の形態>
図3は、本発明の第2の実施の形態における半導体ウエハ2の構成を示す平面図である。図4は、図3の切断面線IV−IVから見た断面図である。図4では、ダイシング後の半導体ウエハ2の状態を示す。本実施の形態における半導体ウエハ2は、第1の実施の形態における半導体ウエハ1と構成が類似しているので、同一の構成については同一の参照符号を付して、共通する説明を省略する。
本実施の形態では、貫通孔40は、基板30の厚み方向の一方側の表面部から他方側の表面部に向かって一様な内径R11の円柱状の孔である。
本実施の形態における半導体ウエハ2の製造方法は、第1の実施の形態と同様に、孔形成工程を備える。また本実施の形態の半導体ウエハ2の製造方法においても、孔形成工程を行う前に、第1の実施の形態で述べたチップ領域形成工程を行う。
本実施の形態では、チップ領域形成工程を行った後、孔形成工程において、貫通孔40として、基板30の厚み方向の一方側の表面部から他方側の表面部に向かって一様な内径R11の円柱状の孔を形成する。
具体的には、ダイシングライン21が交差する交差部分22に、円形状のマスクキングを施し、異方性のドライエッチングによって、ダイシングテープ31まで達する比較的深い円柱状の孔を形成する。これによって、貫通孔40が形成される。
このようにして貫通孔40が形成された半導体ウエハ2は、第1の実施の形態と同様に、たとえばブレードダイシングまたはレーザダイシングによってダイシングされる。ダイシングが終了した後には、図4に示すように、ダイシングテープ31の厚み方向の一方側の表面部はダイシング溝32が形成された状態となる。本実施の形態では、ダイシング溝32は、貫通孔40の内径R11よりも幅が狭い溝として形成される。
以上に述べた本実施の形態によれば、第1の実施の形態と同様の効果を得ることができる。具体的には、ダイシングライン21で切断したときにダイシングライン21の交差部分22の半導体チップに生じる角部を予め削減することができる。また、基板30の厚み方向の全体において、半導体ウエハ2を切断するときにダイシングライン21の交差部分22の半導体ウエハ2に加わる荷重を分散させることができる。したがって、ダイシングによる半導体チップの欠けの発生を低減することができる。
本実施の形態では、貫通孔40は、基板30の厚み方向の一方側の表面部から他方側の表面部に向かって一様な内径R11の円柱状の孔である。すなわち、貫通孔40は、基板30の厚み方向の他方側の表面部に至るまで円柱状に掘削した構造となっている。したがって、半導体ウエハ2の基板30の厚み方向の一方側の表面部、および他方側の表面部の両方において、チッピングを削減することができる。
本実施の形態では、基板30の厚み方向の他方側の表面部まで基板30を掘削する必要がある。この掘削による負荷を考慮して、本実施の形態における半導体ウエハ2の構成は、比較的薄い厚さの半導体ウエハに適用することが好ましい。
<第3の実施の形態>
図5は、本発明の第3の実施の形態における半導体ウエハ3の構成を示す平面図である。図6は、図5の切断面線VI−VIから見た断面図である。図6では、ダイシング後の半導体ウエハ3の状態を示す。本実施の形態における半導体ウエハ3は、第1の実施の形態における半導体ウエハ1と構成が類似しているので、同一の構成については同一の参照符号を付して、共通する説明を省略する。
本実施の形態では、貫通孔50は、基板30の厚み方向の一方側の表面部から他方側に向かって延びる第1の柱状孔51と、第1の柱状孔51に連なり、基板30の厚み方向の他方側の表面部に形成される第2の柱状孔52とを含む。第1の柱状孔51は、第1の部分に相当し、第2の柱状孔52は、第2の部分に相当する。
第1の柱状孔51は、基板30の厚み方向の一方側の表面部から他方側に向かって一様な内径R21の円柱状の孔である。
第2の柱状孔52は、第1の柱状孔51に連なる。第2の柱状孔52は、第1の柱状孔51から、ダイシングライン21の交差部分22における基板30の厚み方向の他方側に向かって延びる。
第2の柱状孔52は、基板30の厚み方向の他方側に向かうに従って内径が大きくなり、基板30の厚み方向の他方側の表面において最大の内径R22となる。第2の柱状孔52の内径は、第1の柱状孔51に接続される部分において最小となっており、第1の柱状孔51の内径R21と等しくなっている。
本実施の形態における半導体ウエハ3の製造方法は、第1の実施の形態と同様に、孔形成工程を備える。また本実施の形態における半導体ウエハ3の製造方法においても、孔形成工程を行う前に、チップ領域形成工程を行う。本実施の形態では、孔形成工程は、第1の孔形成段階と、第2の孔形成段階とを含む。
チップ領域形成工程を行った後、孔形成工程の第1の孔形成段階では、基板30の厚み方向の一方側の表面部から他方側に向かって一様な内径R21の円柱状の第1の柱状孔51を形成する。
孔形成工程の第2の孔形成段階では、第1の孔形成段階で形成された第1の柱状孔51に連なり、第1の柱状孔51から、ダイシングライン21の交差部分22における基板30の厚み方向の他方側に向かって延び、基板30の厚み方向の他方側に向かうに従って内径R22が大きくなる第2の柱状孔52を形成する。
具体的には、第1の孔形成段階において、ダイシングライン21が交差する交差部分22に、円形状のマスクキングを施し、一旦、異方性のドライエッチングによって、ダイシングテープ31まで達する比較的深い円柱状の第1の柱状孔51を形成する。
続いて、第2の孔形成段階において、等方性のウエットエッチングによって、基板30の厚み方向の他方側の表面部に、第2の柱状孔52を形成する。具体的には、第2の柱状孔52は、第1の柱状孔51の図6の紙面に向かって下方の半導体ウエハ3とダイシングテープ31との境界部分に、基板30の厚み方向に平行な断面における形状がテーパー状のテーパー部として形成される。これによって、貫通孔50が形成される。
このようにして貫通孔50が形成された半導体ウエハ3は、第1の実施の形態と同様に、たとえばブレードダイシングまたはレーザダイシングによってダイシングされる。ダイシングが終了した後には、図6に示すように、ダイシングテープ31の厚み方向の一方側の表面部はダイシング溝32が形成された状態となる。
本実施の形態では、ダイシング溝32は、貫通孔50の最も小さい内径R22よりも幅が狭い溝として形成される。このとき、第1の孔形成段階で形成された第1の柱状孔51の内径R21は、ウエットエッチングによって、若干大きくなる。
以上に述べた本実施の形態によれば、第1の実施の形態と同様の効果を得ることができる。具体的には、ダイシングライン21で切断したときにダイシングライン21の交差部分22の半導体チップに生じる角部を予め削減することができる。また、基板30の厚み方向の全体において、半導体ウエハ3を切断するときにダイシングライン21の交差部分22の半導体ウエハ3に加わる荷重を分散させることができる。したがって、ダイシングによる半導体チップの欠けの発生を低減することができる。
また本実施の形態では、貫通孔50は、第1の柱状孔51と第2の柱状孔52とを含んでおり、基板30の厚み方向の他方側の表面部に至るまで円柱状に掘削した構造となっている。これによって、第2の実施の形態と同様の効果を得ることができる。具体的には、半導体ウエハ3の基板30の厚み方向の一方側の表面部、および他方側の表面部の両方において、チッピングを削減することができる。
特に本実施の形態では、貫通孔50は、基板30の厚み方向の他方側の表面部に、基板30の厚み方向に平行な断面における形状がテーパー状の第2の柱状孔52を含む。これによって、半導体ウエハ3の基板30の厚み方向の他方側の表面部におけるチッピングを、より確実に削減することができる。
本実施の形態においても、第2の実施の形態と同様に、基板30の厚み方向の他方側の表面部まで基板30を掘削する必要がある。この掘削による負荷を考慮して、本実施の形態における半導体ウエハ3の構成は、比較的薄い厚さの半導体ウエハに適用することが好ましい。
<第4の実施の形態>
図7は、本発明の第4の実施の形態における半導体ウエハ4の構成を示す平面図である。図8は、図7の切断面線VIII−VIIIから見た断面図である。図8では、ダイシング後の半導体ウエハ4の状態を示す。本実施の形態における半導体ウエハ4は、第1の実施の形態における半導体ウエハ1と構成が類似しているので、同一の構成については同一の参照符号を付して、共通する説明を省略する。
本実施の形態では、貫通孔60は、基板30の厚み方向の一方側の表面部から他方側の表面部に向かうに従って内径が大きくなる円柱状の孔である。貫通孔60は、基板30の厚み方向の一方側の表面において内径R31が最小となり、基板30の厚み方向の他方側の表面において内径R32が最大となる。本実施の形態では、貫通孔60は、基板30の厚み方向の他方側に向かうに従って内径が漸近的に増加する。
本実施の形態における半導体ウエハ4の製造方法は、第1の実施の形態と同様に、孔形成工程を備える。また本実施の形態における半導体ウエハ4の製造方法においても、孔形成工程を行う前に、チップ領域形成工程を行う。
本実施の形態では、チップ領域形成工程を行った後、孔形成工程において、貫通孔60として、基板30の厚み方向の一方側の表面部から他方側の表面部に向かうに従って内径が大きくなる円柱状の孔を形成する。
具体的には、第3の実施の形態と同様に、ダイシングライン21が交差する交差部分22に、円形状のマスクキングを施し、一旦、異方性のドライエッチングによって、ダイシングテープ31まで達する比較的深い円柱状の孔を形成する。このとき、本実施の形態では、形成しようとする貫通孔60の最も小さい部分の内径R31よりも小さい内径となるように、円柱状の孔を形成する。
続いて、等方性のウエットエッチングを行う。これによって、先に形成した円柱状の孔の内壁部が等方的にエッチングされ、基板30の厚み方向の他方側に向かうに従って内径が漸近的に増加する貫通孔60が形成される。
このようにして貫通孔60が形成された半導体ウエハ4は、第1の実施の形態と同様に、たとえばブレードダイシングまたはレーザダイシングによってダイシングされる。ダイシングが終了した後には、図8に示すように、ダイシングテープ31の厚み方向の一方側の表面部はダイシング溝32が形成された状態となる。本実施の形態では、ダイシング溝32は、貫通孔60の最も小さい部分の内径R31よりも幅が狭い溝として形成される。
以上に述べた本実施の形態によれば、第1の実施の形態と同様の効果を得ることができる。具体的には、ダイシングライン21で切断したときにダイシングライン21の交差部分22の半導体チップに生じる角部を予め削減することができる。また、基板30の厚み方向の全体において、半導体ウエハ4を切断するときにダイシングライン21の交差部分22の半導体ウエハ4に加わる荷重を分散させることができる。したがって、ダイシングによる半導体チップの欠けの発生を低減することができる。
また本実施の形態では、貫通孔60は、第2および第3の実施の形態における貫通孔40,50と同様に、基板30の厚み方向の他方側の表面部に至るまで円柱状に掘削した構造となっている。これによって、第2および第3の実施の形態と同様の効果を得ることができる。具体的には、半導体ウエハ4の基板30の厚み方向の一方側の表面部、および他方側の表面部の両方において、チッピングを削減することができる。
特に本実施の形態では、貫通孔60は、基板30の厚み方向の他方側に向かうに従って内径が漸近的に増加する形状となっている。これによって、半導体ウエハ4の基板30の厚み方向の他方側の表面部におけるチッピングを、より確実に削減することができる。
本実施の形態においても、第2および第3の実施の形態と同様に、基板30の厚み方向の他方側の表面部まで基板30を掘削する必要がある。この掘削による負荷を考慮して、本実施の形態における半導体ウエハ4の構成は、比較的薄い厚さの半導体ウエハに適用することが好ましい。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせることが可能である。また、各実施の形態の任意の構成要素を適宜、変更または省略することが可能である。
1,2,3,4 半導体ウエハ、10,40,50,60 貫通孔、11 凹所、12 柱状孔、20 半導体チップ領域、21 ダイシングライン、22 交差部分、30 基板、31 ダイシングテープ、32 ダイシング溝、51 第1の柱状孔、52 第2の柱状孔。

Claims (10)

  1. それぞれ半導体チップとなるべき複数の半導体チップ領域を含み、隣合う2つの前記半導体チップ領域を区切る領域である複数のダイシングラインで切断されて各前記半導体チップに分割される対象となる半導体ウエハであって、
    前記ダイシングラインが交差する交差部分に、前記半導体ウエハの基板を厚み方向に貫通する円柱状の貫通孔が形成されることを特徴とする半導体ウエハ。
  2. 前記貫通孔は、前記半導体ウエハの基板の厚み方向の一方側の表面部に形成される第1の部分と、前記第1の部分に連なり、前記第1の部分から前記半導体ウエハの基板の厚み方向の他方側の表面部まで延びる第2の部分とを含み、
    前記第1の部分は、前記交差部分における前記半導体ウエハの基板の厚み方向の一方側の表面部に形成され、前記半導体ウエハの基板の厚み方向の一方側から見た形状が円形状であり、前記半導体ウエハの基板の厚み方向の他方側に向かうに従って内径が小さくなる凹所であり、
    前記第2の部分は、前記凹所から前記半導体ウエハの基板の厚み方向の他方側の表面部まで延びて前記半導体ウエハの基板を厚み方向に貫通する円柱状の孔であることを特徴とする請求項1に記載の半導体ウエハ。
  3. 前記貫通孔は、前記半導体ウエハの基板の厚み方向の一方側の表面部から他方側の表面部に向かって一様な内径の円柱状の孔であることを特徴とする請求項1に記載の半導体ウエハ。
  4. 前記貫通孔は、前記半導体ウエハの基板の厚み方向の一方側の表面部から他方側に向かって延びる第1の部分と、前記第1の部分に連なり、前記半導体ウエハの基板の厚み方向の他方側の表面部に形成される第2の部分とを含み、
    前記第1の部分は、前記半導体ウエハの基板の厚み方向の一方側の表面部から他方側に向かって一様な内径の円柱状の孔であり、
    前記第2の部分は、前記円柱状の孔に連なり、前記円柱状の孔から、前記交差部分における前記半導体ウエハの基板の厚み方向の他方側に向かって延び、前記半導体ウエハの基板の厚み方向の他方側に向かうに従って内径が大きくなる円柱状の孔であることを特徴とする請求項1に記載の半導体ウエハ。
  5. 前記貫通孔は、前記半導体ウエハの基板の厚み方向の一方側の表面部から他方側の表面部に向かうに従って内径が大きくなる円柱状の孔であることを特徴とする請求項1に記載の半導体ウエハ。
  6. それぞれ半導体チップとなるべき複数の半導体チップ領域を含み、隣合う2つの前記半導体チップ領域を区切る領域である複数のダイシングラインで切断されて各前記半導体チップに分割される対象となる半導体ウエハの製造方法であって、
    前記ダイシングラインが交差する交差部分に、前記半導体ウエハの基板を厚み方向に貫通する円柱状の貫通孔を形成する孔形成工程を備えることを特徴とする半導体ウエハの製造方法。
  7. 前記貫通孔は、前記半導体ウエハの基板の厚み方向の一方側の表面部に形成される第1の部分と、前記第1の部分に連なり、前記第1の部分から前記半導体ウエハの基板の厚み方向の他方側の表面部まで延びる第2の部分とを含み、
    前記孔形成工程は、
    前記第1の部分として、前記交差部分における前記半導体ウエハの基板の厚み方向の一方側の表面部に、前記半導体ウエハの基板の厚み方向の一方側から見た形状が円形状であり、前記半導体ウエハの基板の厚み方向の他方側に向かうに従って内径が小さくなる凹所を形成する凹所形成段階と、
    前記第2の部分として、前記凹所形成段階で形成された前記凹所から前記半導体ウエハの基板の厚み方向の他方側の表面部まで延びて前記半導体ウエハの基板を厚み方向に貫通する円柱状の孔を形成する孔形成段階とを含むことを特徴とする請求項6に記載の半導体ウエハの製造方法。
  8. 前記孔形成工程では、
    前記貫通孔として、前記半導体ウエハの基板の厚み方向の一方側の表面部から他方側の表面部に向かって一様な内径の円柱状の孔を形成することを特徴とする請求項6に記載の半導体ウエハの製造方法。
  9. 前記貫通孔は、前記半導体ウエハの基板の厚み方向の一方側の表面部から他方側に向かって延びる第1の部分と、前記第1の部分に連なり、前記半導体ウエハの基板の厚み方向の他方側の表面部に形成される第2の部分とを含み、
    前記孔形成工程は、
    前記第1の部分として、前記半導体ウエハの基板の厚み方向の一方側の表面部から他方側に向かって一様な内径の円柱状の孔を形成する第1の孔形成段階と、
    前記第2の部分として、前記第1の孔形成段階で形成された前記円柱状の孔に連なり、前記円柱状の孔から、前記交差部分における前記半導体ウエハの基板の厚み方向の他方側に向かって延び、前記半導体ウエハの基板の厚み方向の他方側に向かうに従って内径が大きくなる円柱状の孔を形成する第2の孔形成段階とを含むことを特徴とする請求項6に記載の半導体ウエハの製造方法。
  10. 前記孔形成工程では、
    前記貫通孔として、前記半導体ウエハの基板の厚み方向の一方側の表面部から他方側の表面部に向かうに従って内径が大きくなる円柱状の孔を形成することを特徴とする請求項6に記載の半導体ウエハの製造方法。
JP2016047777A 2016-03-11 2016-03-11 半導体ウエハおよびその製造方法 Active JP6579981B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016047777A JP6579981B2 (ja) 2016-03-11 2016-03-11 半導体ウエハおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016047777A JP6579981B2 (ja) 2016-03-11 2016-03-11 半導体ウエハおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2017163063A true JP2017163063A (ja) 2017-09-14
JP6579981B2 JP6579981B2 (ja) 2019-09-25

Family

ID=59858170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016047777A Active JP6579981B2 (ja) 2016-03-11 2016-03-11 半導体ウエハおよびその製造方法

Country Status (1)

Country Link
JP (1) JP6579981B2 (ja)

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010075A (ja) * 1973-05-24 1975-02-01
JPS61111560A (ja) * 1984-11-06 1986-05-29 Nec Corp 半導体装置の製造方法
JPH02179708A (ja) * 1989-01-05 1990-07-12 Kawasaki Steel Corp 半導体ウエハの破折分離方法
JP2000124163A (ja) * 1998-10-16 2000-04-28 Sony Corp 半導体装置及びその製造方法
JP2002100707A (ja) * 2000-09-22 2002-04-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004259846A (ja) * 2003-02-25 2004-09-16 Ogura Jewel Ind Co Ltd 基板上形成素子の分離方法
JP2004304081A (ja) * 2003-03-31 2004-10-28 Fujitsu Ltd 半導体チップ、半導体装置及びその製造方法
JP2005116844A (ja) * 2003-10-09 2005-04-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005252178A (ja) * 2004-03-08 2005-09-15 Toshiba Corp 半導体装置の製造方法及びその製造装置
JP2007149743A (ja) * 2005-11-24 2007-06-14 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US20080012096A1 (en) * 2006-07-12 2008-01-17 Samsung Electronics Co., Ltd. Semiconductor chip and method of forming the same
JP2008192762A (ja) * 2007-02-02 2008-08-21 Olympus Corp 半導体装置の製造方法、及び、半導体装置
US20080286938A1 (en) * 2007-05-14 2008-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication methods thereof
JP2009004461A (ja) * 2007-06-20 2009-01-08 Panasonic Corp 電子部品パッケージおよびその製造方法
JP2009099681A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
JP2010514223A (ja) * 2006-12-22 2010-04-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体チップの形成方法
JP2011018789A (ja) * 2009-07-09 2011-01-27 Fujikura Ltd 半導体装置及び半導体チップ
JP2012059859A (ja) * 2010-09-08 2012-03-22 Disco Abrasive Syst Ltd 半導体デバイス
JP2013038524A (ja) * 2011-08-05 2013-02-21 Nippon Dempa Kogyo Co Ltd 圧電デバイス及び圧電デバイスの製造方法
JP2015029058A (ja) * 2013-07-01 2015-02-12 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010075A (ja) * 1973-05-24 1975-02-01
JPS61111560A (ja) * 1984-11-06 1986-05-29 Nec Corp 半導体装置の製造方法
JPH02179708A (ja) * 1989-01-05 1990-07-12 Kawasaki Steel Corp 半導体ウエハの破折分離方法
JP2000124163A (ja) * 1998-10-16 2000-04-28 Sony Corp 半導体装置及びその製造方法
JP2002100707A (ja) * 2000-09-22 2002-04-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004259846A (ja) * 2003-02-25 2004-09-16 Ogura Jewel Ind Co Ltd 基板上形成素子の分離方法
JP2004304081A (ja) * 2003-03-31 2004-10-28 Fujitsu Ltd 半導体チップ、半導体装置及びその製造方法
JP2005116844A (ja) * 2003-10-09 2005-04-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005252178A (ja) * 2004-03-08 2005-09-15 Toshiba Corp 半導体装置の製造方法及びその製造装置
JP2007149743A (ja) * 2005-11-24 2007-06-14 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US20080012096A1 (en) * 2006-07-12 2008-01-17 Samsung Electronics Co., Ltd. Semiconductor chip and method of forming the same
JP2010514223A (ja) * 2006-12-22 2010-04-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体チップの形成方法
JP2008192762A (ja) * 2007-02-02 2008-08-21 Olympus Corp 半導体装置の製造方法、及び、半導体装置
US20080286938A1 (en) * 2007-05-14 2008-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication methods thereof
JP2009004461A (ja) * 2007-06-20 2009-01-08 Panasonic Corp 電子部品パッケージおよびその製造方法
JP2009099681A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
JP2011018789A (ja) * 2009-07-09 2011-01-27 Fujikura Ltd 半導体装置及び半導体チップ
JP2012059859A (ja) * 2010-09-08 2012-03-22 Disco Abrasive Syst Ltd 半導体デバイス
JP2013038524A (ja) * 2011-08-05 2013-02-21 Nippon Dempa Kogyo Co Ltd 圧電デバイス及び圧電デバイスの製造方法
JP2015029058A (ja) * 2013-07-01 2015-02-12 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置

Also Published As

Publication number Publication date
JP6579981B2 (ja) 2019-09-25

Similar Documents

Publication Publication Date Title
JP5664820B1 (ja) 半導体片の製造方法
US9865468B2 (en) Method of positioning cutting member to semiconductor chip with grooves
JP5862819B1 (ja) 半導体片の製造方法およびエッチング条件の設計方法
JP2009088252A (ja) ウエハのダイシング方法および半導体チップ
KR20090101915A (ko) 반도체 칩 형상 변경
US20070221613A1 (en) Structure for stopping mechanical cracks in a substrate wafer, use of the structure and a method for producing the structure
CN105810576B (zh) 切割晶圆的方法及半导体芯片
JP6008022B2 (ja) 半導体片の製造方法
US8637967B2 (en) Method for fabricating a semiconductor chip and semiconductor chip
JP2012134211A (ja) 半導体チップの製造方法
JP2010507260A (ja) ウエハのバイア形成
JP6579981B2 (ja) 半導体ウエハおよびその製造方法
KR101192526B1 (ko) 웨이퍼로부터 반도체 칩을 제조하기 위한 방법 및 반도체 구성 요소
JP2016167573A (ja) 半導体装置の製造方法
JP6843570B2 (ja) 半導体装置の製造方法
TWI612621B (zh) 電子元件及其製法
JPH08130197A (ja) 半導体装置の製造方法
JP2018137483A5 (ja)
JP2009130324A (ja) 半導体素子の製造方法および半導体素子
JP2011018789A (ja) 半導体装置及び半導体チップ
JP2018195701A (ja) 半導体装置の製造方法
JP2004349550A (ja) 半導体デバイス及びその製造方法
WO2018072398A1 (zh) 在晶片的表面形成曲面的方法
US20240258171A1 (en) Method for laser-based singulating of microchips on structured substrates
JP6382084B2 (ja) チップ部品製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190827

R150 Certificate of patent or registration of utility model

Ref document number: 6579981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250