JP2009004461A - 電子部品パッケージおよびその製造方法 - Google Patents
電子部品パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP2009004461A JP2009004461A JP2007161980A JP2007161980A JP2009004461A JP 2009004461 A JP2009004461 A JP 2009004461A JP 2007161980 A JP2007161980 A JP 2007161980A JP 2007161980 A JP2007161980 A JP 2007161980A JP 2009004461 A JP2009004461 A JP 2009004461A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- seal portion
- electronic component
- seal
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
Landscapes
- Dicing (AREA)
Abstract
【解決手段】複数の電子装置2を有する装置ウエハ101とその電子装置形成面を覆うカバーウエハ103とを第一シール部9の材料により接合し、第一シール部9の各々の外周側に第二シール部10を形成し、第二シール部10を通るダイシングライン7で分割する。第一シール部9によって、大きい荷重を要することなくウエハ全面で気密シールを実現可能である。分割時には第二シール部10で荷重を受けるのでチッピングは発生しにくい。
【選択図】図5
Description
=(A+C)2−(A−2B)2
例えば、チップサイズを6mm角、シール部幅を0.01mm、ダイシングライン幅を0.04mmとしたとき、1チップあたりのシール部面積は、上記式より0.72mm2と算出できる。4インチウエハ(φ100mm)での6mm角チップの取れ数を190とすると、ウエハあたりのシール部面積は約140mm2となる。
シール部4の材料(以下、シール材料という)として金(Au)を用いる場合、気密を実現するために必要な加圧力は0.25GPa程度であり、1mm角チップをウエハ一括で接合するためには約20tの荷重が必要となる。荷重のばらつきをウエハ面内で1%に抑えたとしても、部分的には200kgという大きな偏荷重が加わり、電子装置2の破壊という問題が発生する。接合時に破壊が起こらなくても、ダメージが生じていることがあり、その場合には、内在しているクラックが進展し、破壊に至る可能性がある。いずれの場合も、電子装置2の信頼性は低くなる。他方、荷重不足の部分が発生し、導通不良や気密シールが不十分となり、電子装置2の特性を満足しないこともある。
また第二シール部は、装置基板とカバー基板との間に、前記装置基板とカバー基板の少なくとも一方に形成した貫通孔を通じてシール材料を充填することにより形成することができる。貫通孔は、第一シール部の各々の外周側に、装置基板およびカバー基板を分割する際に切除される基板幅よりも大きい径にて形成されているのが好都合である。
図1は本発明の第1の実施形態における電子部品パッケージの構造を示す断面図である。この電子部品パッケージでは、電子装置2を有する装置基板1と、装置基板1の電子装置形成面を覆うカバー基板3とが、外周部においてシール部4により接合されている。
まず、図2および図3にそれぞれ示す装置ウエハ101とカバーウエハ103とを準備する。装置ウエハ101およびカバーウエハ103は、複数の電子部品パッケージを一括で製造するべく、各々、上述の装置基板1あるいはカバー基板3を複数個、連続して形成したものである。
第二シール部10を金属で形成するためにめっき液を導入する場合、あるいは第二シール部10を樹脂で形成するために低粘度の樹脂を導入する場合には、先に図4を用いて説明したように外周からシール材料を導入する場合に比べて、ウエハ中心からの流路を形成することが可能であるため、第二シール部10でのボイドの発生を抑えることができる。つまり、ウエハ中心の貫通孔12よりシール材料を導入すると、他の貫通孔12はガス抜き孔となってウエハ全体へとシール材料が流れるため、第二シール部10でのボイドの発生が抑えられる。
たとえば、先の図1に示したパッケージ形状にする場合に、ダイシング幅を40μmとすると、貫通孔12の径は貫通孔跡が見えないように55μm以下とする必要があり、シール材料の充填は容易ではないので、貫通孔12の径を敢えてダイシング幅よりも大きく、たとえばφ60〜70μmとする。
図11、図12、図13には、貫通孔跡の溝部13を4つ示しているが、貫通孔12を一つ以上設けて所望の箇所に第二シール部10を形成すればよいので、貫通孔跡の溝部13は4つとは限らない。
2 電子装置
2a 電極部
3 カバー基板
3a 電極部
4 シール部
5 導電性経路
7 ダイシングライン
9,9a,9b 第一シール部
10 第二シール部
11 溝部
12 貫通孔
13 溝部
101 装置ウエハ
103 カバーウエハ
Claims (10)
- 複数の電子装置を有する装置基板と前記装置基板の電子装置形成面を覆うカバー基板とを、前記複数の電子装置の各々の周囲を囲み且つ互いの間に間隙を形成するように配置した第一シール部の材料により接合し、前記第一シール部の各々の外周面を覆う第二シール部を形成し、前第二シール部を通る所定の分割ラインで前記装置基板およびカバー基板を分割して、前記電子装置を各々有する電子部品パッケージに個片化することを特徴とする電子部品パッケージの製造方法。
- 第二シール部は、装置基板とカバー基板との間に基板端部からシール材料を充填することにより形成することを特徴とする請求項1記載の電子部品パッケージの製造方法。
- 第二シール部は、装置基板とカバー基板との間に、前記装置基板とカバー基板の少なくとも一方に形成した貫通孔を通じてシール材料を充填することにより形成することを特徴とする請求項1記載の電子部品パッケージの製造方法。
- 貫通孔は、第一シール部の各々の外周側に、装置基板およびカバー基板を分割する際に切除される基板幅よりも大きい径にて形成されていることを特徴とする請求項3記載の電子部品パッケージの製造方法。
- 電子装置を有する装置基板と、前記装置基板の電子装置形成面を覆ったカバー基板と、前記電子装置の周囲を囲み且つ前記装置基板と前記カバー基板とを接合している第一シール部と、前記第一シール部の外周面を覆う第二シール部とを有することを特徴とする電子部品パッケージ。
- 第一シール部の材料が金属であることを特徴とする請求項5記載の電子部品パッケージ。
- 第二シール部の材料が金属であることを特徴とする請求項5記載の電子部品パッケージ。
- 第二シール部の材料が樹脂であることを特徴とする請求項5記載の電子部品パッケージ。
- 装置基板の外周面とカバー基板の外周面とは同一平面上にあり、前記装置基板とカバー基板の少なくとも一方の外周面に、基板の一主面から他主面にわたって延びて第二シール部に接続している溝部を少なくとも一つ有することを特徴とする請求項5記載の電子部品パッケージ。
- カバー基板に、装置基板の電子装置に電気的に接続する内部接続端子と外部接続端子とを有する導通経路が形成されていることを特徴とする請求項5記載の電子部品パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007161980A JP4863935B2 (ja) | 2007-06-20 | 2007-06-20 | 電子部品パッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007161980A JP4863935B2 (ja) | 2007-06-20 | 2007-06-20 | 電子部品パッケージおよびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009004461A true JP2009004461A (ja) | 2009-01-08 |
JP2009004461A5 JP2009004461A5 (ja) | 2010-05-20 |
JP4863935B2 JP4863935B2 (ja) | 2012-01-25 |
Family
ID=40320551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007161980A Expired - Fee Related JP4863935B2 (ja) | 2007-06-20 | 2007-06-20 | 電子部品パッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4863935B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110106707A (ko) * | 2010-03-23 | 2011-09-29 | 삼성전자주식회사 | 웨이퍼 레벨의 패키지 방법 및 그에 의해 제조되는 반도체 소자 |
WO2012111174A1 (ja) * | 2011-02-16 | 2012-08-23 | オムロン株式会社 | ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法 |
CN102738013A (zh) * | 2011-04-13 | 2012-10-17 | 精材科技股份有限公司 | 晶片封装体及其制作方法 |
JP2012232405A (ja) * | 2011-04-22 | 2012-11-29 | Alps Electric Co Ltd | Memsセンサ及びその製造方法 |
JP2013168623A (ja) * | 2012-01-17 | 2013-08-29 | Olympus Corp | 固体撮像装置、撮像装置および固体撮像装置の製造方法 |
US9478520B2 (en) | 2012-01-17 | 2016-10-25 | Olympus Corporation | Solid-state imaging device, imaging apparatus, substrate, semiconductor device and method of manufacturing the solid-state imaging device |
JP2017130606A (ja) * | 2016-01-22 | 2017-07-27 | 株式会社ディスコ | 複合ウエーハの加工方法 |
JP2017163063A (ja) * | 2016-03-11 | 2017-09-14 | 三菱電機株式会社 | 半導体ウエハおよびその製造方法 |
JP2017162855A (ja) * | 2016-03-07 | 2017-09-14 | 株式会社ディスコ | ウエーハの加工方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231919A (ja) * | 2001-02-06 | 2002-08-16 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
JP2004209585A (ja) * | 2002-12-27 | 2004-07-29 | Shinko Electric Ind Co Ltd | 電子デバイス及びその製造方法 |
JP2006019428A (ja) * | 2004-06-30 | 2006-01-19 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
JP2006339369A (ja) * | 2005-06-01 | 2006-12-14 | Mitsubishi Electric Corp | ウェハレベル気密パッケージの製造方法および気密パッケージ |
JP2007067277A (ja) * | 2005-09-01 | 2007-03-15 | Dainippon Printing Co Ltd | 電子デバイス、電子デバイスの製造方法、半導体ウェーハ |
-
2007
- 2007-06-20 JP JP2007161980A patent/JP4863935B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231919A (ja) * | 2001-02-06 | 2002-08-16 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
JP2004209585A (ja) * | 2002-12-27 | 2004-07-29 | Shinko Electric Ind Co Ltd | 電子デバイス及びその製造方法 |
JP2006019428A (ja) * | 2004-06-30 | 2006-01-19 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
JP2006339369A (ja) * | 2005-06-01 | 2006-12-14 | Mitsubishi Electric Corp | ウェハレベル気密パッケージの製造方法および気密パッケージ |
JP2007067277A (ja) * | 2005-09-01 | 2007-03-15 | Dainippon Printing Co Ltd | 電子デバイス、電子デバイスの製造方法、半導体ウェーハ |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110106707A (ko) * | 2010-03-23 | 2011-09-29 | 삼성전자주식회사 | 웨이퍼 레벨의 패키지 방법 및 그에 의해 제조되는 반도체 소자 |
KR101698805B1 (ko) * | 2010-03-23 | 2017-02-02 | 삼성전자주식회사 | 웨이퍼 레벨의 패키지 방법 및 그에 의해 제조되는 반도체 소자 |
WO2012111174A1 (ja) * | 2011-02-16 | 2012-08-23 | オムロン株式会社 | ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法 |
JP2012169564A (ja) * | 2011-02-16 | 2012-09-06 | Omron Corp | ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法 |
US8975736B2 (en) | 2011-02-16 | 2015-03-10 | Omron Corporation | Wafer level package, chip size package device and method of manufacturing wafer level package |
CN102738013A (zh) * | 2011-04-13 | 2012-10-17 | 精材科技股份有限公司 | 晶片封装体及其制作方法 |
JP2012232405A (ja) * | 2011-04-22 | 2012-11-29 | Alps Electric Co Ltd | Memsセンサ及びその製造方法 |
JP2013168623A (ja) * | 2012-01-17 | 2013-08-29 | Olympus Corp | 固体撮像装置、撮像装置および固体撮像装置の製造方法 |
US9478520B2 (en) | 2012-01-17 | 2016-10-25 | Olympus Corporation | Solid-state imaging device, imaging apparatus, substrate, semiconductor device and method of manufacturing the solid-state imaging device |
JP2017130606A (ja) * | 2016-01-22 | 2017-07-27 | 株式会社ディスコ | 複合ウエーハの加工方法 |
JP2017162855A (ja) * | 2016-03-07 | 2017-09-14 | 株式会社ディスコ | ウエーハの加工方法 |
JP2017163063A (ja) * | 2016-03-11 | 2017-09-14 | 三菱電機株式会社 | 半導体ウエハおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4863935B2 (ja) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4863935B2 (ja) | 電子部品パッケージおよびその製造方法 | |
US7368808B2 (en) | MEMS packaging using a non-silicon substrate for encapsulation and interconnection | |
JP4732824B2 (ja) | 空洞部を備えたキャップウェハー、それを用いた半導体パッケージ、およびキャップウェハー製造方法 | |
JP2006270098A (ja) | 集積回路用ウエハレベルパッケージ | |
JP2010230655A (ja) | センサ装置およびその製造方法 | |
JP2008130701A (ja) | 配線基板とそれを用いた半導体装置及び半導体装置の製造方法 | |
JP4741621B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
US7911043B2 (en) | Wafer level device package with sealing line having electroconductive pattern and method of packaging the same | |
JP2007042786A (ja) | マイクロデバイス及びそのパッケージング方法 | |
JP2010050262A (ja) | 半導体装置及びその製造方法 | |
JP4126459B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
JP6780710B2 (ja) | 回路モジュール | |
JP2005072419A (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
JP2010272734A (ja) | 半導体装置及びその製造方法 | |
JP5212297B2 (ja) | 半導体装置 | |
JP7354513B2 (ja) | 電子回路装置およびその製造方法 | |
JP2010181243A (ja) | 容量式力学量センサ装置の製造方法 | |
JPH118334A (ja) | ボールグリッドアレイパッケージの中間体及び製造方法 | |
JP4434870B2 (ja) | 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 | |
JP2005212016A (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP4371217B2 (ja) | 半導体デバイスの気密封止構造 | |
KR102409479B1 (ko) | 웨이퍼 레벨 허메틱 패키지 제조방법 | |
JP2017212256A (ja) | 電子装置用パッケージおよび電子装置 | |
JP2009164358A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2010238994A (ja) | 半導体モジュールおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |