JP2009004461A - 電子部品パッケージおよびその製造方法 - Google Patents

電子部品パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2009004461A
JP2009004461A JP2007161980A JP2007161980A JP2009004461A JP 2009004461 A JP2009004461 A JP 2009004461A JP 2007161980 A JP2007161980 A JP 2007161980A JP 2007161980 A JP2007161980 A JP 2007161980A JP 2009004461 A JP2009004461 A JP 2009004461A
Authority
JP
Japan
Prior art keywords
substrate
seal portion
electronic component
seal
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007161980A
Other languages
English (en)
Other versions
JP2009004461A5 (ja
JP4863935B2 (ja
Inventor
Shinji Ishitani
伸治 石谷
Kazuji Azuma
和司 東
Yukihiro Maekawa
幸弘 前川
Takashi Omura
貴志 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007161980A priority Critical patent/JP4863935B2/ja
Publication of JP2009004461A publication Critical patent/JP2009004461A/ja
Publication of JP2009004461A5 publication Critical patent/JP2009004461A5/ja
Application granted granted Critical
Publication of JP4863935B2 publication Critical patent/JP4863935B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Dicing (AREA)

Abstract

【課題】電子装置をウエハレベルで大量に同時に電気接続およびシールした後に個片化して形成する電子部品パッケージにおいて、前記電子装置の破壊、導通不良、シール不十分などの不良を抑える。
【解決手段】複数の電子装置2を有する装置ウエハ101とその電子装置形成面を覆うカバーウエハ103とを第一シール部9の材料により接合し、第一シール部9の各々の外周側に第二シール部10を形成し、第二シール部10を通るダイシングライン7で分割する。第一シール部9によって、大きい荷重を要することなくウエハ全面で気密シールを実現可能である。分割時には第二シール部10で荷重を受けるのでチッピングは発生しにくい。
【選択図】図5

Description

本発明は、電子部品パッケージおよびその製造方法に関する。
多くの電子装置は非常に繊細なものであり、環境中に存在する種々の汚染物を含む過酷な外界から保護する必要がある。中空構造を持つ電子部品パッケージはこのような保護を与える非常に効果的な手段のひとつである。中空パッケージの外周がシールされることで、パッケージ内に存する電子装置の環境は気密に保たれる。
公知の中空パッケージは、金属、ガラス又はセラミックや、半田又は溶接のようなシール手段を使用している。完全な気密は必要としないが環境からの分離を必要とする電子装置に対しては、ある程度の保護を与えるパッケージ構造、プラスチックカプセル、モールド、ポッティング又はポリマシールを使用している。これまで、最大の保護を与えるがコストは高い完全気密の中空パッケージと、ある程度の保護しか与えないがコストは安い中空パッケージとの間で、妥協することが必要であった。
図14は、特許文献1に記載された電子部品パッケージの構造を示す。電子装置2が形成された装置基板1とカバー基板3とが外周部に設けられた半田などのシール部4によって気密的に接合されている。電子装置2は、装置基板1とカバー基板3とシール部4とにより構成される中空パッケージ内に封入されていながら、カバー基板3に貫通形成された導電性経路5の一端に電気的に接続されていて、導電性経路5の他端に設けられた外部接続端子6を通じて外部機器に対して接続可能である。
この電子部品パッケージは、電子装置2を大量に同時にシール及び電気接続する方法を用いて製造される。図15において、101は上述の装置基板1となる装置ウエハであり、複数の電子装置2が形成されている。103は上述のカバー基板3となるカバーウエハであり、前記複数の電子装置2に対向する配置の複数の導電性経路5が形成されている。かかる装置ウエハ101とカバーウエハ103とを各電子装置2の周りにパターン化されたシール部4材料のグリッドにより接合すると同時に、各電子装置2を対応する導電性経路5に接続することにより、複数の電子装置2を一括で個別にシールするとともに電気接続する。そして接合済みの装置ウエハ101とカバーウエハ103とをダイシングライン7でダイシングして、電子装置2を各々有する電子部品パッケージに個片化する。
特許第2820609号公報
しかしながら、上記した従来の電子部品パッケージの構造では、チップ(装置基板1)のサイズが小さくなると、そしてウエハ(装置ウエハ101)あたりのチップ数が多くなると、気密のためのシール部4の面積が大きくなり、接合に必要な荷重も大きくなるため、不都合が生じる。以下に説明する。
1チップあたりのシール部4の面積は、図15に付記したように、チップサイズをAmm角、シール部4の幅をBmm、ダイシングライン7の幅をCmmとしたとき、下記の式で表される。
シール部面積=(ウエハ上でのチップ面積)−(シール部以外の面積)
=(A+C)−(A−2B)
例えば、チップサイズを6mm角、シール部幅を0.01mm、ダイシングライン幅を0.04mmとしたとき、1チップあたりのシール部面積は、上記式より0.72mmと算出できる。4インチウエハ(φ100mm)での6mm角チップの取れ数を190とすると、ウエハあたりのシール部面積は約140mm2となる。
同様にして、チップサイズを1mm角と小さくしたときのウエハあたりのシール部面積を求める。シール部幅およびダイシングライン幅はチップサイズが6mm角のときと同一とすると、4インチウエハでの1mm角チップの取れ数はたとえば6400となり、シール部面積は約780mmとなる。これは、チップサイズが6mm角の場合の5倍以上の面積である。
このように、チップサイズが小さくなって、1ウエハあたりのチップ数が多くなると、ウエハ面内でのシール部面積が大きくなり、接合に必要な荷重が大きくなる。
シール部4の材料(以下、シール材料という)として金(Au)を用いる場合、気密を実現するために必要な加圧力は0.25GPa程度であり、1mm角チップをウエハ一括で接合するためには約20tの荷重が必要となる。荷重のばらつきをウエハ面内で1%に抑えたとしても、部分的には200kgという大きな偏荷重が加わり、電子装置2の破壊という問題が発生する。接合時に破壊が起こらなくても、ダメージが生じていることがあり、その場合には、内在しているクラックが進展し、破壊に至る可能性がある。いずれの場合も、電子装置2の信頼性は低くなる。他方、荷重不足の部分が発生し、導通不良や気密シールが不十分となり、電子装置2の特性を満足しないこともある。
接合荷重を下げるために、図16に示すように、ダイシングライン7上にはシール材料を配置しないことが考えられる。結果的にシール部4の面積が小さくなることから、荷重の低減には効果がある。しかしダイシングライン7部分のウエハ101,113間は空隙となるので、ダイシングブレード8によって加わる負荷が支持されず、チップクラックが発生しやすい構造となる。チップクラックが発生した場合は、そのクラックが進展し、破壊に至る可能性がある。
本発明は、上記問題を解決するもので、電子装置をウエハレベルで大量に同時にシールした後に個片化して形成する電子部品パッケージにおいて、前記電子装置の破壊、導通不良、シール不十分などの不良を抑えることを目的とする。
上記目的を達成するために、本発明の電子部品パッケージの製造方法は、複数の電子装置を有する装置基板と前記装置基板の電子装置形成面を覆うカバー基板とを、前記複数の電子装置の各々の周囲を囲み且つ互いの間に間隙を形成するように配置した第一シール部の材料により接合し、前記第一シール部の各々の外周面を覆う第二シール部を形成し、前第二シール部を通る所定の分割ラインで前記装置基板およびカバー基板を分割して、前記電子装置を各々有する電子部品パッケージに個片化することを特徴とする。
これによれば、第一シール部をなるべく幅狭いものとして、装置基板とカバー基板とを大きい荷重を要することなく接合させることができるので、偏荷重を回避しながら、気密シールを実現することができ、電子装置の破壊、導通不良も抑えることができる。分割の際には第二シール部で荷重を受けることができるので、チッピング、クラックは発生しにくい。
第二シール部は、装置基板とカバー基板との間に基板端部からシール材料を充填することにより形成することができる。
また第二シール部は、装置基板とカバー基板との間に、前記装置基板とカバー基板の少なくとも一方に形成した貫通孔を通じてシール材料を充填することにより形成することができる。貫通孔は、第一シール部の各々の外周側に、装置基板およびカバー基板を分割する際に切除される基板幅よりも大きい径にて形成されているのが好都合である。
本発明の電子部品パッケージは、電子装置を有する装置基板と、前記装置基板の電子装置形成面を覆ったカバー基板と、前記電子装置の周囲を囲み且つ前記装置基板と前記カバー基板とを接合している第一シール部と、前記第一シール部の外周面を覆う第二シール部とを有することを特徴とする。上記の方法によって製造できるもので、第一シール部と第二シール部との複数層構造によって高い気密性が得られる。
第一シール部の材料が金属であることを特徴とする。第二シール部の材料は金属であってもよいし、樹脂であってもよい。装置基板の外周面とカバー基板の外周面とは同一平面上にあり、前記装置基板とカバー基板の少なくとも一方の外周面に、基板の一主面から他主面にわたって延びて第二シール部に接続している溝部を少なくとも一つ有することを特徴とする。カバー基板に、装置基板の電子装置に電気的に接続する内部接続端子と外部接続端子とを有する導通経路が形成されていることを特徴とする。
本発明によれば、複数の電子装置を有する装置基板とその電子装置形成面を覆うカバー基板との接合を、従来よりも幅狭い第一シール部の材料で行なえばよいので、大きい荷重を要することなく基板全面で気密シールを実現可能である。分割時には第二シール部で荷重を受けることができるので、チッピング、クラックは発生しにくい。よって、高気密、高信頼性の電子部品パッケージを実現することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図1は本発明の第1の実施形態における電子部品パッケージの構造を示す断面図である。この電子部品パッケージでは、電子装置2を有する装置基板1と、装置基板1の電子装置形成面を覆うカバー基板3とが、外周部においてシール部4により接合されている。
電子装置2は、装置基板1とカバー基板3とシール部4とにより構成される中空状パッケージ内に保持されるとともに、電極部2aにおいて、カバー基板3を貫通する導電性経路5上に形成された電極部3aに電気的に接続されていて、導電性経路5の他端に形成された外部接続端子6を通じて外部機器に対して接続可能とされている。
なお電子装置2は、MEMS(Micro Electro Mechanical Systems)に代表されるようなセンサ、アクチュエータ、機構要素部品、電子回路が集積化されたもので、その具体例は、マイク、ミラー、角速度などのセンサである。カバー基板3は、上記のように、電子装置2の信頼性や特性を実現あるいは維持するための中空構造を形成するとともに、電子装置2の外部機器への接続部位として機能する。
シール部4は、電子装置2の周囲を空間を挟んで囲んでいる第一シール部9(9a,9b)と、第一シール部9の外周面を覆った第二シール部10とよりなり、複数層構造であることから気密性が高い。第一シール部9の材料は金属である。第二シール部10の材料は金属であるか、または樹脂である。これらについては後述する。
以下、電子部品パッケージの製造方法を説明する。
まず、図2および図3にそれぞれ示す装置ウエハ101とカバーウエハ103とを準備する。装置ウエハ101およびカバーウエハ103は、複数の電子部品パッケージを一括で製造するべく、各々、上述の装置基板1あるいはカバー基板3を複数個、連続して形成したものである。
装置ウエハ101においては、装置基板1の領域ごとに、電子装置2(電極部2a等を有する)が形成され、またその周囲を囲む枠状の第一シール部9aがパターン形成されている。隣り合う第一シール部9aは互いの間に溝部11を有しており、その溝部11の幅はダイシングライン7よりも広い。
カバーウエハ103においては、カバー基板3の領域ごとに、上記電子装置2の電極部2aに対向する配置の電極部3a、上記の導電性経路5となる貫通穴(図示せず)、第一シール部9aに対向する配置の第一シール部9bが形成されている。
詳細には、装置ウエハ101およびカバーウエハ103の基材には、半導体基板として用いられるSi、化合物半導体、ガラス、セラミック、金属などが用いられる。半導体もしくは導体を基材に用いる場合は、装置ウエハ101とカバーウエハ103の内の少なくとも一方に、シール部4(第一シール部9,第二シール部10)の金属材料の下地となる絶縁層が必要である。
装置ウエハ101およびカバーウエハ103の形状は、ここでは一部のみ拡大図示したため四角形であるが、ウエハで用いられる円形が一般的である。全体が四角形などの多角形であっても問題はない。
装置ウエハ101およびカバーウエハ103の大きさは、パッケージ形成の効率を考慮して2〜6インチが一般的に用いられるが、1〜12インチであれば問題はなく、同様の効果が得られる。電極部2a、電極部3aの形状は、平面視で円形として図示しているが、多角形、楕円形であっても構わない。
装置ウエハ101の電子装置2の電極部2a、第一シール部9aの材料としては、塑性変形により容易に接合するAuが望ましいが、Al、Cu、Ni、Ti、半田などであっても、また複数層構造であっても問題はなく、同様の効果が得られる。装置基板1の作成工程を考えると、電極部2a、第一シール部9aは同一材料であることが望ましいが、異なる材料を用いることも可能である。
同様に、カバーウエハ103の電極部3a、第一シール部9bの材料としては、塑性変形により容易に接合するAuが望ましいが、Al、Cu、Ni、Ti、半田などであっても、また複数層構造であっても問題はなく、同様の効果が得られる。カバー基板3の作成工程を考えると、電極部3a、第一シール部9bは同一材料であることが望ましいが、異なる材料を用いることも可能である。
このように第一シール部9(9a,9b)を金属とすることは、電子装置2の特性により中空状パッケージ内を完全気密で封止する必要がある場合に特に有効である。樹脂では完全気密が得られないからである。たとえば、第一シール部9を樹脂とし、後述する第二シール部10を金属とすると、めっき液の影響で、第一シール部9の樹脂に水分が浸透してしまい、信頼性を悪くする原因となる。
次に、準備した装置ウエハ101とカバーウエハ103とを、図4(a)に示すように接合する。この接合は、上述の電極部2a,3aどうし、第一シール部9a,9bどうしのパターンを位置合わせした後に行なう。このことにより、複数の電子装置2の電極部2aが一括で対応する電極部3aに接続されると同時に、第一シール部9(9a,9b)によって、複数の電子装置2が互いに分離され、かつ装置ウエハ101およびカバーウエハ103との間に所定の間隙が形成される。
この際の接合方法は特に限定はなく、加圧による接合、加熱による接合、超音波印加による接合、電圧印加による接合、接合物表面を改質することによる接合、あるいはこれらを組合せる接合方法が使用可能である。また接合環境は、パッケージング後の電子装置2に望まれる環境を実現するべく、大気圧下、減圧下、N、Arなどの特定ガス雰囲気下などとすることができる。
次に、図4(b)に示すように、接合した装置ウエハ101とカバーウエハ103との間にウエハ外周から矢印で示すようにシール材料を導入する。このことにより、上述の電子装置2を囲んだ第一シール部9の各々の外周側に溝部11を埋めるようにシール材料が充填され、上述の第二シール部10が形成される。
この際に、シール材料として金属を用いる場合には、めっき液を一定方向から(たとえばA方向から)流し込むことにより、装置ウエハ101とカバーウエハ103との間の全表面にめっき液を接触させて、めっき成長させる。
シール材料として樹脂を用いる場合には、低粘度の樹脂を用いて、A方向から第一回目の充填を行い、B方向から第二回目の充填を行う。第一回目の充填樹脂がまだ軟らかい状態で第二回目の樹脂充填を行なうと、第一シール部9どうしの間の溝部11は格子状であるため(図2、3参照)、第二回目の樹脂が第一回目の充填樹脂を押し出しながら充填されていくこととなり、格子状の充填経路の全体に樹脂が充填される。弾性を有する樹脂であれば、発生する応力を緩和し、信頼性を確保するうえで効果的である。
シール材料の導入後(あるいはシール材料の導入に先立って)、上述のようにカバーウエハ103に形成しておいた貫通穴を金属の成膜あるいはめっき成長により埋めて導電性経路5を形成する。このことにより、複数の電子装置2が各々、対応する導電性経路5に電気的に接続されると同時に、第一シール部9、第二シール部10によって外周側が囲まれた空間内にシールされる。導電性経路5の形成後に外部接続端子6を形成する。
なお、第二シール部10と導電性経路5とは、上述のようにどちらを先に形成してもよいが、双方をめっき成長により形成する場合には、接合した装置ウエハ101・カバーウエハ103の外部から、格子状の充填経路と貫通穴の両方にめっき液が循環するように流路を設けることにより、第二シール部10と導電性経路5の両方を同時にめっき成長により形成することが可能である。
導電性経路5の材料は、パッケージの気密性のためには金属が望ましいが、導電性樹脂を用いることも可能である。導電性樹脂を用いる場合にはスクリーン印刷や塗布による充填などの方法による。
その後に、図4(c)に示すように、接合した装置ウエハ101とカバーウエハ103とをダイシングブレード8などで分割する。分割位置は、図5に示すダイシングライン7、つまり第一シール部9の外周側である。このことにより、電子装置2の外周側が第一シール部9と第二シール部10とによってシールされた個片の電子部品パッケージが得られる。
分割時には、図示したように第二シール部10が存在しているため、つまり従来のような空隙は存在しないため、応力が緩和され、チッピングの発生は抑えられる。応力緩和による高信頼性およびパッケージの小型化の観点からは、第二シール部10の幅(個片化後の電子部品パッケージで)は、第一シール部9の幅の0.1〜10倍程度が望ましい。
導電性経路5は、カバーウエハ103に形成するとして説明したが、これに限らず、カバーウエハ103と装置ウエハ101の少なくとも一方に形成すればよい。導電性経路5を装置ウエハ101(装置基板1)に形成する場合には、カバーウエハ103(カバー基板3)の電極部3aを設ける必要がないので、工程数の削減が可能である。完成品においては、カバー基板3は、電子装置2の信頼性や特性を実現あるいは維持するための中空構造を形成する機能を担う。
接合前の第一シール部4a、4bは、塑性変形のしやすさの観点から高さ/幅の比が1以上となることが望ましい。その一方で、接合時の加圧面積を小さくするためには幅狭い方が望ましく、10μm以下の幅が最適である。したがって例えば、第一シール部4a、4bを幅5μmとなるように成膜およびパターニングし、メッキにて高さを10μmとすると、高さ/幅の比は2となり、両条件を満たし、良好な接合が可能となる。
第一シール部4a、4bどうしの高さと幅との関係には制約がない。第一シール部4a、4bの少なくとも一方の高さ/幅の比が1以上であればよく、他方が薄膜状態であっても、またメッキにより数μmの高さを持っていても、同様の効果が得られる。
たとえば、先の図1に示したように、第一シール部4a、4bの双方の高さおよび幅を同程度としてもよい。あるいは、図6に示すように、第一シール部4a、4bの幅を相違させ、その差分の幅の第二シール部10を設けてもよい。図7に示すように、第一シール部4a、4bの一方(ここでは第一シール部4a)を複数に分割形成しても、同様の効果が得られる。
図8に示す装置ウエハ101には、各第一シール部9aを囲むように格子状に形成される溝部11内で開口するように、ウエハ厚み方向に貫通する貫通孔12が設けられている。貫通孔12の位置は溝部11の交差箇所である。貫通孔12の径はダイシング幅と同等か、より小さい。
このような装置ウエハ101を用いれば、カバーウエハ103との接合後に貫通孔12を通じてシール材料を導入することで、第二シール部10を形成することができる。
第二シール部10を金属で形成するためにめっき液を導入する場合、あるいは第二シール部10を樹脂で形成するために低粘度の樹脂を導入する場合には、先に図4を用いて説明したように外周からシール材料を導入する場合に比べて、ウエハ中心からの流路を形成することが可能であるため、第二シール部10でのボイドの発生を抑えることができる。つまり、ウエハ中心の貫通孔12よりシール材料を導入すると、他の貫通孔12はガス抜き孔となってウエハ全体へとシール材料が流れるため、第二シール部10でのボイドの発生が抑えられる。
一方、高粘度の樹脂を用いる場合には、第二シール部10のレイアウトを制限することが可能である。第二シール部10のレイアウトを制限すると、シール効果は低減されるものの、パッケージの信頼性が向上する。
たとえば、図9に示す電子部品パッケージは、図8に示した装置ウエハ101を用い、溝部11の交差箇所の貫通孔12を通じて高粘度の樹脂を注入することにより、第一シール部9の4隅のみを覆う第二シール部10を形成している。このような第二シール部10が存在することは、装置基板1とカバー基板3との熱膨張差による応力集中に対して効果がある。
貫通孔12の位置は、溝部11内に開口するのであれば、特に制約はない。図10に示す電子部品パッケージは、図示しない装置ウエハ101の溝部11の交差箇所と交差箇所との中間位置に貫通孔12を設けておき、その貫通孔12を通じて高粘度の樹脂を注入することにより、第一シール部9の4方の側面(4隅を除く)を覆う第二シール部10を形成している。このような第二シール部10が存在することにより、第一シール部9の4隅のみを覆う図9の構造に比べて、ダイシングによる個片化時に発生しやすいチッピングをより低減することができる。
貫通孔12をダイシング幅よりも大きい径にて形成しておけば、シール材料の充填速度が大きくなり、第二シール部10の形成の効率化を図ることが可能である。
たとえば、先の図1に示したパッケージ形状にする場合に、ダイシング幅を40μmとすると、貫通孔12の径は貫通孔跡が見えないように55μm以下とする必要があり、シール材料の充填は容易ではないので、貫通孔12の径を敢えてダイシング幅よりも大きく、たとえばφ60〜70μmとする。
貫通孔12の径を大きくするためにダイシング幅を大きくするのでは、ウエハあたりのチップ取れ数が減少し、非効率的なのであるが、上記のように貫通孔12の径をダイシング幅よりも大きくすることで、ウエハあたりのチップ取れ数は同等としながら、シール材料の充填工程を効率化できる。得られるパッケージ形状は、図11に示すように、装置基板1の角部に貫通孔跡の溝部13を有するものとなるが支障はない。
同様に、先の図9に示したパッケージ形状にする場合に、溝部11の交差箇所に設ける貫通孔12の径をダイシング幅よりも大きくすることで、ウエハあたりのチップ取れ数は同等としながら、シール材料の充填工程を効率化できる。得られるパッケージ形状は、図12に示すような、装置基板1の角部に貫通孔跡の溝部13を有するものとなるが、支障はない。
同様に、先の図10に示したパッケージ形状にする場合に、溝部11の交差箇所を避けて設ける貫通孔12の径をダイシング幅よりも大きくすることで、ウエハあたりのチップ取れ数は同等としながら、シール材料の充填工程を効率化できる。得られるパッケージ形状は、図13に示すような、装置基板1の4方の側面(4隅を除く)に貫通孔跡の溝部13を有するものとなるが、支障はない。
なお、図11、図12、図13には、貫通孔跡の溝部13を付着物がない状態で示しているが、溝部13内にシール材料が存在していても構わない。
図11、図12、図13には、貫通孔跡の溝部13を4つ示しているが、貫通孔12を一つ以上設けて所望の箇所に第二シール部10を形成すればよいので、貫通孔跡の溝部13は4つとは限らない。
図11、図12、図13には、貫通孔跡の溝部13を装置基板1に示しているが、装置ウエハ101とカバーウエハ103との内の少なくとも一方に貫通孔12を設けて所望の箇所に第二シール部10を形成すればよいのであって、図示を省略するが、カバーウエハ103に貫通孔12を設けた場合は、貫通孔跡の溝部13はカバー基板3に残ることになる。上述の導通性経路5をカバーウエハ103に形成するのであれば、そのための貫通孔と同一工程にて貫通孔12を形成できるので、工程数を削減することができる。
本発明によれば、高気密、高信頼性の中空パッケージ構造とすることができ、MEMSに代表されるようなマイク、センサ、ミラーなどの電子部品パッケージを高信頼性で実現することができる。
本発明の第1の実施形態の電子部品パッケージの断面図 図1の電子部品パッケージの製造に用いる装置ウエハの一部拡大図 図1の電子部品パッケージの製造に用いるカバーウエハの一部拡大図 図1の電子部品パッケージの製造方法を説明する斜視図 図4の電子部品パッケージの製造方法の一工程を示す断面図 本発明の第2の実施形態の電子部品パッケージの断面図 本発明の第3の実施形態の電子部品パッケージの断面図 図1の電子部品パッケージの製造に用いる他の装置ウエハの一部拡大図 本発明の第4の実施形態の電子部品パッケージの斜視図 本発明の第5の実施形態の電子部品パッケージの斜視図 本発明の第6の実施形態の電子部品パッケージの斜視図 本発明の第7の実施形態の電子部品パッケージの斜視図 本発明の第8の実施形態の電子部品パッケージの斜視図 従来の電子部品パッケージの断面図 図14の電子部品パッケージの製造方法の一工程を示す断面図 従来の他の電子部品パッケージの製造方法の一工程を示す断面図
符号の説明
1 装置基板
2 電子装置
2a 電極部
3 カバー基板
3a 電極部
4 シール部
5 導電性経路
7 ダイシングライン
9,9a,9b 第一シール部
10 第二シール部
11 溝部
12 貫通孔
13 溝部
101 装置ウエハ
103 カバーウエハ

Claims (10)

  1. 複数の電子装置を有する装置基板と前記装置基板の電子装置形成面を覆うカバー基板とを、前記複数の電子装置の各々の周囲を囲み且つ互いの間に間隙を形成するように配置した第一シール部の材料により接合し、前記第一シール部の各々の外周面を覆う第二シール部を形成し、前第二シール部を通る所定の分割ラインで前記装置基板およびカバー基板を分割して、前記電子装置を各々有する電子部品パッケージに個片化することを特徴とする電子部品パッケージの製造方法。
  2. 第二シール部は、装置基板とカバー基板との間に基板端部からシール材料を充填することにより形成することを特徴とする請求項1記載の電子部品パッケージの製造方法。
  3. 第二シール部は、装置基板とカバー基板との間に、前記装置基板とカバー基板の少なくとも一方に形成した貫通孔を通じてシール材料を充填することにより形成することを特徴とする請求項1記載の電子部品パッケージの製造方法。
  4. 貫通孔は、第一シール部の各々の外周側に、装置基板およびカバー基板を分割する際に切除される基板幅よりも大きい径にて形成されていることを特徴とする請求項3記載の電子部品パッケージの製造方法。
  5. 電子装置を有する装置基板と、前記装置基板の電子装置形成面を覆ったカバー基板と、前記電子装置の周囲を囲み且つ前記装置基板と前記カバー基板とを接合している第一シール部と、前記第一シール部の外周面を覆う第二シール部とを有することを特徴とする電子部品パッケージ。
  6. 第一シール部の材料が金属であることを特徴とする請求項5記載の電子部品パッケージ。
  7. 第二シール部の材料が金属であることを特徴とする請求項5記載の電子部品パッケージ。
  8. 第二シール部の材料が樹脂であることを特徴とする請求項5記載の電子部品パッケージ。
  9. 装置基板の外周面とカバー基板の外周面とは同一平面上にあり、前記装置基板とカバー基板の少なくとも一方の外周面に、基板の一主面から他主面にわたって延びて第二シール部に接続している溝部を少なくとも一つ有することを特徴とする請求項5記載の電子部品パッケージ。
  10. カバー基板に、装置基板の電子装置に電気的に接続する内部接続端子と外部接続端子とを有する導通経路が形成されていることを特徴とする請求項5記載の電子部品パッケージ。
JP2007161980A 2007-06-20 2007-06-20 電子部品パッケージおよびその製造方法 Expired - Fee Related JP4863935B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007161980A JP4863935B2 (ja) 2007-06-20 2007-06-20 電子部品パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007161980A JP4863935B2 (ja) 2007-06-20 2007-06-20 電子部品パッケージおよびその製造方法

Publications (3)

Publication Number Publication Date
JP2009004461A true JP2009004461A (ja) 2009-01-08
JP2009004461A5 JP2009004461A5 (ja) 2010-05-20
JP4863935B2 JP4863935B2 (ja) 2012-01-25

Family

ID=40320551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007161980A Expired - Fee Related JP4863935B2 (ja) 2007-06-20 2007-06-20 電子部品パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4863935B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110106707A (ko) * 2010-03-23 2011-09-29 삼성전자주식회사 웨이퍼 레벨의 패키지 방법 및 그에 의해 제조되는 반도체 소자
WO2012111174A1 (ja) * 2011-02-16 2012-08-23 オムロン株式会社 ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法
CN102738013A (zh) * 2011-04-13 2012-10-17 精材科技股份有限公司 晶片封装体及其制作方法
JP2012232405A (ja) * 2011-04-22 2012-11-29 Alps Electric Co Ltd Memsセンサ及びその製造方法
JP2013168623A (ja) * 2012-01-17 2013-08-29 Olympus Corp 固体撮像装置、撮像装置および固体撮像装置の製造方法
US9478520B2 (en) 2012-01-17 2016-10-25 Olympus Corporation Solid-state imaging device, imaging apparatus, substrate, semiconductor device and method of manufacturing the solid-state imaging device
JP2017130606A (ja) * 2016-01-22 2017-07-27 株式会社ディスコ 複合ウエーハの加工方法
JP2017163063A (ja) * 2016-03-11 2017-09-14 三菱電機株式会社 半導体ウエハおよびその製造方法
JP2017162855A (ja) * 2016-03-07 2017-09-14 株式会社ディスコ ウエーハの加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231919A (ja) * 2001-02-06 2002-08-16 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2006019428A (ja) * 2004-06-30 2006-01-19 Fujikura Ltd 半導体パッケージ及びその製造方法
JP2006339369A (ja) * 2005-06-01 2006-12-14 Mitsubishi Electric Corp ウェハレベル気密パッケージの製造方法および気密パッケージ
JP2007067277A (ja) * 2005-09-01 2007-03-15 Dainippon Printing Co Ltd 電子デバイス、電子デバイスの製造方法、半導体ウェーハ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231919A (ja) * 2001-02-06 2002-08-16 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2006019428A (ja) * 2004-06-30 2006-01-19 Fujikura Ltd 半導体パッケージ及びその製造方法
JP2006339369A (ja) * 2005-06-01 2006-12-14 Mitsubishi Electric Corp ウェハレベル気密パッケージの製造方法および気密パッケージ
JP2007067277A (ja) * 2005-09-01 2007-03-15 Dainippon Printing Co Ltd 電子デバイス、電子デバイスの製造方法、半導体ウェーハ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110106707A (ko) * 2010-03-23 2011-09-29 삼성전자주식회사 웨이퍼 레벨의 패키지 방법 및 그에 의해 제조되는 반도체 소자
KR101698805B1 (ko) * 2010-03-23 2017-02-02 삼성전자주식회사 웨이퍼 레벨의 패키지 방법 및 그에 의해 제조되는 반도체 소자
WO2012111174A1 (ja) * 2011-02-16 2012-08-23 オムロン株式会社 ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法
JP2012169564A (ja) * 2011-02-16 2012-09-06 Omron Corp ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法
US8975736B2 (en) 2011-02-16 2015-03-10 Omron Corporation Wafer level package, chip size package device and method of manufacturing wafer level package
CN102738013A (zh) * 2011-04-13 2012-10-17 精材科技股份有限公司 晶片封装体及其制作方法
JP2012232405A (ja) * 2011-04-22 2012-11-29 Alps Electric Co Ltd Memsセンサ及びその製造方法
JP2013168623A (ja) * 2012-01-17 2013-08-29 Olympus Corp 固体撮像装置、撮像装置および固体撮像装置の製造方法
US9478520B2 (en) 2012-01-17 2016-10-25 Olympus Corporation Solid-state imaging device, imaging apparatus, substrate, semiconductor device and method of manufacturing the solid-state imaging device
JP2017130606A (ja) * 2016-01-22 2017-07-27 株式会社ディスコ 複合ウエーハの加工方法
JP2017162855A (ja) * 2016-03-07 2017-09-14 株式会社ディスコ ウエーハの加工方法
JP2017163063A (ja) * 2016-03-11 2017-09-14 三菱電機株式会社 半導体ウエハおよびその製造方法

Also Published As

Publication number Publication date
JP4863935B2 (ja) 2012-01-25

Similar Documents

Publication Publication Date Title
JP4863935B2 (ja) 電子部品パッケージおよびその製造方法
US7368808B2 (en) MEMS packaging using a non-silicon substrate for encapsulation and interconnection
JP4732824B2 (ja) 空洞部を備えたキャップウェハー、それを用いた半導体パッケージ、およびキャップウェハー製造方法
JP2006270098A (ja) 集積回路用ウエハレベルパッケージ
JP2010230655A (ja) センサ装置およびその製造方法
JP2008130701A (ja) 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
JP4741621B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
US7911043B2 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
JP2010050262A (ja) 半導体装置及びその製造方法
JP4126459B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP6780710B2 (ja) 回路モジュール
JP2005072419A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2010272734A (ja) 半導体装置及びその製造方法
JP5212297B2 (ja) 半導体装置
JP7354513B2 (ja) 電子回路装置およびその製造方法
JP2010181243A (ja) 容量式力学量センサ装置の製造方法
JPH118334A (ja) ボールグリッドアレイパッケージの中間体及び製造方法
JP4434870B2 (ja) 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法
JP2005212016A (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP4371217B2 (ja) 半導体デバイスの気密封止構造
KR102409479B1 (ko) 웨이퍼 레벨 허메틱 패키지 제조방법
JP2017212256A (ja) 電子装置用パッケージおよび電子装置
JP2009164358A (ja) 半導体装置及び半導体装置の製造方法
JP2010238994A (ja) 半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees