JP2007067277A - 電子デバイス、電子デバイスの製造方法、半導体ウェーハ - Google Patents

Abstract

【課題】小型、高信頼性、低コスト化を実現する電子デバイスおよびその製造方法、ならびに半導体ウェーハを提供すること。
【解決手段】第１の面と第２の面とを備え、該第１の面に集積機能部を有する第１の基板と、この第１の基板の第１の面の集積機能部を取り囲む位置に設けられた密封部材と、この密封部材を介して第１の基板に対向して設けられた第２の基板と、第１の基板と第２の基板との隙間であって密封部材の外側領域に少なくとも設けられた保護樹脂とを具備する。製造には、第１の面上に複数の集積機能部を備えた第１の基板の該第１の面に、複数の集積機能部それぞれを取り囲むように密封部材を位置させて該密封部材を介し第２の基板を貼り合わせ、第１の基板と第２の基板との隙間であって密封部材の集積機能部が位置しない側の空間に保護樹脂を充填・硬化させ、集積機能部それぞれに対応して個片化する。
【選択図】図１

Description

本発明は、集積機能部を有する電子デバイスおよびその製造方法、ならびにこれらの電子デバイスの製造素材として用いられる半導体ウェーハに係り、特に、小型化に好適な電子デバイスおよびその製造方法、ならびに半導体ウェーハに関する。

集積回路などの集積機能部を有する電子デバイスは、通常いわゆるパッケージ化がなされている。パッケージ化では、外観上の欠陥がないこと、集積機能部が気密にされ雰囲気などに対する安定性が確保されることなどの基本的な要求のほか、何より製造負担が小さく低コストであることが求められる。最近の特徴として電子機器などの小型軽量化に伴い、これらに加えてより小型のパッケージが求められている。

このようなパッケージの例として下記各特許文献に開示されたものがある。特許文献１に開示のものは、個片化するときまたはその後の製品の縁に欠けなどの欠陥が生じないように注意が必要である。特許文献２に開示のものは、樹脂のみでは気密にならないと考えられ、また製造時にその樹脂が集積回路の側に流れ形状制御性を保てないと考えられるので信頼性向上にはその対処が必要になると考えられる。また、特許文献３に開示のものは、気密にするためのキャップを個々のデバイスに適用するので工数増でコスト減が課題となり得る。さらに信頼性向上のためにはボンディングワイヤの封止工程も要する。
特開２００２−２４６４８９号公報 特開２００５−１０９２２１号公報 特開２００５−９４７２８号公報

本発明は、上記の事情を考慮してなされたもので、集積機能部を有する電子デバイスおよびその製造方法、ならびにこれらの電子デバイスの製造素材として用いられる半導体ウェーハにおいて、小型、高信頼性、低コスト化を実現する電子デバイスおよびその製造方法、ならびに半導体ウェーハを提供することを目的とする。

上記の課題を解決するため、本発明に係る電子デバイスは、第１の面と第２の面とを備え、該第１の面に集積機能部を有する第１の基板と、前記第１の基板の前記第１の面の前記集積機能部を取り囲む位置に設けられた密封部材と、前記密封部材を介して前記第１の基板に対向して設けられた第２の基板と、前記第１の基板と前記第２の基板との隙間であって前記密封部材の外側領域に少なくとも設けられた保護樹脂とを具備することを特徴とする。

すなわち、この電子デバイスでは、第１の基板にある集積機能部は、これを取り囲む位置の密封部材と、第１の基板にこの密封部材を介して対向位置する第２の基板とにより気密にされる。さらに密封部材の外側であって第１の基板と第２の基板との隙間には保護樹脂が設けられている。

したがって、第１の基板と第２の基板との間は外観上、保護樹脂で隙間が埋められた態様にされ得るので、製品の欠けなどの欠陥が生じにくい。また、保護樹脂に加えてその内側には密封部材が存在するので、集積機能部の良好な気密性が保たれる。さらに、第１の基板と第２の基板とが形状として例えば対称であっても何ら制限が生じず、したがって、大片の第１、第２の基板を貼り合わせてからスクライブして個片化することが容易である。個片は、保護樹脂および密封部材がわずかな領域を要するが大部分を集積機能部とし得る。よって、小型、高信頼性、低コスト化を実現できる。

また、本発明に係る電子デバイスの製造方法は、第１の面上に複数の集積機能部を備えた第１の基板の該第１の面に、前記複数の集積機能部それぞれを取り囲むように密封部材を位置させて該密封部材を介し第２の基板を貼り合わせる工程と、前記第１の基板と前記第２の基板との隙間であって前記密封部材の前記集積機能部が存する側ではない側の空間に保護樹脂を充填し硬化させる工程と、前記第１の基板と前記第２の基板とが貼り合わされたものを前記複数の集積機能部それぞれに対応して個片化する工程とを具備することを特徴とする。

この製造方法によれば、第１の基板と第２の基板との間は外観上、保護樹脂で隙間が埋められた態様にされ得るので、製品の欠けなどの欠陥が生じにくい。また、保護樹脂に加えてその内側には密封部材が存在するような構造にすることができ、集積機能部の良好な気密性が保たれる。さらに、第１の基板と第２の基板とが形状として例えば対称であってもよく、同時に個片化することが容易である。個片は、保護樹脂および密封部材がわずかな領域を要するが大部分を集積機能部とし得る。よって、小型、高信頼性、低コスト化を実現できる。

また、本発明に係る半導体ウェーハは、格子状パターンの各線上に列設されかつ最大径が５０μｍないし１００μｍである貫通穴を備えたことを特徴とする。

この半導体ウェーハは、上記製造方法の第２の基板として適合するように特化されたものである。貫通穴は保護樹脂を充填するための通路として使用される。最大径が５０μｍないし１００μｍとしたのは、ダイシング刃による現実的な消失しろを考慮し、さらに保護樹脂が通過するのに十分な大きさとするためである。

本発明によれば、小型、高信頼性、低コスト化を実現する電子デバイスおよびその製造方法、ならびに半導体ウェーハを提供することができる。

本発明に係る電子デバイスとしての実施態様として、前記第１の基板が半導体チップであり、前記集積機能部が該半導体チップ上に作り込まれた集積回路部および／または微小電気機械システム（ＭＥＭＳ：micro-electro-mechanical system）である、とすることができる。第１の基板が半導体チップであれば、集積機能部をこのチップ上に作り込んだ形態が容易に得られ、より簡素な構造になる。

ここで、前記密封部材が金属を素材とし、前記第１の基板が、該第１の基板の前記第１の面上に該第１の基板と前記密封部材とを接続するメタライズ層を有する、とすることができる。第１の基板が半導体チップであるので、この上にメタライズ層を形成しこのメタライズ層を金属である密封部材と接続する構造である。金属同士の強固な接続が得られる。

さらにここで、前記第２の基板が、半導体基板であり、かつ該第２の基板の前記第１の基板に対向する側の面上に該第２の基板と前記密封部材とを接続するメタライズ層を有する、とすることもできる。これは第２の基板にも半導体素材を用い、この上に形成されたメタライズ層を密封部材に接続する構造である。第２の基板側でも金属同士の強固な接続が得られる。

また、実施態様として、前記第１の基板が、ガラス基板、セラミックス基板、または金属基板である、とすることができる。これらは第１の基板の素材としての一般的な例であるが、このうちセラミックス基板、金属基板では、これらにモノリシックな集積機能部を作り込む形態は実際上できない。しかし、セラミックス基板または金属基板上に集積機能部を実装する形態は実現可能である（後述）。

また、実施態様として、前記第２の基板が、半導体基板、ガラス基板、セラミックス基板、または金属基板である、とすることができる。これらは第２の基板の素材として一般的な例である。

また、実施態様として、前記密封部材が、金属、樹脂、またはガラスを素材とする、とすることができる。これらは密封樹脂の素材として一般的な例である。

また、実施態様として、前記第２の基板がガラス基板であり、前記密封部材がＵＶ硬化樹脂である、とすることができる。第２の基板としてガラス基板を使用する場合には、第２の基板を透過して紫外線を照射可能なので、密封部材としてＵＶ硬化樹脂を用いることができる。この場合、密封部材を第１、第２の基板に接続するための特別な層を必要としないので工数がよりかからない利点がある。

また、実施態様として、前記保護樹脂が、前記第１、第２の基板の側面をも覆って設けられている、とすることができる。このよう態様では、第１、第２の基板の主面と保護樹脂との界面が外界にさらされなくなるのでより信頼性が向上する。

また、実施態様として、前記第１の基板が、該第１の基板を貫通する導電性の貫通ビアと、該貫通ビアに電気的導通するように該第１の基板の前記第２の面に設けられた端子とを有し、該端子が、前記貫通ビアを介して前記集積機能部の信号入出力端子となる、とすることができる。第１の基板の側に入出力端子を設ける態様である。

また、実施態様として、前記第１の基板と前記第２の基板との隙間に挟設された導電性のバンプをさらに具備し、前記第２の基板が、該第２の基板を貫通する導電性の貫通ビアと、該貫通ビアに電気的導通するように該第２の基板の前記第１の基板に対向する側とは反対の側の面に設けられた端子とを有し、該端子が、前記貫通ビアおよび前記バンプを介して前記集積機能部の信号入出力端子となる、としてもよい。第２の基板の側に入出力端子を設ける態様である。

また、実施態様として、前記第１の基板の前記集積機能部が、該第１の基板の前記第１の面上に実装された集積機能部である、とすることができる。集積機能部は第１の基板上にモノリシックに作り込まれた形態に限らず、このように第１の基板上に実装されたものでもよい。

また、本発明に係る製造方法としての実施態様として、個片化する前記工程が、保護樹脂を充填し硬化させる前記工程より後に行われ、保護樹脂を充填し硬化させる該工程が、前記第１の基板または前記第２の基板に列設された貫通穴であって、前記第１の基板と前記第２の基板との隙間であって前記密封部材の前記集積機能部が存する側ではない側の前記空間に連通する前記貫通穴を介してなされる、とすることができる。個片化する前に、第１の基板または第２の基板に列設された貫通穴を通して保護樹脂を充填するやり方である。毛細管（キャピラリ）現象を利用して容易に保護樹脂を充填できる利点がある。

また、実施態様として、個片化する前記工程が、保護樹脂を充填し硬化させる前記工程より前に行われ、保護樹脂を充填し硬化させる該工程が、前記個片化された貼り合わされたものを積層状に複数重ね合わせ形成された積層側面に対して前記保護樹脂を塗り込むことによってなされる、とすることもできる。個片化した後で、これを積層状に複数重ね合わせてその側面に保護樹脂を塗り込むやり方である。個別の事情または基板材料により貫通穴を開け難い場合に向いている。

また、実施態様として、第２の基板を貼り合わせる前記工程が、該第２の基板上に第１のメタライズ層を形成させかつ該第１のメタライズ層上に前記密封部材を設けておき、該密封部材を前記第１の基板上に形成させておいた第２のメタライズ層に対する接続層として作用させなされる、とすることができる。これによれば密封部材を金属材料として第１、第２の基板とを強固に接続することができる。

また、実施態様として、第２の基板を貼り合わせる前記工程が、前記第２の基板としてガラス基板を用い、前記密封部材が該第２の基板上にあらかじめ設けられたＵＶ硬化樹脂であり、前記第１の基板と前記第２の基板とに該ＵＶ硬化樹脂が挟まれるようにした状態で前記第２の基板の側からＵＶ照射を行って該ＵＶ硬化樹脂を硬化させなされる、とすることができる。密封部材を第１、第２の基板に接続するための特別な層を必要としないので工数がよりかからない。

また、実施態様として、第２の基板を貼り合わせる前記工程が、前記第１の基板と前記第２の基板との間に導電性のバンプが挟設・固定されるようになされる、とすることができる。第２の基板の側に入出力端子を設ける場合に、第１の基板に設けられた集積機能部と第２の基板側との電気的接続部位を設けるためのひとつの方法である。

以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る電子デバイスの構成を示す模式的構造図である。図１（ａ）は断面図であり、図１（ｂ）は図１（ａ）中に示したＡ−Ａａ位置における矢視方向の横断面である。

図１に示すように、この電子デバイス１０は、半導体チップ１１（第１の基板）、キャップウェーハチップ１２（第２の基板）、密封部材１４、保護樹脂１５、半田バンプ１６（入出力端子）を有する。半導体チップ１１は、集積回路部１１ａ（集積機能部）、再配線部１１ｂ、貫通ビア１１ｃ、チップ裏面配線部１１ｄ、メタライズ層１１ｅを備えている。キャップウェーハチップ１２にはメタライズ層１３が形成されている。

集積回路部１１ａは、半導体チップ１１上に作り込まれた一種の集積機能部であり、図示するように、平面図としてリング状に設けられた密封部材１４と半導体チップ１１に対向して位置するキャップウェーハチップ１２とにより形成されるキャビティ内に位置して気密状態の保護がされる。

集積回路部１１ａに形成された信号等の入出力用のパッド（不図示）からは再配線部１１ｂが引き出されており、再配線部１１ｂは半導体チップ１１を貫通して設けられた導電性の貫通ビア１１ｃにそれぞれ電気的に導通している。貫通ビア１１ｃは、半導体チップ１１の裏面に設けられたチップ裏面配線部１１ｄにそれぞれ導通しており、チップ裏面配線部１１ｄには、それぞれ半田バンプ１６が取り付けられている。半田バンプ１６は、それぞれこの電子デバイス１０の入出力端子として機能する。

半田バンプ１６の取り付け位置には、図示するように、密封部材１４および保護樹脂１５を設ける半導体チップ１１の領域の裏面を利用することもできる。例えば、図１（ａ）で密封部材１４の幅は１００μｍ、保護樹脂１５の幅は５０μｍ、貫通ビア１１ｃの径は１００μｍである。これらのサイズから分かるように、半導体チップ１１は密封部材１４、保護樹脂１５を設けるための領域が要求されるが、その増加分はわずかである。なお半導体チップ１１を貫通する貫通ビア１１ｃの形成には、公知の貫通プラグ形成技術を利用することができる。概略的には、例えば、貫通ビア１１ｃ用の貫通穴の内壁面にあらかじめ酸化膜形成がされ、その内部にめっきでＣｕが成長・充填される。

メタライズ層１１ｅは、半導体チップ１１上の集積回路部１１ａを取り囲んで形成され、密封部材１４と半導体チップ１１との接続を仲介している。また密封部材１４は、これに対応する位置のキャップウェーハチップ１２上に設けられたメタライズ層１３によりキャップウェーハチップ１２に接続している。メタライズ層１１ｅ、１３の厚さはそれぞれ例えば数μｍ、密封部材１４の厚さは例えば１０μｍから５０μｍ程度である。メタライズ層１１ｅ、１３は、それぞれ同様の工程により、半導体材料である半導体チップ１１上またはキャップウェーハチップ１２上に形成されたものである。基板の側から例えばＴｉ（接着層）、Ｃｕ（めっき用下地層）、Ｎｉ（バリア層）、Ａｕ（表面めっき層）の積層構造とすることができる。

密封部材１４は、例えばＡｕ−Ｓｎ合金の半田とすることができる。この密封部材１４とメタライズ層１１ｅ、１３との接続は金属同士の強固な接続となり、集積回路部１１ａを密封する目的を達する意味で好ましい。密封部材１４としては他の金属材料を用いることもできるが、この電子デバイス１０を実装するときの熱で溶融しないように、高温（例えば３００℃以上）の融点を有するものを用いるのがよい。

半導体チップ１１とキャップウェーハチップ１２との隙間であって密封部材１４の外側に位置する保護樹脂１５には、例えばエポキシ樹脂を用いることができる。このように密封部材１４のさらに外側を保護樹脂１５で覆う構造により、外観上で半導体チップ１１とキャップウェーハチップ１２との間が埋められ、電子デバイス１０全体としての形状が単純化し機械的な堅牢性が向上する。

また、密封部材１４と保護樹脂１５とによる２重の構造で気密性が向上し信頼性がよい。特に、密封部材１４はメタライズ層１１ｅ、１３とともに無機材料であることから気密性が非常によく、環境配慮の鉛フリーであることも利点である。また、密封部材１４、メタライズ層１１ｅ、１３の構造は、厚み方向に安定しており外圧に対する抵抗力が高い。これらの点は、密封部材１４と保護樹脂１５との間に例え空間がある場合でも変わらない。

なお、半導体チップ１１上の集積回路部１１ａは、ＭＥＭＳであってもよく、さらに集積回路とＭＥＭＳとのハイブリッドであってもよい。メタライズ層１１ｅ、１３としては、上記の１）Ｔｉ／（Ｃｕ）／Ｎｉ／Ａｕに代えて、基板側から、２）Ｃｒ／（Ｃｕ）／Ｎｉ／Ａｕ、３）Ｔｉ／（Ｃｕ）／Ｐｄ（またはＰｔ）／Ａｕ、４）Ｃｒ／（Ｃｕ）／Ｐｄ（またはＰｔ）／Ａｕなどとすることもできる。ここで（Ｃｕ）は、製造法によってはなくてもよいことを示す。また、これらの１）から４）において、Ａｕに代えてＳｎを用いることもできる。

密封部材１４は、Ａｕ−Ｓｎ合金のほかに、Ａｕ、鉛フリー半田、高温半田（Ｐｂ８５％以上）などとすることもできる。保護樹脂１５には、エポキシ樹脂のほかにシリコーン樹脂、ノボラック樹脂を使用することもできる。エポキシ樹脂は気密性の向上により貢献があり、シリコーン樹脂は耐吸湿性の向上により貢献がある。また、この実施形態の電子デバイス１０では、半導体チップ１１とキャップウェーハチップ１１とが同質の材料なので熱膨張係数が同じであり、密封部材１４などの接続部に発生する熱応力が小さくこの意味でも高信頼性に寄与できる。

次に、図１に示した電子デバイスの製造工程について図２、図３を参照して説明する。図２は、図１に示した電子デバイスの製造過程を模式的な断面で示す工程図である。図３は、図２の続図であって、図１に示した電子デバイスの製造過程を模式的な断面で示す工程図である。図２、図３において図１中に示した構成要素と同一または同一相当のものには同一符号を付してある。

まず、図２（ａ）を参照して、デバイスウェーハ１１Ａ上の所定位置に所定パターンのメタライズ層１１ｅを形成する。デバイスウェーハ１１Ａは、半導体チップ１１にダイシング（個片化）される前のウェーハであり、すでに集積回路部１１ａ、再配線部１１ｂ、貫通ビア１１ｃ、チップ裏面配線部１１ｄが形成されているものとする。図では、デバイスウェーハ１１Ａ上の隣接する集積回路部１１ａの付近を描いている。形成されるべきメタライズ層１１ｅ間の図示する内法寸法は例えば１００μｍないし２００μｍである。

メタライズ層１１ｅ形成のため、まず、デバイスウェーハ１１Ａの酸化膜上にＴｉ（０．１μｍ）／Ｃｕ（０．１μｍ）をスパッタし、その上にレジストを形成する。形成されたレジストは、メタライズ層１１ｅを形成すべき領域の抜けたパターンに加工する。加工で抜けた幅は例えば１００μｍである。その後にＣｕ（１μｍ）／Ｎｉ（３μｍ）／Ａｕ（３μｍ）を順次、電気めっきし、電気めっきのあとレジストを除去する。そして、めっきで形成されたＮｉ／ＡｕをマスクにＴｉ／Ｃｕをエッチング除去する。これにより図２（ａ）に示すようにデバイスウェーハ１１Ａ上にメタライズ層１１ｅが形成される。

次に、図２（ｂ）を参照して、キャップウェーハ１２Ａ上の所定位置に所定パターンのメタライズ層１３を形成する。キャップウェーハ１２Ａは、キャップウェーハチップ１２にダイシング（個片化）される前のウェーハであり、すでに樹脂注入用貫通穴１２ａが形成されているものとする（直径は例えば８０μｍ）。キャップウェーハ１２Ａは、例えば図４に示すような平面図としての構成を有する。樹脂注入用貫通穴１２ａの形成には、例えばディープＲＩＥ（reactive ion etching）法やレーザ加工を用いることができる。

キャップウェーハ１２Ａ上にメタライズ層１３を形成するのは、デバイスウェーハ１１Ａ上のメタライズ層１１ｅと同様に行う。メタライズ層１３のパターンはメタライズ層１１ｅのパターンと同じである。

次に、図２（ｃ）に示すように、キャップウェーハ１２Ａ上のメタライズ層１３上にＡｕ−Ｓｎのめっき形成（例えば厚さ３０μｍ）を行ってこれを密封部材１４とし、密封部材１４が形成されたキャップウェーハ１２Ａをデバイスウェーハ１１Ａに対向配置する。この対向配置で密封部材１４は、デバイスウェーハ１１Ａ上のメタライズ層１１ｅにちょうど対向する。なお、密封部材１４としてのめっき形成は、デバイスウェーハ１１Ａ上のメタライズ層１１ｅ上に行ってもよく、またメタライズ層１３、１１ｅの両者に上に行ってもよい。

密封部材１４は、Ａｕ−Ｓｎ合金のほかにすでに述べた金属とすることもできる。さらには、めっき形成ではなく、バルク金属接続方法、金属粒を含むペースト材の印刷方法、自重やキャピラリ効果を利用したペースト材の塗布方法を利用するようにしてもよい。

次に、図２（ｄ）に示すように、デバイスウェーハ１１Ａとキャップウェーハ１２Ａとを密封部材１４を仲介として接続する（貼り合わせる）。このためには、密封部材１４が溶融する温度に加熱しかつデバイスウェーハ１１Ａとキャップウェーハ１２Ａとが対向する方向にある程度の圧力を加える。ウェーハ全面での接続を確実にするためである。この接続では、密封部材１４が溶融するので、例えメタライズ層１１ｅ、１３に高さばらつきがあってもこれを吸収するように密封部材１４がこれらの間を接続する。加熱温度は例えばピークで３５０℃とし、好ましくは高温なので窒素雰囲気などの低酸素雰囲気下で行うのがよい。なお密封部材１４が他の材料の場合にはその材質に応じて温度、圧力の設定を変える。

次に、図３（ａ）に示すように、キャップウェーハ１２Ａに形成された樹脂注入用貫通穴１２ａを介して、デバイスウェーハ１１Ａとキャップウェーハ１２Ａとの隙間であって密封部材１４により集積回路部１１ａと隔てられた空間に硬化前の保護樹脂１５Ａを注入・充填する。この注入・充填には、印刷法、ディップ法などを用いることができるが、デバイスウェーハ１１Ａとキャップウェーハ１２Ａとの隙間のこの空間はそれらのウェーハの端部で開放されており、表面張力によるキャピラリ現象によって容易に充填ができる。なお保護樹脂１５Ａの注入・充填では脱泡を行うのがより好ましい。

次に、図３（ｂ）に示すようにされた状態で加熱を行って保護樹脂１５Ａを硬化させ、硬化された保護樹脂１５とする。この加熱は、保護樹脂が例えばエポキシ樹脂であれば１５０℃で３０分程度行う。また、別の樹脂（シリコーン樹脂やノボラック樹脂）であればその樹脂に適合した温度および時間を設定して行う。

次に、図３（ｃ）に示すように、樹脂注入用貫通穴１２ａの並びに一致した位置で、ダイシング刃２０でデバイスウェーハ１１Ａおよびキャップウェーハ１２Ａをダイシングし個片化する。ダイシング刃２０による個片化での消失しろは例えば１００μｍであり、この場合樹脂注入用貫通穴１２ａの直径を８０μｍとしているので、樹脂注入用貫通穴１２ａの痕跡は個片化されたものには残らない。ただし、逆に例えば樹脂注入用貫通穴１２ａの直径を１００μｍとし、ダイシング刃２０による個片化での消失しろが８０μｍである場合でもほとんど問題はない。

図３（ｃ）に示す個片化のあと、半田バンプ１６を取り付ければ図１に示した電子デバイスを得ることができる。以上説明のように、製法として特に複雑なことはなくコストアップが最小限に抑えられる。また、電子デバイス１０としての形状が単純化し欠けなどの欠陥が発生しにくいので無駄がなくなってコストダウンされる面もある。

なお、上記の製造工程では、キャップウェーハ１２Ａに樹脂注入用貫通穴１２ａをあらかじめ設けているが、デバイスウェーハ１１Ａの方にあらかじめ樹脂注入用貫通穴１２ａを設けておくようにしてもよい。ただし、一般的には、キャップウェーハ１２Ａの方に樹脂注入用貫通穴１２ａを設ける方が、集積回路部１１ａへの影響がまったく心配ない点で好ましい。また、樹脂注入用貫通穴１２ａを、デバイスウェーハ１１Ａとキャップウェーハ１２Ａとの接続前にあらかじめ設けておくのではなく、デバイスウェーハ１１Ａとキャップウェーハ１２Ａとの貼り合わせ後にこのいずれかに穴あけを行って設けるようにしてもよい。

また、キャップウェーハ１２Ａは、その厚さとして通常のウェーハの厚みである例えば６５０μｍのものを用いるほかに、デバイスウェーハ１１Ａに貼り付ける前に所望の必要厚さに研磨しておいてもよい。この研磨は、貼り付けのあとに行うことも可能であり、さらには個片化されたあとで行うことも可能である。ダイシング刃２０によるダイシング（個片化）は、これに代えてレーザ加工によるダイシングを用いてもよい。

図４に示したキャップウェーハ１２Ａについて補足すると、その樹脂注入用貫通穴１２ａは、格子状のパターンの各線上に列設されていればよいが、個片とされる隣接間それぞれに少なくとも一つあればよい。また、横断面形状として、円でなくてもよく、例えば楕円、矩形などとしてもよい。その最大径は、ダイシングによる消失しろと保護樹脂１５Ａの注入性に鑑みて例えば５０μｍないし１００μｍとすることができる。

樹脂注入用貫通穴１２ａは、デバイスウェーハ１１Ａと貼り合わせるときにこれを見通す穴として利用することも可能である。すなわち、樹脂注入用貫通穴１２ａを利用してデバイスウェーハ１１Ａに対するキャップウェーハ１２Ａの位置合わせを行うようにしてもよい。また、樹脂注入用貫通穴１２ａは、デバイスウェーハ１１Ａとキャップウェーハ１２Ａとが貼り合わされた状態では、個片化するためのダイシング位置を示すマークとしても活用できる。

次に、本発明の別の実施形態に係る電子デバイスについて図５を参照して説明する。図５は、本発明の別の実施形態に係る電子デバイスの構造を示す模式的断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加えることがない限り説明を省略する。

この電子デバイス３０は、第２の基板としてキャップガラス片３２を用い、キャップガラス片３２と半導体チップ１１との接続に、密封部材としてＵＶ硬化樹脂３４が用いられている。この実施形態は、金属で高温溶融の密封部材１４を用いないので高温（１５０℃超）にさらすことに耐性のないデバイス（例えば光学デバイス）に向いている。

図６は、図５に示した電子デバイスの製造過程の一部を模式的な断面で示す一部工程図であり、先の実施形態における図２（ｃ）に示した工程に対応する段階を示すものである。本実施形態では、ガラス板３２Ａをキャップウェーハ１２Ａに代えて用い、ガラス板３２Ａにはあらかじめ樹脂注入用貫通穴３２ａが穿設されている。このようなガラス板３２Ａ上に硬化前のＵＶ硬化樹脂３４Ａを枠状所定パターンに形成する。そして、これらのガラス板３２Ａとデバイスウェーハ１１ＡとをＵＶ硬化樹脂３４Ａを介して貼り合わせる。

貼り合わせのあとガラス板３２Ａ側からＵＶ照射を行いＵＶ硬化樹脂１５Ａを硬化させる。これによりデバイスウェーハ１１Ａとガラス板３２Ａとが仮止め状態となる。その後例えば１５０℃で３０分の加熱を行いＵＶ硬化樹脂１５Ａを完全に硬化させる。その後の工程についてはほぼ図３（ａ）からの工程と同様である。

なお、ＵＶ硬化樹脂３４Ａの所定パターンの形成には、印刷法のほか、ディスペンス法、転写法を用いることができる。また、ＵＶ硬化樹脂３４については、これに代えてエポキシ樹脂などとすることも当然ながら可能である。

本実施形態は、第２の基板としてガラス板３２Ａを用いているので、デバイスウェーハ１１Ａとの位置合わせは比較的簡単である。また、密封部材であるＵＶ硬化樹脂３４を設けるためにメタライズ層を形成する必要がなく工数負担が軽い。さらに、デバイスウェーハ１１Ａなどに例え表面凹凸などがあってもＵＶ硬化樹脂３４Ａがこれを吸収し密封部材としての作用が損なわれない。ただしＵＶ硬化樹脂３４Ａが横に広がる可能性がある点で先の実施形態に比較すると不利がある。しかし保護樹脂１５を有することによる利点は何ら損なわれない。

次に、図１に示した電子デバイス１０を製造する別の製造過程について図７を参照して説明する。図７は、図１に示した電子デバイスを製造する別の製造過程の一部を模式的な斜視で示す一部工程図である。図７においてすでに説明した構成要素と同一のものには同一符号を付してある。

この製造形態では、キャップウェーハ１２Ａまたはデバイスウェーハ１１Ａに穿設された樹脂注入用貫通穴を介して保護樹脂１５Ａを充填するのではなく、これらが貼り合わされ個片化された後で保護樹脂１５Ａを側面から充填する。このため、図７に示すように、個片化されたものを積層状に配置して、形成された積層側面の各面に保護樹脂１５Ａを例えば印刷などの方法により塗り込み充填する。その後加熱することで硬化させることは他の実施形態と同じである。このような側面からの保護樹脂１５Ａの充填はこの実施形態以外の実施形態でも同様に採用可能である。

本実施形態は、キャップウェーハ１２Ａまたはデバイスウェーハ１１Ａに貫通穴を開ける必要がなく、工数負担が軽い。また、図８に示すような、キャップウェーハチップ１２および半導体チップ１１の側面上にも保護樹脂１５を有する形態の電子デバイス１０Ａがたやすく得られる。このようにすれば、キャップウェーハチップ１２および半導体チップ１１の各主面と保護樹脂１５との界面が外界にさらされなくなるのでより信頼性が向上する。図８は、本発明のさらに別の実施形態に係る電子デバイスの構造を示す模式的断面図であり、すでに説明した構成要素には同一符号を付してある。

図８に示す電子デバイス１０Ａについて補足すると、第１の基板（半導体チップ１１）および第２の基板（キャップウェーハチップ１２）の側面（ダイシング面）を保護樹脂１５で覆うことにより、切断により活性化された側面を外部環境から保護して電子デバイスとしての信頼性を向上する利点もある。電子デバイスとして大きさが多少大きくはなるが、保護樹脂１５のその側面上の厚みはせいぜい２０μｍないし５０μｍ程度であるため、電子デバイス１０Ａ全体としてみればサイズへの影響はほとんどない。また、電子デバイス１０Ａ全体の側面が樹脂で完全に覆われていることになり、外部からの機械的衝撃などへの耐性がある。

次に、本発明のさらに別の実施形態に係る電子デバイスについて図９を参照して説明する。図９は、本発明のさらに別の実施形態に係る電子デバイスの構造を示す模式的断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加えることがない限り説明を省略する。

この実施形態の電子デバイス４０は、第２の基板であるキャップウェーハチップ１２０の側に入出力端子である半田バンプ１６を設けた態様である。このため、キャップウェーハチップ１２０には、再配線部１１ｂと同様な配線部１２ｂ、貫通ビア１１ｃと同様な貫通ビア１２ｃ、チップ裏面配線部１１ｄと同様な配線部１２ｄがそれぞれ設けられている。配線部１２ｂ、貫通ビア１２ｃ、配線部１２ｄは、それぞれ、キャップウェーハチップ１２０が半導体であることから半導体チップ１１（デバイスウェーハ１１Ａ）の場合と同様のプロセスの適用で形成できる。

キャップウェーハチップ１２０上のキャビティ内の配線部１２ｂと、半導体チップ１１上の再配線部１１ｂとの電気的導通には、例えば導電性ペーストを硬化させたバンプ４１を使用する。図１０は、図９に示した電子デバイスの製造過程の一部を模式的な断面で示す一部工程図であり、図２（ｃ）に対応する段階を示している（符号はすでに説明したものと対応している）。図１０に示すように、キャップウェーハ１２０には、樹脂注入用貫通穴１２ａと同様の樹脂注入用貫通穴１２０ａが形成されており、さらに、配線部１２ｂ上には導電性のバンプ４１が例えば印刷法により形成されている。形成されたバンプ４１は乾燥され、半硬化状態となっている。

このような状態で、前述したような密封部材１４による、デバイスウェーハ１１Ａとキャップウェーハ１２０Ａとの貼り合わせを行う。このときバンプ４１は、デバイスウェーハ１１Ａとキャップウェーハ１２０Ａとの間に挟まれその頭部が塑性変形してデバイスウェーハ１１ｂ上の再配線部１１ｂに密着し電気的導通が確立する。なお、この実施形態は、樹脂注入用貫通穴１２０ａの形成を貫通ビア１２ｃを形成するための貫通穴の形成と同時に行うことができる。

以上、各実施形態について述べたが、第１の基板としては、半導体材料のもののほかに、ガラス基板、セラミックス基板、または金属基板を用いることができる。また、第２の基板としては、半導体材料のもののほかに、同様に、ガラス基板、セラミックス基板、または金属基板を用いることができる。第１の基板、第２の基板の組み合わせとしては、１）半導体／半導体のほかに、２）半導体／ガラス基板、３）ガラス基板／ガラス基板、４）半導体／セラミックス基板、５）セラミックス基板／金属基板、６）金属基板／金属基板、７）セラミックス基板／セラミックス基板などが、考えられる好ましい組み合わせである。

第１の基板が半導体またはガラス基板の場合には、モノリシックに作り込んだ集積機能部が周知のように設けられ得るが、他の基板の場合にはこのような作り込まれた集積機能部とは異なる、第１の基板上に実装された形態の集積機能部とすることができる。

また、密封部材には、金属、樹脂のほかにガラスを用いることもできる。ガラスの場合には、これを溶融して第１または第２の基板上に枠状所定パターンに載置しこれらの基板貼り合わせの仲介部材とする。樹脂を使用する場合には、これをエポキシ系として気密性確保を行い、保護樹脂１５にシリコーン系を使用して耐吸湿性確保を行うというような、利点の両取りも可能である。また、密封部材たる樹脂として導電性のものを使用してもよい。その場合には、第１、第２の基板との間に導電性を仲介するメタライズ層を設ける。

本発明の一実施形態に係る電子デバイスの構成を示す模式的構造図。 図１に示した電子デバイスの製造過程を模式的な断面で示す工程図。 図２の続図であって、図１に示した電子デバイスの製造過程を模式的な断面で示す工程図。 図１に示した電子デバイスを製造するのに使用されるキャップウェーハの構成を模式的に示す平面図。 本発明の別の実施形態に係る電子デバイスの構造を示す模式的断面図。 図５に示した電子デバイスの製造過程の一部を模式的な断面で示す一部工程図。 図１に示した電子デバイスを製造する別の製造過程の一部を模式的な斜視で示す一部工程図。 本発明のさらに別の実施形態に係る電子デバイスの構造を示す模式的断面図。 本発明のさらに別の実施形態に係る電子デバイスの構造を示す模式的断面図。 図９に示した電子デバイスの製造過程の一部を模式的な断面で示す一部工程図。

符号の説明

１０，１０Ａ，３０，４０…電子デバイス、１１…半導体チップ、１１Ａ…デバイスウェーハ、１１ａ…集積回路部、１１ｂ…再配線部、１１ｃ…貫通ビア、１１ｄ…チップ裏面配線部、１１ｅ…メタライズ層、１２，１２０…キャップウェーハチップ、１２Ａ、１２０Ａ…キャップウェーハ、１２ａ，１２０ａ…樹脂注入用貫通穴、１２ｂ…配線部、１２ｃ…貫通ビア、１２ｄ…配線部、１３…メタライズ層、１４…密封部材、１５…保護樹脂、１５Ａ…保護樹脂（硬化前）、１６…半田バンプ、２０…ダイシング刃、３２…キャップガラス片、３２Ａ…ガラス板、３２ａ…樹脂注入用貫通穴、３４…ＵＶ硬化樹脂、３４Ａ…ＵＶ硬化樹脂（硬化前）、４１…導電性バンプ。

Claims (19)

1. 第１の面と第２の面とを備え、該第１の面に集積機能部を有する第１の基板と、
   前記第１の基板の前記第１の面の前記集積機能部を取り囲む位置に設けられた密封部材と、
   前記密封部材を介して前記第１の基板に対向して設けられた第２の基板と、
   前記第１の基板と前記第２の基板との隙間であって前記密封部材の外側領域に少なくとも設けられた保護樹脂と
   を具備することを特徴とする電子デバイス。
2. 前記第１の基板が半導体チップであり、前記集積機能部が該半導体チップ上に作り込まれた集積回路部および／または微小電気機械システムであることを特徴とする請求項１記載の電子デバイス。
3. 前記密封部材が金属を素材とし、
   前記第１の基板が、該第１の基板の前記第１の面上に該第１の基板と前記密封部材とを接続するメタライズ層を有すること
   を特徴とする請求項２記載の電子デバイス。
4. 前記第２の基板が、半導体基板であり、かつ該第２の基板の前記第１の基板に対向する側の面上に該第２の基板と前記密封部材とを接続するメタライズ層を有することを特徴とする請求項３記載の電子デバイス。
5. 前記第１の基板が、ガラス基板、セラミックス基板、または金属基板であることを特徴とする請求項１記載の電子デバイス。
6. 前記第２の基板が、半導体基板、ガラス基板、セラミックス基板、または金属基板であることを特徴とする請求項１記載の電子デバイス。
7. 前記密封部材が、金属、樹脂、またはガラスを素材とすることを特徴とする請求項１記載の電子デバイス。
8. 前記第２の基板がガラス基板であり、前記密封部材がＵＶ硬化樹脂であることを特徴とする請求項１記載の電子デバイス。
9. 前記保護樹脂が、前記第１、第２の基板の側面をも覆って設けられていることを特徴とする請求項１記載の電子デバイス。
10. 前記第１の基板が、該第１の基板を貫通する導電性の貫通ビアと、該貫通ビアに電気的導通するように該第１の基板の前記第２の面に設けられた端子とを有し、該端子が、前記貫通ビアを介して前記集積機能部の信号入出力端子となることを特徴とする請求項１記載の電子デバイス。
11. 前記第１の基板と前記第２の基板との隙間に挟設された導電性のバンプをさらに具備し、
    前記第２の基板が、該第２の基板を貫通する導電性の貫通ビアと、該貫通ビアに電気的導通するように該第２の基板の前記第１の基板に対向する側とは反対の側の面に設けられた端子とを有し、該端子が、前記貫通ビアおよび前記バンプを介して前記集積機能部の信号入出力端子となること
    を特徴とする請求項１記載の電子デバイス。
12. 前記第１の基板の前記集積機能部が、該第１の基板の前記第１の面上に実装された集積機能部であることを特徴とする請求項１記載の電子デバイス。
13. 第１の面上に複数の集積機能部を備えた第１の基板の該第１の面に、前記複数の集積機能部それぞれを取り囲むように密封部材を位置させて該密封部材を介し第２の基板を貼り合わせる工程と、
    前記第１の基板と前記第２の基板との隙間であって前記密封部材の前記集積機能部が存する側ではない側の空間に保護樹脂を充填し硬化させる工程と、
    前記第１の基板と前記第２の基板とが貼り合わされたものを前記複数の集積機能部それぞれに対応して個片化する工程と
    を具備することを特徴とする電子デバイスの製造方法。
14. 個片化する前記工程が、保護樹脂を充填し硬化させる前記工程より後に行われ、
    保護樹脂を充填し硬化させる該工程が、前記第１の基板または前記第２の基板に列設された貫通穴であって、前記第１の基板と前記第２の基板との隙間であって前記密封部材の前記集積機能部が存する側ではない側の前記空間に連通する前記貫通穴を介してなされること
    を特徴とする請求項１３記載の電子デバイスの製造方法。
15. 個片化する前記工程が、保護樹脂を充填し硬化させる前記工程より前に行われ、
    保護樹脂を充填し硬化させる該工程が、前記個片化された貼り合わされたものを積層状に複数重ね合わせ形成された積層側面に対して前記保護樹脂を塗り込むことによってなされること
    を特徴とする請求項１３記載の電子デバイスの製造方法。
16. 第２の基板を貼り合わせる前記工程が、該第２の基板上に第１のメタライズ層を形成させかつ該第１のメタライズ層上に前記密封部材を設けておき、該密封部材を前記第１の基板上に形成させておいた第２のメタライズ層に対する接続層として作用させなされることを特徴とする請求項１３記載の電子デバイスの製造方法。
17. 第２の基板を貼り合わせる前記工程が、前記第２の基板としてガラス基板を用い、前記密封部材が該第２の基板上にあらかじめ設けられたＵＶ硬化樹脂であり、前記第１の基板と前記第２の基板とに該ＵＶ硬化樹脂が挟まれるようにした状態で前記第２の基板の側からＵＶ照射を行って該ＵＶ硬化樹脂を硬化させなされることを特徴とする請求項１３記載の電子デバイスの製造方法。
18. 第２の基板を貼り合わせる前記工程が、前記第１の基板と前記第２の基板との間に導電性のバンプが挟設・固定されるようになされることを特徴とする請求項１３記載の電子デバイスの製造方法。
19. 格子状パターンの各線上に列設されかつ最大径が５０μｍないし１００μｍである貫通穴を備えたことを特徴とする半導体ウェーハ。

Images