JP2014099781A - 圧電部品 - Google Patents

圧電部品 Download PDF

Info

Publication number
JP2014099781A
JP2014099781A JP2012250824A JP2012250824A JP2014099781A JP 2014099781 A JP2014099781 A JP 2014099781A JP 2012250824 A JP2012250824 A JP 2012250824A JP 2012250824 A JP2012250824 A JP 2012250824A JP 2014099781 A JP2014099781 A JP 2014099781A
Authority
JP
Japan
Prior art keywords
cover layer
piezoelectric
electrode
resin
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012250824A
Other languages
English (en)
Inventor
Toshimasa Tsuda
稔正 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2012250824A priority Critical patent/JP2014099781A/ja
Priority to US14/079,640 priority patent/US9264016B2/en
Priority to TW102141370A priority patent/TW201419596A/zh
Priority to CN201310566415.0A priority patent/CN103824932A/zh
Publication of JP2014099781A publication Critical patent/JP2014099781A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】空隙破壊を回避する耐圧、かつ耐熱衝撃性を持ち、良好な気密性を有する高信頼性の圧電部品を低コストで提供する。
【解決手段】主面に櫛歯電極２ａとその入出力電極２ｂを形成した圧電板１と、櫛歯電極の上方に設けたカバー層８と、櫛歯電極とカバー層との間に空隙を形成するためのリブ７と、リブの圧電板側に設けたアンダーバンプメタル膜２ｃと、カバー層を覆って空隙を気密封止する金属薄膜９と、カバー層の外側端部に配置されて入出力電極と電気的に接続する導通接続部材２３と、導通接続部材と電気的に接続するパッド１２を有して圧電板とで当該圧電板の前記主面を挟持するプリント基板１１とを有し、カバー層８は、感光性熱硬化性樹脂８ａに透光性フィラーとして白色マイカの微片（微小マイカ片：フィラー）８ｂを混入した樹脂フィルムで構成され、少なくとも圧電板とプリント基板の接合した側周部を樹脂封止した。
【選択図】図１

Description

本発明は、移動通信の基地局など、高度な動作安定性が要求される設備に使用される圧電部品に関する。
携帯電話機等の移動通信基地局の機器に使用されるフィルタ等に用いられる弾性表面波デバイス（ＳＡＷデバイス）や圧電薄膜フィルタ等の圧電部品は、櫛歯電極部（ＩＤＴ電極部）の周囲に所定の空隙（振動空間部、中空構造、キャビティー）を確保してチップサイズに気密封止される。なお、圧電部品にはさまざまなものがあるが、一般的に広く知られているのはＳＡＷデバイスであるので、以下の説明では、主としてＳＡＷデバイスを例とする。
従来のＳＡＷデバイスでは、空隙構造をもつセラミックス基板に、ＳＡＷ素子チップをフェースアップでダイボンディングし、配線基板との間をワイヤボンディングで電気的に接続した後、ＳＡＷチップの上から金属キャップを被せて接合部をシーム溶接または半田で封止してパッケージングしていた。
このようなＳＡＷデバイス等の小型化を図るため、最近では、ＳＡＷ素子のチップを金（Ａｕ）バンプあるいは半田バンプを用いて配線基板にフリップチップボンディング（フェースダウンボンディング）し、樹脂等で全体を樹脂封止したものもある（特許文献１）。
また、ＳＡＷデバイスの小型化・低背化を図るため、櫛歯電極部（ＩＤＴ電極部）の周囲に所定の空隙を形成し、この空隙を保持したまま、櫛歯電極側の集合圧電基板（ウエハ）全体を樹脂で封止し、外部接続電極（実装端子）を形成した後、所定のマーキングに沿ってダイシングにより個々のＳＡＷデバイスに分割してなる超小型化されたチップサイズ・パッケージＳＡＷデバイスが提案されている（特許文献２）。
さらに、櫛歯電極部の上方に上記の空隙の高さを小さくするためのシートを設置し、このシートを固定すると共に圧電基板とＳＡＷ素子を密封する絶縁基板を固着する封止樹脂に圧電基板とシートの間隔より平均粒径の大きなフィラーを混入して空隙を確保するものが特許文献３に記載がある。
特開２００９−１３５６３５号公報 特開２０１０−１０８１２号公報 特開２００７−２８１７２号公報
従来のＳＡＷデバイス等の圧電部品では、アルミナを主成分とするセラミックス材で形成したパッケージ（セラミックパッケージ）に圧電素子を収容固定した後、凹部の開放端に金属リングを介して金属板（蓋体）を溶接することで、空隙を確保していた。しかしながら、容器本体にセラミックスを用い、金属蓋体で気密封止するものでは、製造は容易であるが、材料費が割高である。また、空隙を構成する凹部をもつ容器本体、ＳＡＷ素子等を構成する圧電板、および金属蓋体間の熱膨張係数が異なるため、外部雰囲気からの熱衝撃で空隙の圧壊、気密破壊の懼れがあった。
本発明の目的は、低価格の材料で十分な空隙を確保する構造とすると共に、空隙破壊を回避する十分な耐圧、かつ耐熱衝撃性を持ち、良好な気密性を有する高信頼性の圧電部品を提供することにある。
上記目的を達成するため、本発明に係る圧電部品は、主面にＩＤＴを構成する櫛歯電極とその入出力電極、配線等の必要なパターンを形成した圧電板と、前記ＩＤＴの上方に設けたカバー層と、前記ＩＤＴと前記カバー層との間に前記空隙を形成するためのリブと、リブの下層に設けたアンダーバンプメタル（ＵＢＭ）膜と、前記カバー層を覆って前記空隙を気密封止する金属薄膜（蒸着等で形成されるハーメチックシール膜）と、前記カバー層の外側に配置されて前記入出力電極と電気的に接続する半田等の金属バンプ、あるいは半田ボール（銅コア半田ボールを含む）や銅ボールなどの導通接続部材と、前記導通接続部材と電気的に接続するパッドを有して前記圧電板とで当該圧電板の前記主面を挟持する配線基板とで構成される本発明に係る圧電素子（典型例では、ＳＡＷ素子）を、少なくとも前記圧電板と前記プリント基板の接合した側周部を樹脂注入により封止し、あるいはモールドして構成される。なお、本明細書では、圧電素子を具体的にＳＡＷ素子と称する場合もある。
前記カバー層は、感光性熱硬化性樹脂に透光性フィラーを混入した樹脂フィルムで構成される。樹脂フィルムには、ガス放出の少ないポリイミド樹脂を好適な主剤とし、これに感光剤、カップリング剤、その他の改質剤等を添加した感光性熱硬化性樹脂とし、透光性フィラーとして微小片とした白色マイカ片（以下、マイカフィラー又は単にフィラーとも称する）を混入する。このフィラーは紫外線等の露光光を遮ることなく樹脂フィルム内を透過させるため、精度のよいテンティング処理が可能となる。
マイカフィラーは鱗片状の薄片であり、感光性熱硬化性樹脂への混入では、このマイカフィラーの面が感光性熱硬化性樹脂フィルムの平面方向に略一致するように、かつ、近接する複数のフィラーが当該フィルムの厚み方向に互いに重畳して平面方向にも順次重畳配置するようにすることで、カバー層の機械的強度が向上させることができる。なお、感光性熱硬化性樹脂に混入するフィラーは白色マイカ片に限るものではなく、これと同等の透光性をもち、かつ感光性熱硬化性樹脂に機械的強度を付与できるものであれば、それを使用できる。
フィラーの混入量が少ないと機械的強度、特に撓み抑制効果が低下して空隙保持が困難になり、混入量が過大になると脆弱性が増加し、割れやすくなる。たとえば、圧電板は水晶やＬｉＴａＯ3で構成される。例えば、ＬｉＴａＯ3の圧電板を用いた場合、その熱膨張率にカバー層の熱膨張率を近似させることで熱歪によるカバー層の剥離や空隙の破壊を回避する。そのためには１０ＧＰａ以上の耐圧とすることが要求される。このことを考慮し、実験的に得られた混入量（重量パーセント：ｗt％）とこのフィラーの混入した樹脂と耐圧力との関係から、白色マイカ片の混入量は４５〜５５ｗt％とするのが好ましい（例えば、リブ間距離５〜１０μｍ、カバー層厚み２５〜３５μｍとしたとき）。
なお、上記の導通接続部材は、半田ボール（ポリマーコア入り半田ボール、銅コア入り半田ボールを含む）、銅ボール、半田バンプ、金バンプなどをカバー層の外側端部に配置して構成される。銅ボールはトーチを用いた放電溶解で銅ワイヤー、あるいはパラジウム（Ｐｄ）被覆銅ワイヤーをボール状としてアンダーバンプメタル等に突起状接続電極を形成するもので、半導体の３次元実装用に最適な接合部材である。この銅ボールにニッケルメッキを施した後に半田ペーストを塗布してリフロー処理する。また、所謂Ｃ４接続（Controlled Collapse Chip Connection）として用いることもできる。なお、ニッケルメッキは必須ではなく、パラジウム被覆銅ワイヤーを用いた場合は無くてもよい。銅ボールは、銅コア半田ボール接続よりも耐熱疲労特性に優れている。本発明の一つの実施例で用いられる。
このＳＡＷ素子を上記の導通接続部材を介して配線基板と接続する際、導通接続部材の表面の酸化膜を除去するためのフラックスを塗布した後、Ｎ2リフロー炉中で半田付けする。フラックスを用いない場合はギ酸（ＨＣＯＯＨ）雰囲気中で処理する。フラックスは、その後に適宜の洗浄剤で洗浄して除去する。ギ酸を用いた場合はリフローにより消散して製品には残留しない場合もある。
フィラーを混入した感光性熱硬化性樹脂フィルムを用いたカバー層の形成は、所謂テンティングにより行う。テンティングは、フィラー入りの感光性熱硬化性樹脂フィルムをウエハ状の段階にある複数のＳＡＷ素子のＩＤＴ部分を覆い、各ＳＡＷ素子のＩＤＴ部分の周囲に設けたリブにより所定の間隙を確保して展張する。このフィルムに露光マスクを介して紫外光等を照射し、現像してカバー層形成部分を残し、その他の部分は除去する。残ったフィルムはリフロー処理時に加熱硬化されて所要の硬度のカバー層となる。
本発明の実施例の他の一つでは、カバー層を設けたＳＡＷ素子の主面（圧電板のＩＤＴ部分の形成面）とは反対面（背面）を配線基板にダイボンディングし、この配線基板の電極端子とＳＡＷ素子の入出力電極をワイヤーボンディングで電気的に接続する。
ウエハの状態でＳＡＷ素子の主要部を組み上げた後、個々のＳＡＷ素子に分離し、少なくとも前記圧電板と前記プリント基板の接合した側周部をアンダーフィル樹脂で封止し、あるいは個々のＳＡＷ素子に分離する前に回路基板の実装端子を避けた全体を樹脂モールドしてから分離することで、個々の電子部品とし、検査工程を経て出荷される。なお、樹脂モールドには、コンプレッション成形、トランスファー成形、インジェクション成形などを用いることができる。
圧電板に多数形成されたＳＡＷ素子のＩＤＴ振動空間である空隙（中空構造、キャビティーとも称する）をウエハ状態において樹脂フィルムを用いたテンティングによるカバー層で形成し、その上面を金属薄膜で被覆することで封止する構造としたことで、空隙は良好に気密保持される。カバー層を構成する樹脂フィルムはガスの発生が少ないポリイミド樹脂を主剤とするのが好適であり、この樹脂に透光性のフィラーとして白色マイカ片を所要量混入することにより、熱膨張係数を圧電板のそれに近似させると共に、空隙を圧縮や圧壊から保護する高強度のカバー層を得ることができる。
上記のＳＡＷ素子は、個々の素子に分離後に配線基板に搭載し、ＩＤＴの電極と配線基板の端子電極とを半田ボールや銅ボール、などの導電接続部材を用いて半田等で一体に接合される。回路基板には、セラミックス基板やガラスエポキシ樹脂板の基板を用いることができるが、本発明では、セラミックス基板に比べて安価なガラスエポキシ樹脂板を用いる。その後、回路基板をデバイス毎に分離する。分離した個々のデバイスの所要部分（ＳＡＷ素子と配線基板との接続側面、カバー層と配線基板の間を含めた隙間）にアンダーフィル樹脂を注入し、あるいは全体を樹脂モールドして圧電部品（ＳＡＷデバイス）を得る。回路基板の上記ＳＡＷ素子の搭載面とは反対面には、適用機器に実装するための実装端子が形成されている。樹脂モールドする場合は、この実装端子の形成面を避けて樹脂モールドする。
本発明によれば、熱衝撃性に優れ、高精度の気密封止したキャビティーを備えた信頼性の高い圧電部品を比較的低コストで提供することができる。
本発明の実施例１を説明するＳＡＷデバイスの構造を説明する断面図である。 カバー層を構成するポリイミド樹脂に混入する微小マイカ片の適量を説明する図である。 本発明の実施例１に係るＳＡＷデバイスの製造方法を説明する工程図である。 本発明の実施例１に係るＳＡＷデバイスの製造方法を説明する図３に続く工程図である。 本発明の実施例１に係るＳＡＷデバイスの製造方法を説明する図４に続く工程図である。 本発明の実施例１の変形例に係るＳＡＷデバイスの製造方法を説明する図５に続く工程図である。 図３乃至図５のプロセスにおける主要部の拡大図である。 図３乃至図５のプロセスにおける他の主要部の拡大図である。 図３乃至図５のプロセスにおける他の主要部の拡大図である。 図３乃至図５のプロセスにおける他の主要部の拡大図である。 図３乃至図５のプロセスにおける他の主要部の拡大図である。 本発明の実施例２を説明するＳＡＷデバイスの構造を説明する断面図である。 本発明の実施例２に係るＳＡＷデバイスの製造方法を説明する工程図である。 本発明の実施例２の変形例に係るＳＡＷデバイスの製造方法を説明する工程図である。 本発明の実施例３のＳＡＷデバイスの構造を説明する図である。 本発明の実施例３に係るＳＡＷデバイスの製造方法を説明する要部工程図である。
以下、本発明圧電部品の実施の形態につき、本発明をＳＡＷデバイスに適用した実施例を、図面を参照して詳細に説明する。
図１は、本発明の実施例１を説明するＳＡＷデバイスの構造を説明する断面図であって、図１（ａ）は主要部の断面を、図１（ｂ）は図１（ａ）のキャビティーを形成するカバー層の拡大断面を示す。本実施例のＳＡＷデバイス１００は、タンタル酸リチウム（ＬｉＴａＯ3）からなる圧電板１の主面にＩＤＴ２を形成してなるＳＡＷ素子を用いている。本実施例では、ＩＤＴ２はアルミニウム薄膜のパターニングで形成し、櫛歯電極２ａと入出力電極２ｂからなる。
入出力電極２ｂにはアンダーバンプメタル（ＵＢＭ）膜２ｃが接続され、その上方に樹脂のリブ７が設けられている。リブ７はカバー層８と共にＩＤＴの櫛歯電極２ａの振動空間（空隙）２１を確保するための側壁となる。ＵＢＭ膜２ｃは空隙２１の外部に延在し、半田ボール２３を介して配線基板１１の内面に有する電極パッド１２と電気的に接続している。配線基板１１はガラスエポキシシートで形成されており、この配線基板１１の底面には適用機器の電極端子と接続する実装端子１３が複数個設けてある。ＳＡＷ素子の圧電板１と配線基板１１の接合側面には封止樹脂１４が設けられている。本実施例では、この封止樹脂１４はアンダーフィル樹脂の注入で構成される。なお、この封止樹脂１４はカバー層８と配線基板１１の間にも注入するのが望ましい。
カバー層８は図１（ｂ）に厚み方向の断面で示したように、発ガスが少ないポリイミド樹脂８ａを主剤とし、この中にフィラー８ｂを混入したもので構成される。フィラー８ｂには光透過性の微小マイカ片が用いられる。この微小マイカ片は鱗片状の薄片であり、感光性熱硬化性樹脂への混入では、白色マイカ片の面がフィルムの平面方向に略一致するように、かつ、近接する複数の白色マイカ片がフィルムの厚み方向に互いに重畳して平面方向にも重畳配置するようにする。これにより、外力に対しても高耐衝撃性で撓みの少ないカバー層が構成される。
図２は、カバー層を構成するポリイミド樹脂に混入するフィラー（微小マイカ片）の量（重量パーセント：ｗt％）の適量を説明する図であり、横軸に微小マイカ片の混入量（ｗt％）を、縦軸にカバー層の強度（ＧＰａ）を取って示す。信頼性の観点から、カバー層の強度は１０ＧＰａを下回らないことが必要とされる。また、前記したように、混入量が過大になると脆性が増し、耐衝撃性は低下する。本願の発明者は、実験により図２に示したような関連を見出した。この関係から、微小マイカ片の混入量は４５ｗt％から５５ｗt％の範囲とするのが好適であることが分かった。このことから、本実施例では、微小マイカ片の混入量を５０ｗt％とした。
図３乃至図５は本発明の実施例１に係るＳＡＷデバイスの製造方法を説明する工程図であり、図３乃至図５を通して付番した（Ａ）乃至（Ｐ）の順で図１で説明したＳＡＷデバイス１００が得られる。なお、図６はアンダーフィルに代えて樹脂モールドで封止した実施例１の変形例である。また、図７乃至図１１は図３乃至図５のプロセスにおける主要部の拡大図である。
図３（Ａ）は、タンタル酸リチウムの圧電ウエハ１Ａの主面にアルミニウム薄膜をスパッタリングなどの手段で性膜し、これをホトリソグラフィー法（以下、単にホトリソと略称する）でパターニングしてＩＤＴの電極（櫛歯電極２ａと入出力電極２ｂ）２を形成した状態を示す。ＩＤＴの電極２の部分を図７に拡大して示す。図示されたように、本実施例では、ＩＤＴ２は中央部分に櫛歯電極２ａが、その両側に入出力電極２ｂが配置されている。
図３（Ｂ）では、アルミニウムのＩＤＴ２を後段のホトリソ工程におけるエッチング薬液から保護するための保護膜３としてシリカ（ＳｉＯ2）を成膜する。ＩＤＴ２の電極上に保護膜３が成膜された状態を図８に示す。
図３（Ｃ）は、ＩＤＴ２の全面を覆ってホトレジスト４を塗布した状態を示す。このホトレジスト４に露光マスク５ａを介して紫外線露光し（図３（Ｄ））、現像して入出力電極２ｂの部分のホトレジストを除去する（図３（Ｅ））。エッチング処理して入出力電極２ｂの部分の保護膜３を除去し、然る後に剥離剤でホトレジストを剥離し、全体を洗浄する（図３（Ｆ））・・図９参照。
図４（Ｇ）では、入出力電極２ｂの部分にアンダーバンプメタル（ＵＢＭ）膜２ｃを形成する・・図１０参照。ＵＢＭ膜２ｃの形成もホトリソを用いる。このとき、入出力電極２ｂの部分は保護膜３で保護されているので、エッチング薬液では侵食されず、設計された形状と厚みが維持される。
図４（Ｈ）は、ＵＢＭ膜２ｃを形成した圧電ウエハの当該ＵＢＭ膜２ｃ及びＩＤＴ２の全面を覆ってリブ用ポリマーフィルム７ａを添付した状態を示す。リブ用ポリマーフィルム７ａはホトレジストであり、ホトマスク５ｂを介して紫外線露光を施し（図４（Ｉ）参照）、ＵＢＭ膜２ｃの上にリブ７を形成する（図４（Ｊ）参照）。リブ７を形成した状態を図１１に示す。
圧電板ウエハ１Ａの上に、複数のリブ７を柱としてフィラーを混入したポリイミドフィルムを展張し、ホトマスクを介して露光し、現像して、ＩＤＴ２の上方を覆うカバー層８を形成する。この段階のカバー層８は光硬化しただけで十分な硬さにはなっていないが、後段の熱処理工程で完全に硬化される。カバー層８を形成した後、金属薄膜９を少なくとも３μｍ以上の厚みに蒸着してハーメチックシールし、空隙内を気密封止する（図４（Ｋ））。この気密封止で、より広い温度範囲で十分な気密性を保持することができ、高い信頼性を得ることができる。
次に、ホトレジストの塗布とホトマスクを用いたホトリソによりＩＤＴの端子部である入出力電極２ｂの部分にレジスト開口を形成し、不要な金属薄膜を除去する。カバー層８の上面と側面にはレジストが残留するので、下記で説明する導電接続部材（本実施例では、半田ボール）と金属薄膜９とは電気的に絶縁された状態となる。このプロセスは図示を省略した。
図５（Ｌ）はカバー層８の側面で、ＩＤＴの端子部である入出力電極２ｂの上に半田ボール２３を形成した状態を示す。この半田ボール２３は既知の半田ボール供給装置を用いて入出力電極２ｂ上に供給するが、これに代えて、半田ペーストを印刷し、リフローして、半田バンプを導電接続部材としてもよい。
図５（Ｍ）に示したように、半田ボール２３を形成した多数のＳＡＷ素子を搭載したウエハ１Ａを切断線１０で分離し、個々のＳＡＷ素子とする。分離したＳＡＷ素子は、実装機によりガラスエポキシシートの配線基板１１に搭載される（図５（Ｎ）参照）。配線基板１１の主面にはＳＡＷ素子の半田ボール２３と接合する電極パッド１２が形成されている。また、配線基板１１の反対面（背面）には実装端子１３が形成されており、図示しないビアホールなどで電極パッド１２と電気的に接続している。
ＳＡＷ素子を搭載した配線基板１１は、リフロー炉に通され、半田ボール２３を電極パッド１２に接合する。その後、プラズマ等による洗浄を施す（図５（Ｏ）参照）。
洗浄した後、各ＳＡＷ素子と配線基板１１の間に、封止樹脂１４としてアンダーフィル樹脂を注入して封止する。注入した樹脂は後段のリフロー工程で熱硬化する。この封止樹脂１４としては、エポキシ樹脂が好適である。なお、エポキシ樹脂は熱膨張、熱収縮が大きいので、このエポキシ樹脂にシリカ（酸化珪素）の微粉末を適宜量含有させてコンポジットレジンとすることで、温度変化による接合部の破壊を抑制することができる。封止樹脂で封止した後、切断線１０で個々のＳＡＷデバイス１００に分離する（図５（Ｐ）参照）。
図６は、本実施例の変形例の説明図である。この変形例は、図５（Ｐ）で説明したアンダーフィル樹脂１４による封止に代えて樹脂モールドのデバイス形状としたものである。樹脂モールドの樹脂としては、各種のエポキシ系樹脂が好適である。図６（Ｐ’）に示したように、図５（Ｏ）のプロセスの次に、配線基板１１に搭載したＳＡＷ素子全体を樹脂モールドする。樹脂モールドには、コンプレッション成形、トランスファー成形、インジェクション成形などを用いる。その後切断線１０で個々のＳＡＷデバイス２００に分離する
本実施例によれば、ＩＤＴの振動空間（中空、キャビティー）を樹脂で形成したリブと、フィラー含有の樹脂で形成した高強度のカバー層で構成し、配線基板に安価なガラスエポキシシートを用いたことで、比較的低コストの製造工程によって信頼性の高いＳＡＷデバイス等の圧電部品を提供することができる。
図１２は、本発明の実施例２を説明するＳＡＷデバイスの構造を説明する断面図であって、図１２（ａ）は主要部の断面を、図１２（ｂ）は図１２（ａ）のキャビティーを形成するカバー層の拡大断面を示す。本実施例のＳＡＷデバイス３００は、タンタル酸リチウム（ＬｉＴａＯ3）からなる圧電板１の主面にＩＤＴ２を形成してなるＳＡＷ素子を用いている。本実施例では、ＩＤＴ２はアルミニウム薄膜のパターニングで形成した櫛歯電極２ａと入出力電極２ｂからなる。
本実施例が先に説明した実施例１と異なる点は、ＳＡＷ素子と配線基板１１とを接合する導電接続部材を銅ボールとした点である。図１２に示したＳＡＷデバイス３００は、導電接続部材を銅ボール２４とした点を除いて前記図６に示した実施例１の変形例と同様である。したがって、以下では実施例１（及びその変形例）とは異なる事項のみ説明する。
図１３〜図１４は、本発明の実施例２に係るＳＡＷデバイスの製造方法を説明する工程図であり、図１３乃至図１４を通して付番した（Ｌ’）乃至（Ｐ’）、（Ｐ”）は図５の（Ｌ）乃至（Ｐ）、図６（Ｐ’）のプロセスに対応する。なお、図１４は樹脂モールドに変えてアンダーフィルで封止した実施例２の変形例である。
図１３（Ｌ’）において、導電接続部材としての銅ボール２４は、トーチを用いた放電溶解で銅ワイヤー、あるいはパラジウム（Ｐｄ）被覆銅ワイヤーをボール状としてアンダーバンプメタル等に突起状接続電極を形成するものである。この銅ボールにニッケルメッキを施した後に半田ペーストを塗布してリフロー処理する。図１３（Ｍ’）乃至（Ｏ’）は、導電接続部材が銅ボール２４であることを除いて図５（Ｍ）乃至（Ｏ）と同様のプロセスである。
図１３（Ｐ’）は、図６（Ｐ’）のプロセスに対応し、樹脂モールド１４０で封止してＳＡＷデバイス３００としたものである。
図１４は、図５のプロセス（Ｐ）に対応し、対応していることを（Ｐ”）で示した。図５（Ｐ）に示したものと異なるのは導電接続部材が銅ボール２４であるＳＡＷデバイス４００とした点で、樹脂モールドに変えてアンダーフィルで封止した実施例２の変形例である。
本実施例によっても、ＩＤＴの振動空間（中空、キャビティー）を樹脂で形成したリブと、フィラー含有の樹脂で形成した高強度のカバー層で構成し、配線基板に安価なガラスエポキシ基板を用いたことで、比較的低コストの製造工程によって信頼性の高いＳＡＷデバイス等の圧電部品を提供することができる。
図１５は、本発明の実施例３のＳＡＷデバイスの構造を説明する図であって、図１５（ａ）は主要部の断面を、図１５（ｂ）は図１５（ａ）のキャビティーを形成するカバー層を透視した上面面、図１５（ｃ）は図１５（ａ）の背面図を示す。図１５（ａ）は図１５（ｃ）のＸ−Ｘ線に沿った断面に相当する。本実施例のＳＡＷデバイス５００は、タンタル酸リチウム（ＬｉＴａＯ3）からなる圧電板１の主面にＩＤＴ２を形成してなるＳＡＷ素子を用いている。本実施例では、ＩＤＴ２はアルミニウム薄膜のパターニングで形成し、前記の各実施例と同様に櫛歯電極と入出力電極からなる。
本実施例は、図１５に示したように、ＳＡＷ素子を前記の各実施例とは上下反対向きで配線基板１１に搭載する。本実施例では、配線基板１１と接合するための導電接続部材（半田ボール等）は不要となる。すなわち、ＳＡＷ素子を構成する圧電板１のＩＤＴ２の形成面を上面とし、背面を接着剤１５で配線基板１１に固定する。その後、ＩＤＴ２の入出力電極に接続するＵＢＭ膜２ｃと配線基板側電極端子１８をワイヤー１６で接続する。なお、符号１７は配線基板の実装端子１３を形成するための切り欠き（キャスターレーション）である。
図１６は、本発明の実施例３に係るＳＡＷデバイスの製造方法を説明する要部工程図であり、図１６の（Ｎ”）、（Ｏ”）、（Ｐ”）は、図１３の（Ｎ’）、（Ｏ’）、（Ｐ’）に対応する。図１６に示したように、ＳＡＷ素子を構成する圧電板１はカバー層８が配線基板１１とは反対側に向いて搭載される。ＳＡＷ素子と配線基板１１との接続はワイヤー１６で行われ、樹脂モールドにて封止される。その他の構成は前記の各実施例と同様である。
本実施例によれば、ＩＤＴの振動空間（中空、キャビティー）を樹脂で形成したリブと、フィラー含有の樹脂で形成した高強度のカバー層で構成し、配線基板に安価なガラスエポキシシートを用いたこと、及びＳＡＷ素子と配線基板の電気的接続をワイヤーを用いて行っていることで、前記の各実施例に比べ、耐衝撃性に優れている。また、本実施例は、ワイヤーを用いていることから、より低コストの製造工程によって信頼性の高いＳＡＷデバイス等の圧電部品を提供することができる。
本発明の圧電部品は、極めて高い耐衝撃性、高信頼性が要求されるＳＡＷデバイス、圧電薄膜フィルタ、ＦＢＡＲ（エフバー；Film Bulk Acoustic Resonator）、ＭＥＭＳ（メムス；Micro Electro Mechanical Systems）等の圧電素子・部品及びそれらの製造に広く利用できる。また、所謂フィルタバンク、複数フィルタモジュールなどにも適用でき、あるいは一個の部品に動作特性の異なる圧電素子を複数搭載するものにも適用できる。
１・・圧電板、１Ａ・・圧電ウエハ、２・・ＩＤＴ、２Ａ・・Ａｌ（アルミニウム）薄膜、２ａ・・櫛歯電極、２ｂ・・入出力電極、２ｃ・・ＵＢＭ、２１・・空隙（中空構造、キャビティー）、２３・・半田ボール、２４・・銅ボール、３・・保護膜（ＳｉＯ2）、４・・ホトレジスト層、４ａ−４n・・レジストパターン、４１・・感光性絶縁材膜、４１ａ・・感光性絶縁パターン、５（５ａ−５ｎ）・・ホトマスク、６・・ＵＢＭ膜、７・・リブ、８・・カバー層、８ａ・・樹脂、８ｂ・・フィラー（微小マイカ片）、９・・金属薄膜（ハーメチックシール）、１０・・切断線、１１・・配線基板（ガラスエポキシシ−ト）、１２・・パッド、１３・・実装端子、１４・・封止樹脂）、１４０・・モールド樹脂、１５・・接着剤、１６・・ワイヤー、１７・・切り欠き、１８・・基板側電極端子。

Claims (7)

  1. 主面に櫛歯電極とその入出力電極パターンを形成した圧電板と、前記櫛歯電極の上方に設けたカバー層と、前記櫛歯電極と前記カバー層との間に前記空隙を形成するためのリブと、前記リブの前記圧電板側に設けたアンダーバンプメタル膜と、前記カバー層を覆って前記空隙を気密封止する金属薄膜とからなる圧電素子と、
    前記圧電素子と一体に接合され、前記圧電素子の前記入出力電極と電気的に接続する電極端子と外部機器への実装端子を備えた配線基板とからなる圧電部品であって、
    前記カバー層は、感光性熱硬化性樹脂に透光性フィラーを混入した樹脂フィルムで構成され、
    少なくとも前記圧電板と前記配線基板を樹脂封止してなることを特徴とする圧電部品。
  2. 請求項１において、
    前記透光性フィラーは、白色マイカの微片であり、前記白色マイカの微片を樹脂フィルムの主剤に対して４５乃至５５重量パーセント含有してなることを特徴とする圧電部品。
  3. 請求項１又は２において、
    前記圧電素子の前記入出力電極と前記配線基板の電極端子は、前記カバー層の外側端部に配置された導通接続部材を介して電気的に接続されることを特徴とする圧電部品。
  4. 請求項３において、
    前記入出力電極と配線基板とを電気的に接続する導通接続部材は半田ボールであることを特徴とする圧電部品。
  5. 請求項３において、
    前記入出力電極と配線基板とを電気的に接続する導通接続部材は銅ボールであることを特徴とする圧電部品。
  6. 請求項１又は２において、
    前記圧電素子の前記入出力電極と前記配線基板の電極端子は、ワイヤーにより電気的に接続してなることを特徴とする圧電部品。
  7. 請求項１乃至６の何れかにおいて、
    前記圧電素子は、一個のデバイスに複数搭載されていることを特徴とする圧電部品。
JP2012250824A 2012-11-15 2012-11-15 圧電部品 Pending JP2014099781A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012250824A JP2014099781A (ja) 2012-11-15 2012-11-15 圧電部品
US14/079,640 US9264016B2 (en) 2012-11-15 2013-11-14 Piezoelectric component having a cover layer including resin that contains translucent filler
TW102141370A TW201419596A (zh) 2012-11-15 2013-11-14 壓電零件
CN201310566415.0A CN103824932A (zh) 2012-11-15 2013-11-14 压电零件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012250824A JP2014099781A (ja) 2012-11-15 2012-11-15 圧電部品

Publications (1)

Publication Number Publication Date
JP2014099781A true JP2014099781A (ja) 2014-05-29

Family

ID=50941445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012250824A Pending JP2014099781A (ja) 2012-11-15 2012-11-15 圧電部品

Country Status (1)

Country Link
JP (1) JP2014099781A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016042928A1 (ja) * 2014-09-19 2016-03-24 日本電波工業株式会社 圧電デバイスとその製造方法
JP2016066989A (ja) * 2014-09-19 2016-04-28 日本電波工業株式会社 圧電デバイスとその製造方法
JP2016063937A (ja) * 2014-09-24 2016-04-28 株式会社アドバンテスト 脈波センサユニット
WO2016121453A1 (ja) * 2015-01-26 2016-08-04 日立オートモティブシステムズ株式会社 半導体センサ装置
CN113612461A (zh) * 2021-07-20 2021-11-05 北京航天微电科技有限公司 一种saw滤波器的芯片级气密性封装工艺
WO2023248751A1 (ja) * 2022-06-23 2023-12-28 京セラ株式会社 弾性波装置、弾性波装置の製造方法、および通信装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270975A (ja) * 1996-03-08 1998-10-09 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JP2002232260A (ja) * 2001-02-06 2002-08-16 Matsushita Electric Ind Co Ltd 弾性表面波装置とその製造方法
JP2002290183A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd Ｓａｗデバイスの製造方法
JP2011023930A (ja) * 2009-07-15 2011-02-03 Panasonic Corp 弾性波素子とこれを用いた電子機器
JP2011147097A (ja) * 2009-05-26 2011-07-28 Nippon Dempa Kogyo Co Ltd 圧電部品及びその製造方法
JPWO2012144370A1 (ja) * 2011-04-19 2014-07-28 京セラ株式会社 電子部品および弾性波装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270975A (ja) * 1996-03-08 1998-10-09 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JP2002232260A (ja) * 2001-02-06 2002-08-16 Matsushita Electric Ind Co Ltd 弾性表面波装置とその製造方法
JP2002290183A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd Ｓａｗデバイスの製造方法
JP2011147097A (ja) * 2009-05-26 2011-07-28 Nippon Dempa Kogyo Co Ltd 圧電部品及びその製造方法
JP2011023930A (ja) * 2009-07-15 2011-02-03 Panasonic Corp 弾性波素子とこれを用いた電子機器
JPWO2012144370A1 (ja) * 2011-04-19 2014-07-28 京セラ株式会社 電子部品および弾性波装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016042928A1 (ja) * 2014-09-19 2016-03-24 日本電波工業株式会社 圧電デバイスとその製造方法
JP2016066989A (ja) * 2014-09-19 2016-04-28 日本電波工業株式会社 圧電デバイスとその製造方法
US20170288123A1 (en) * 2014-09-19 2017-10-05 Nihon Dempa Kogyo Co., Ltd. Piezoelectric device and method for manufacturing the same
JP2016063937A (ja) * 2014-09-24 2016-04-28 株式会社アドバンテスト 脈波センサユニット
WO2016121453A1 (ja) * 2015-01-26 2016-08-04 日立オートモティブシステムズ株式会社 半導体センサ装置
JPWO2016121453A1 (ja) * 2015-01-26 2017-06-22 日立オートモティブシステムズ株式会社 半導体センサ装置
CN113612461A (zh) * 2021-07-20 2021-11-05 北京航天微电科技有限公司 一种saw滤波器的芯片级气密性封装工艺
CN113612461B (zh) * 2021-07-20 2024-02-09 北京航天微电科技有限公司 一种saw滤波器的芯片级气密性封装工艺
WO2023248751A1 (ja) * 2022-06-23 2023-12-28 京セラ株式会社 弾性波装置、弾性波装置の製造方法、および通信装置

Similar Documents

Publication Publication Date Title
US9264016B2 (en) Piezoelectric component having a cover layer including resin that contains translucent filler
US7486160B2 (en) Electronic component and manufacturing method thereof
US8436514B2 (en) Acoustic wave device comprising an inter-digital transducer electrode
WO2016042928A1 (ja) 圧電デバイスとその製造方法
KR100642932B1 (ko) 압전 부품
JP2014099781A (ja) 圧電部品
US11277114B2 (en) Elastic wave device and manufacturing method therefor
JP6743830B2 (ja) 弾性波装置
JP2004214469A (ja) 電子デバイスおよびその製造方法
JP2009010559A (ja) 圧電部品及びその製造方法
JP2011147097A (ja) 圧電部品及びその製造方法
JP6315650B2 (ja) 電子デバイス
JP4923486B2 (ja) 電子デバイス、電子デバイスの製造方法
JP5206377B2 (ja) 電子部品モジュール
JP2012151698A (ja) 弾性波デバイス
JP2016066989A (ja) 圧電デバイスとその製造方法
JP2014120966A (ja) 圧電部品
JP2009295625A (ja) 電子部品
JP2006237406A (ja) 樹脂封止型電子部品装置
JP5046770B2 (ja) 圧電部品
JP2010225715A (ja) 振動モジュール
JP2008034515A (ja) 電子装置およびパッケージ
KR20180055369A (ko) 표면탄성파 소자 패키지 및 그 제작 방법
JP2007104458A (ja) 薄膜圧電共振子デバイスおよびその製造方法
JP2008135594A (ja) 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151104

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170605