JP5212297B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5212297B2 JP5212297B2 JP2009171901A JP2009171901A JP5212297B2 JP 5212297 B2 JP5212297 B2 JP 5212297B2 JP 2009171901 A JP2009171901 A JP 2009171901A JP 2009171901 A JP2009171901 A JP 2009171901A JP 5212297 B2 JP5212297 B2 JP 5212297B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- trench
- pad portion
- substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05551—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/13124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01088—Radium [Ra]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Pressure Sensors (AREA)
Description
以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示される半導体装置は、例えば加速度センサ等の力学量センサが設けられたチップと、該センサの信号を処理する処理回路が設けられたチップとがフリップチップ接合されたものである。このような半導体装置は、加速度や角速度等の物理量を検出するものとして、例えば車両等に搭載される。
本実施形態では、第1実施形態と異なる部分についてのみ説明する。本実施形態では、第1トレンチ13内に充填材が充填されていることが特徴となっている。
本実施形態では、第1、第2実施形態と異なる部分についてのみ説明する。本実施形態では、各チップ10、20をフリップチップ接合するのではなく、基板に対して第1半導体チップ10をフリップチップ接合した構造が特徴となっている。
本実施形態では、第1実施形態と異なる部分についてのみ説明する。第1実施形態では、第1半導体チップ10および第2半導体チップ20の両方に第1トレンチ13および第2トレンチ23が形成されたものが示されているが、本実施形態では、第1半導体チップ10に第1トレンチ13が形成され、第2半導体チップ20に第2トレンチ23が形成されていないことが特徴となっている。
第1実施形態では、第1、第2トレンチ13、23は直線部13aと枝部13bとで構成されたものになっているが、第1、第2トレンチ13、23は直線部13aのみで構成されていても良い。
11 第1半導体基板
11a 第1半導体層
11b 第2半導体層
11c 第1絶縁層
12 第1パッド部
13 第1トレンチ
16 充填材
20 第2半導体チップ
21 第2半導体基板
22 第2パッド部
23 第2トレンチ
30 バンプ
50 電子装置
51 基板
52 電極
Claims (37)
- 第1半導体基板(11)と、前記第1半導体基板(11)の上に形成された第1パッド部(12)と、を備えた第1半導体チップ(10)と、
第2半導体基板(21)と、前記第2半導体基板(21)の上に形成された第2パッド部(22)と、を備えた第2半導体チップ(20)と、
前記第1パッド部(12)および前記第2パッド部(22)の上に配置され、前記第1半導体チップ(10)と前記第2半導体チップ(20)とをフリップチップ接合したバンプ(30)とを備え、
前記第1パッド部(12)において前記バンプ(30)が接触した接触面のうち最も外縁側に位置する前記バンプ(30)の端部を第1接合端(14)とすると、
前記第1半導体チップ(10)は、前記第1接合端(14)よりも内側に位置する第1トレンチ(13)を備えており、
前記第1半導体基板(11)は第1半導体層(11a)と第2半導体層(11b)とで第1絶縁層(11c)を挟み込んだSOI基板であり、前記第1半導体層(11a)の上に前記第1パッド部(12)が配置されており、
前記第1トレンチ(13)は、前記第1パッド部(12)を貫通して前記第1半導体基板(11)に達するように形成されて、前記第1半導体基板(11)のうち前記第1半導体層(11a)に形成されており、
前記第1トレンチ(13)の内部は空洞になっているか、もしくはシリコンよりも破壊強度が高い材料である充填材(16)で充填されていることを特徴とする半導体装置。 - 第1半導体基板(11)と、前記第1半導体基板(11)の上に形成された第1パッド部(12)と、を備えた第1半導体チップ(10)と、
第2半導体基板(21)と、前記第2半導体基板(21)の上に形成された第2パッド部(22)と、を備えた第2半導体チップ(20)と、
前記第1パッド部(12)および前記第2パッド部(22)の上に配置され、前記第1半導体チップ(10)と前記第2半導体チップ(20)とをフリップチップ接合したバンプ(30)とを備え、
前記第1パッド部(12)において前記バンプ(30)が接触した接触面のうち最も外縁側に位置する前記バンプ(30)の端部を第1接合端(14)とすると、
前記第1半導体チップ(10)は、前記第1接合端(14)よりも内側に位置する第1トレンチ(13)を備えており、
前記第1半導体基板(11)は第1半導体層(11a)と第2半導体層(11b)とで第1絶縁層(11c)を挟み込んだSOI基板であり、前記第1半導体層(11a)の上に前記第1パッド部(12)が配置されており、
前記第1トレンチ(13)は、前記第1パッド部(12)、前記第1半導体層(11a)および前記第1絶縁層(11c)を貫通して前記第2半導体層(11b)に達するように形成されており、
前記第1トレンチ(13)の内部は空洞になっているか、もしくはシリコンよりも破壊強度が高い材料である充填材(16)で充填されていることを特徴とする半導体装置。 - 第1半導体基板(11)と、前記第1半導体基板(11)の上に形成された第1パッド部(12)と、を備えた第1半導体チップ(10)と、
第2半導体基板(21)と、前記第2半導体基板(21)の上に形成された第2パッド部(22)と、を備えた第2半導体チップ(20)と、
前記第1パッド部(12)および前記第2パッド部(22)の上に配置され、前記第1半導体チップ(10)と前記第2半導体チップ(20)とをフリップチップ接合したバンプ(30)とを備え、
前記第1パッド部(12)において前記バンプ(30)が接触した接触面のうち最も外縁側に位置する前記バンプ(30)の端部を第1接合端(14)とすると、
前記第1半導体チップ(10)は、前記第1接合端(14)よりも内側に位置する第1トレンチ(13)を備えており、
前記第1半導体基板(11)は1枚のシリコン基板で構成されており、
前記第1トレンチ(13)は、前記第1パッド部(12)を貫通して前記シリコン基板で構成された前記第1半導体基板(11)に達するように形成されており、
前記第1トレンチ(13)の内部は空洞になっているか、もしくはシリコンよりも破壊強度が高い材料である充填材(16)で充填されていることを特徴とする半導体装置。 - 前記第1トレンチ(13)は、前記第1接合端(14)よりも内側で一周していることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
- 前記第1トレンチ(13)は、直線状にレイアウトされ、前記接触面の面方向のうち第1の方向に沿って少なくとも2本形成されると共に、前記第1の方向とは異なる第2の方向に沿って少なくとも2本形成されており、前記第1の方向に沿った少なくとも2本と前記第2の方向に沿った少なくとも2本とが互いに交差することにより、前記第1接合端(14)よりも内側で一周していることを特徴とする請求項4に記載の半導体装置。
- 前記第1半導体チップ(10)は、可動部を有するMEMSデバイスが形成されたものであることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。
- 前記第2パッド部(22)において前記バンプ(30)が接触した接触面のうち最も外縁側に位置する前記バンプ(30)の端部を第2接合端(24)とすると、
前記第2半導体チップ(20)は、前記第2接合端(24)よりも内側に位置する第2トレンチ(23)を備えており、
前記第2半導体基板(21)は第3半導体層と第4半導体層とで第2絶縁層を挟み込んだSOI基板であり、前記第3半導体層の上に前記第2パッド部(22)が配置されており、
前記第2トレンチ(23)は、前記第2パッド部(22)を貫通して前記第2半導体基板(21)に達するように形成されて、前記第2半導体基板(21)のうち前記第3半導体層に形成されており、
前記第2トレンチ(23)の内部は空洞になっているか、もしくはシリコンよりも破壊強度が高い材料である充填材(16)で充填されていることを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置。 - 前記第2パッド部(22)において前記バンプ(30)が接触した接触面のうち最も外縁側に位置する前記バンプ(30)の端部を第2接合端(24)とすると、
前記第2半導体チップ(20)は、前記第2接合端(24)よりも内側に位置する第2トレンチ(23)を備えており、
前記第2半導体基板(21)は第3半導体層と第4半導体層とで第2絶縁層を挟み込んだSOI基板であり、前記第3半導体層の上に前記第2パッド部(22)が配置されており、
前記第2トレンチ(23)は、前記第2パッド部(22)、前記第3半導体層および前記第2絶縁層を貫通して前記第4半導体層に達するように形成されており、
前記第2トレンチ(23)の内部は空洞になっているか、もしくはシリコンよりも破壊強度が高い材料である充填材(16)で充填されていることを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置。 - 前記第2パッド部(22)において前記バンプ(30)が接触した接触面のうち最も外縁側に位置する前記バンプ(30)の端部を第2接合端(24)とすると、
前記第2半導体チップ(20)は、前記第2接合端(24)よりも内側に位置する第2トレンチ(23)を備えており、
前記第2半導体基板(21)は1枚のシリコン基板で構成されており、
前記第2トレンチ(23)は、前記第2パッド部(22)を貫通して前記シリコン基板で構成された前記第2半導体基板(21)に達するように形成されており、
前記第2トレンチ(23)の内部は空洞になっているか、もしくはシリコンよりも破壊強度が高い材料である充填材(16)で充填されていることを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置。 - 前記第2トレンチ(23)は、前記第2接合端(24)よりも内側で一周していることを特徴とする請求項7ないし9のいずれか1つに記載の半導体装置。
- 前記第2トレンチ(23)は、直線状にレイアウトされ、前記接触面の面方向のうち第3の方向に沿って少なくとも2本形成されると共に、前記第3の方向とは異なる第4の方向に沿って少なくとも2本形成されており、前記第3の方向に沿った少なくとも2本と前記第4の方向に沿った少なくとも2本とが互いに交差することにより、前記第1接合端(14)よりも内側で一周していることを特徴とする請求項10に記載の半導体装置。
- 前記第2半導体チップ(20)は、可動部を有するMEMSデバイスが形成されたものであることを特徴とする請求項7ないし11のいずれか1つに記載の半導体装置。
- 第1半導体基板(11)と、
前記第1半導体基板(11)の上に形成された第1パッド部(12)と、
前記第1パッド部(12)を貫通して前記第1半導体基板(11)に達する第1トレンチ(13)とを備えた第1半導体チップ(10)と、
第2半導体基板(21)と、
前記第2半導体基板(21)の上に形成された第2パッド部(22)と、
前記第2パッド部(22)を貫通して前記第2半導体基板(21)に達する第2トレンチ(23)とを備えた第2半導体チップ(20)と、
前記第1パッド部(12)および前記第2パッド部(22)の上に配置され、前記第1半導体チップ(10)と前記第2半導体チップ(20)とをフリップチップ接合したバンプ(30)とを備え、
前記第1トレンチ(13)は、前記第1パッド部(12)に前記バンプ(30)が接触した接触面のうちの外縁部に配置され、
前記第2トレンチ(23)は、前記第2パッド部(22)に前記バンプ(30)が接触した接触面のうちの外縁部に配置されており、
前記第1半導体基板(11)は第1半導体層(11a)と第2半導体層(11b)とで第1絶縁層(11c)を挟み込んだSOI基板であり、前記第1半導体層(11a)の上に前記第1パッド部(12)が配置されており、
前記第1トレンチ(13)は、前記第1パッド部(12)を貫通して前記第1絶縁層(11c)に達するように前記第1半導体層(11a)に形成されており、
前記第1トレンチ(13)の内部は空洞になっているか、もしくはシリコンよりも破壊強度が高い材料である充填材(16)で充填されていることを特徴とする半導体装置。 - 前記第1トレンチ(13)は、さらに前記第1絶縁層(11c)を貫通して前記第2半導体層(11b)に達するように前記第1半導体基板(11)に形成されていることを特徴とする請求項13に記載の半導体装置。
- 第1半導体基板(11)と、
前記第1半導体基板(11)の上に形成された第1パッド部(12)と、
前記第1パッド部(12)を貫通して前記第1半導体基板(11)に達する第1トレンチ(13)とを備えた第1半導体チップ(10)と、
第2半導体基板(21)と、
前記第2半導体基板(21)の上に形成された第2パッド部(22)と、
前記第2パッド部(22)を貫通して前記第2半導体基板(21)に達する第2トレンチ(23)とを備えた第2半導体チップ(20)と、
前記第1パッド部(12)および前記第2パッド部(22)の上に配置され、前記第1半導体チップ(10)と前記第2半導体チップ(20)とをフリップチップ接合したバンプ(30)とを備え、
前記第1トレンチ(13)は、前記第1パッド部(12)に前記バンプ(30)が接触した接触面のうちの外縁部に配置され、
前記第2トレンチ(23)は、前記第2パッド部(22)に前記バンプ(30)が接触した接触面のうちの外縁部に配置されており、
前記第1半導体基板(11)は1枚のシリコン基板で構成されており、
前記第1トレンチ(13)は、前記第1パッド部(12)を貫通して前記シリコン基板で構成された前記第1半導体基板(11)に達するように形成されており、
前記第1トレンチ(13)の内部は空洞になっているか、もしくはシリコンよりも破壊強度が高い材料である充填材(16)で充填されていることを特徴とする半導体装置。 - 前記第2半導体基板(21)は第3半導体層と第4半導体層とで第2絶縁層を挟み込んだSOI基板であり、
前記第2トレンチ(23)は、前記第2パッド部(22)を貫通して前記第2絶縁層に達するように前記第3半導体層に形成されており、
前記第2トレンチ(23)の内部は空洞になっているか、もしくはシリコンよりも破壊強度が高い材料である充填材(16)で充填されていることを特徴とする請求項13ないし15のいずれか1つに記載の半導体装置。 - 前記第2トレンチ(23)は、さらに前記第2絶縁層を貫通して前記第4半導体層に達するように前記第2半導体基板(21)に形成されていることを特徴とする請求項16に記載の半導体装置。
- 前記第2半導体基板(21)は1枚のシリコン基板で構成されており、
前記第2トレンチ(23)は、前記第2パッド部(22)を貫通して前記シリコン基板で構成された前記第2半導体基板(21)に達するように形成されており、
前記第2トレンチ(23)の内部は空洞になっているか、もしくはシリコンよりも破壊強度が高い材料である充填材(16)で充填されていることを特徴とする請求項13ないし15のいずれか1つに記載の半導体装置。 - 前記第1トレンチ(13)および前記第2トレンチ(23)のうち少なくとも一方は、直線状にレイアウトされたものであることを特徴とする請求項13ないし18のいずれか1つに記載の半導体装置。
- 前記第1トレンチ(13)および前記第2トレンチ(23)のうち少なくとも一方は、同心円状にレイアウトされたものであることを特徴とする請求項13ないし18のいずれか1つに記載の半導体装置。
- 前記第1トレンチ(13)および前記第2トレンチ(23)のうち少なくとも一方は、複数の円が千鳥状にレイアウトされたものであることを特徴とする請求項13ないし18のいずれか1つに記載の半導体装置。
- 前記第1トレンチ(13)および前記第2トレンチ(23)のうち少なくとも一方は、複数の円が放射状にレイアウトされたものであることを特徴とする請求項13ないし18のいずれか1つに記載の半導体装置。
- 前記第1半導体チップ(10)および前記第2半導体チップ(20)のうちいずれか一方または両方は、可動部を有するMEMSデバイスが形成されたものであることを特徴とする請求項13ないし22のいずれか1つに記載の半導体装置。
- 基板(51)と、前記基板(51)の上に形成された電極(52)と、を備えた電子装置(50)と、
半導体基板(11)と、前記半導体基板(11)の上に形成されたパッド部(12)と、を備えた半導体チップ(10)と、
前記電極(52)および前記パッド部(12)の上に配置され、前記電子装置(50)と前記半導体チップ(10)とをフリップチップ接合したバンプ(30)とを備え、
前記パッド部(12)において前記バンプ(30)が接触した接触面のうち最も外縁側に位置する前記バンプ(30)の端部を接合端(14)とすると、
前記半導体チップ(10)は、前記接合端(14)よりも内側に位置するトレンチ(13)を備え、
前記第1半導体基板(11)は第1半導体層(11a)と第2半導体層(11b)とで第1絶縁層(11c)を挟み込んだSOI基板であり、前記第1半導体層(11a)の上に前記第1パッド部(12)が配置されており、
前記第1トレンチ(13)は、前記第1パッド部(12)を貫通して前記第1半導体基板(11)に達するように形成されて、前記第1半導体基板(11)のうち前記第1半導体層(11a)に形成されており、
前記第1トレンチ(13)の内部は空洞になっているか、もしくはシリコンよりも破壊強度が高い材料である充填材(16)で充填されていることを特徴とする半導体装置。 - 基板(51)と、前記基板(51)の上に形成された電極(52)と、を備えた電子装置(50)と、
半導体基板(11)と、前記半導体基板(11)の上に形成されたパッド部(12)と、を備えた半導体チップ(10)と、
前記電極(52)および前記パッド部(12)の上に配置され、前記電子装置(50)と前記半導体チップ(10)とをフリップチップ接合したバンプ(30)とを備え、
前記パッド部(12)において前記バンプ(30)が接触した接触面のうち最も外縁側に位置する前記バンプ(30)の端部を接合端(14)とすると、
前記半導体チップ(10)は、前記接合端(14)よりも内側に位置するトレンチ(13)を備え、
前記第1半導体基板(11)は第1半導体層(11a)と第2半導体層(11b)とで第1絶縁層(11c)を挟み込んだSOI基板であり、前記第1半導体層(11a)の上に前記第1パッド部(12)が配置されており、
前記第1トレンチ(13)は、前記第1パッド部(12)、前記第1半導体層(11a)および前記第1絶縁層(11c)を貫通して前記第2半導体層(11b)に達するように形成されており、
前記第1トレンチ(13)の内部は空洞になっているか、もしくはシリコンよりも破壊強度が高い材料である充填材(16)で充填されていることを特徴とする半導体装置。 - 基板(51)と、前記基板(51)の上に形成された電極(52)と、を備えた電子装置(50)と、
半導体基板(11)と、前記半導体基板(11)の上に形成されたパッド部(12)と、を備えた半導体チップ(10)と、
前記電極(52)および前記パッド部(12)の上に配置され、前記電子装置(50)と前記半導体チップ(10)とをフリップチップ接合したバンプ(30)とを備え、
前記パッド部(12)において前記バンプ(30)が接触した接触面のうち最も外縁側に位置する前記バンプ(30)の端部を接合端(14)とすると、
前記半導体チップ(10)は、前記接合端(14)よりも内側に位置するトレンチ(13)を備え、
前記第1半導体基板(11)は1枚のシリコン基板で構成されており、
前記第1トレンチ(13)は、前記第1パッド部(12)を貫通して前記シリコン基板で構成された前記第1半導体基板(11)に達するように形成されており、
前記第1トレンチ(13)の内部は空洞になっているか、もしくはシリコンよりも破壊強度が高い材料である充填材(16)で充填されていることを特徴とする半導体装置。 - 前記トレンチ(13)は、前記接合端(14)よりも内側で一周していることを特徴とする請求項24ないし26のいずれか1つに記載の半導体装置。
- 前記トレンチ(13)は、直線状にレイアウトされ、前記接触面の面方向のうち第1の方向に沿って少なくとも2本形成されると共に、前記第1の方向とは異なる第2の方向に沿って少なくとも2本形成されており、前記第1の方向に沿った少なくとも2本と前記第2の方向に沿った少なくとも2本とが互いに交差することにより、前記接合端(14)よりも内側で一周していることを特徴とする請求項27に記載の半導体装置。
- 前記半導体チップ(10)は、可動部を有するMEMSデバイスが形成されたものであることを特徴とする請求項24ないし28のいずれか1つに記載の半導体装置。
- 基板(51)と、
前記基板(51)の上に形成された電極(52)とを備えた電子装置(50)と、
半導体基板(11)と、
前記半導体基板(11)の上に形成されたパッド部(12)と、
前記パッド部(12)を貫通して前記半導体基板(11)に達するトレンチ(13)とを備えた半導体チップ(10)と、
前記電極(52)および前記パッド部(12)の上に配置され、前記電子装置(50)と前記半導体チップ(10)とをフリップチップ接合したバンプ(30)とを備え、
前記トレンチ(13)は、前記パッド部(12)に前記バンプ(30)が接触した接触面のうちの外縁部に配置されており、
前記第1半導体基板(11)は第1半導体層(11a)と第2半導体層(11b)とで第1絶縁層(11c)を挟み込んだSOI基板であり、前記第1半導体層(11a)の上に前記第1パッド部(12)が配置されており、
前記第1トレンチ(13)は、前記第1パッド部(12)を貫通して前記第1絶縁層(11c)に達するように前記第1半導体層(11a)に形成されており、
前記第1トレンチ(13)の内部は空洞になっているか、もしくはシリコンよりも破壊強度が高い材料である充填材(16)で充填されていることを特徴とする半導体装置。 - 前記第1トレンチ(13)は、さらに前記第1絶縁層(11c)を貫通して前記第2半導体層(11b)に達するように前記第1半導体基板(11)に形成されていることを特徴とする請求項30に記載の半導体装置。
- 基板(51)と、
前記基板(51)の上に形成された電極(52)とを備えた電子装置(50)と、
半導体基板(11)と、
前記半導体基板(11)の上に形成されたパッド部(12)と、
前記パッド部(12)を貫通して前記半導体基板(11)に達するトレンチ(13)とを備えた半導体チップ(10)と、
前記電極(52)および前記パッド部(12)の上に配置され、前記電子装置(50)と前記半導体チップ(10)とをフリップチップ接合したバンプ(30)とを備え、
前記トレンチ(13)は、前記パッド部(12)に前記バンプ(30)が接触した接触面のうちの外縁部に配置されており、
前記第1半導体基板(11)は1枚のシリコン基板で構成されており、
前記第1トレンチ(13)は、前記第1パッド部(12)を貫通して前記シリコン基板で構成された前記第1半導体基板(11)に達するように形成されており、
前記第1トレンチ(13)の内部は空洞になっているか、もしくはシリコンよりも破壊強度が高い材料である充填材(16)で充填されていることを特徴とする半導体装置。 - 前記トレンチ(13)は、直線状にレイアウトされたものであることを特徴とする請求項30ないし32のいずれか1つに記載の半導体装置。
- 前記トレンチ(13)は、同心円状にレイアウトされたものであることを特徴とする請求項30ないし32のいずれか1つに記載の半導体装置。
- 前記トレンチ(13)は、複数の円が千鳥状にレイアウトされたものであることを特徴とする請求項30ないし32のいずれか1つに記載の半導体装置。
- 前記トレンチ(13)は、複数の円が放射状にレイアウトされたものであることを特徴とする請求項30ないし32のいずれか1つに記載の半導体装置。
- 前記半導体チップ(10)は、可動部を有するMEMSデバイスが形成されたものであることを特徴とする請求項30ないし36のいずれか1つに記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009171901A JP5212297B2 (ja) | 2008-11-07 | 2009-07-23 | 半導体装置 |
DE102009046549A DE102009046549A1 (de) | 2008-11-07 | 2009-11-09 | Halbleitervorrichtung mit mehreren über einen Bondhügel als Flip-Chip gebondeten Substraten |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008286241 | 2008-11-07 | ||
JP2008286241 | 2008-11-07 | ||
JP2009171901A JP5212297B2 (ja) | 2008-11-07 | 2009-07-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010135739A JP2010135739A (ja) | 2010-06-17 |
JP5212297B2 true JP5212297B2 (ja) | 2013-06-19 |
Family
ID=42105366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009171901A Expired - Fee Related JP5212297B2 (ja) | 2008-11-07 | 2009-07-23 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5212297B2 (ja) |
DE (1) | DE102009046549A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5589907B2 (ja) * | 2011-03-10 | 2014-09-17 | 富士通セミコンダクター株式会社 | 半導体装置、電子デバイス及び電子デバイスの製造方法 |
JP6573005B1 (ja) * | 2018-07-04 | 2019-09-11 | 富士電機株式会社 | 半導体装置 |
DE102018125300A1 (de) * | 2018-10-12 | 2020-04-16 | Osram Opto Semiconductors Gmbh | Elektronisches Bauteil und Verfahren zum Aufbringen von zumindest einem Lötpad auf ein elektronisches Bauteil |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2674567B2 (ja) * | 1995-05-31 | 1997-11-12 | 日本電気株式会社 | 半導体装置 |
JPH11330121A (ja) * | 1998-05-14 | 1999-11-30 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP4397583B2 (ja) * | 2002-12-24 | 2010-01-13 | 株式会社フジクラ | 半導体装置 |
JP3880600B2 (ja) * | 2004-02-10 | 2007-02-14 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP4969822B2 (ja) | 2004-12-06 | 2012-07-04 | 株式会社デンソー | センサ装置 |
JP4670697B2 (ja) * | 2006-03-24 | 2011-04-13 | 株式会社デンソー | センサ装置の製造方法 |
JP2008135507A (ja) * | 2006-11-28 | 2008-06-12 | Seiko Epson Corp | 半導体装置の製造方法 |
-
2009
- 2009-07-23 JP JP2009171901A patent/JP5212297B2/ja not_active Expired - Fee Related
- 2009-11-09 DE DE102009046549A patent/DE102009046549A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE102009046549A1 (de) | 2010-05-20 |
JP2010135739A (ja) | 2010-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7135765B2 (en) | Semiconductor device package and method of making the same | |
TWI389183B (zh) | 堆疊半導體晶片之方法與裝置 | |
KR101542478B1 (ko) | 도전성 포스트를 갖는 상호접속 소자의 제조 방법 | |
TWI497687B (zh) | 半導體裝置及其製造方法 | |
JP5286382B2 (ja) | 半導体装置およびその製造方法 | |
JP2008305897A (ja) | 半導体装置およびその製造方法 | |
TWI337056B (en) | An electronic parts packaging structure | |
JP3574450B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
TWI636545B (zh) | 半導體裝置 | |
TWI710033B (zh) | 包含增強結構之重新分佈層及相關之半導體裝置封裝、系統及方法 | |
JP4863935B2 (ja) | 電子部品パッケージおよびその製造方法 | |
JP2010129959A (ja) | チップを有する半導体装置 | |
JP5212297B2 (ja) | 半導体装置 | |
WO2011021364A1 (ja) | 半導体装置およびその製造方法 | |
JP2001358169A (ja) | 半導体装置 | |
JP2000068328A (ja) | フリップチップ実装用配線基板 | |
JP2019140226A (ja) | 回路基板、回路基板の製造方法及び電子装置 | |
JP5922331B2 (ja) | 半導体装置の配線構造及びその製造方法 | |
WO2016199437A1 (ja) | 半導体装置 | |
JP5006026B2 (ja) | 半導体装置 | |
JP4708090B2 (ja) | 半導体装置およびその製造方法 | |
JP2004343123A (ja) | 半導体装置 | |
JP5065669B2 (ja) | 半導体装置 | |
JP2012134526A (ja) | 半導体装置 | |
JP2001332579A (ja) | 半導体回路装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130211 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5212297 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |