JP2004343123A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004343123A JP2004343123A JP2004144791A JP2004144791A JP2004343123A JP 2004343123 A JP2004343123 A JP 2004343123A JP 2004144791 A JP2004144791 A JP 2004144791A JP 2004144791 A JP2004144791 A JP 2004144791A JP 2004343123 A JP2004343123 A JP 2004343123A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip
- semiconductor
- insulating material
- conductive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 半導体チップ10の側面に絶縁材20が形成されると共に、その絶縁材20の表面上から半導体チップ10のポスト16に延在する導電層24(導電部材)及び配線26(導電部材)を形成させた構成とする。そして、半導体チップ10の側面上に形成される絶縁材20及び導電層24(導電部材)には、ダイシングによって切断された切断面が同一平面に形成されている。
【選択図】 図2
Description
また、本発明の第2の目的は、小型化に対して必要以上に端子間ピッチを切り詰めることなく、端子間ピッチの拡大や、よりファインなチップ(小チップで多ピンのもの)への追従性確保が可能な半導体装置を提供することである。
(1) 突起電極が形成される主面、及び側面を有する半導体チップと、
前記半導体チップの前記主面及び前記側面を覆う絶縁材と、
前記絶縁材の表面上に形成され、前記突起電極と電気的に接続される導電部材と、を備え、
前記半導体チップの前記側面上に形成される前記絶縁材及び前記導電部材には、ダイシングによって切断された切断面が同一平面に形成されていることを特徴とする半導体装置。
また、小型化に対して必要以上に端子間ピッチを切り詰めることなく、端子間ピッチの拡大や、よりファインなチップ(小チップで多ピンのもの)への追従性確保が可能となる。
図1は、第1の実施の形態に係る半導体装置の製造方法を説明するための工程図である。図2は、第1の実施の形態に係る半導体装置を示す概略構成図であり、(a)は平面図であり、(b)は部分断面図である。
図4は、第2の実施の形態に係る半導体装置を示す部分断面図である。
第2の実施の形態は、第1の実施の形態に係る半導体装置100を積層した形態である。本実施形態では、半導体チップ10側面側に形成された互いの導電層24の一端を半田などの接続材30を介して接続して、2つの半導体装置100を積層している。
図5は、第3の実施の形態に係る半導体装置を示す部分断面図である。
第3の実施の形態は、第1の実施の形態に係る半導体装置100を積層した形態である。本実施形態では、半導体チップ10側面側に形成された互いの導電層24に導電性の棒状接続材料32を半田などの接続材30で接着し、この棒状接続材料32を介して、3つの半導体装置100を積層している。また、棒状接続材料32の先端には、接続用端子として半田ボール36が形成されており、この積層した半導体装置の配線基板への搭載は、この半田ボール36を介して行なわれる。
図6は、第4の実施の形態に係る半導体装置の製造方法を説明するための工程図である。図7は、第4の実施の形態に係る半導体装置を示す概略構成図であり、(a)は平面図であり、(b)は部分断面図である。
図9は、第5の実施の形態に係る半導体装置を示す部分断面図である。
第5の実施の形態は、第4の実施の形態に係る半導体装置100上に、例えば、既存のCSP型半導体装置102を積層した形態である。本実施形態の半導体装置104では、半導体装置100裏面の露出された配線38を接続端子として、当該接続端子と、既存のCPS型半導体装置102の接続端子としての半田ボール36とを接続して、2つの半導体装置100、102を積層している。
図10は、第6の実施の形態に係る半導体装置である。
第6の実施形態は、第5の実施の形態に係る半導体装置104を積層した形態である。本実施形態では、半導体装置104(半導体装置100)における互いの導電層24に導電の棒状接続材料32を半田などの接続材30で接着し、この棒状接続材料32を介して、2つの半導体装置104を積層している。但し、上方に積層される半導体装置104には、半田ボール36は形成されていない。
12 ウエハ
13 絶縁膜
14 再配線層
16 ポスト(突起電極)
18 空隙
20 絶縁材
22 貫通孔
24 導電層(導電部材)
26、38 配線(導電部材)
28 ソルダーレジスト
30 接続材
32 棒状接続材料
36 半田ボール
100、102、104 半導体装置
Claims (6)
- 突起電極が形成される主面、及び側面を有する半導体チップと、
前記半導体チップの前記主面及び前記側面を覆う絶縁材と、
前記絶縁材の表面上に形成され、前記突起電極と電気的に接続される導電部材と、を備え、
前記半導体チップの前記側面上に形成される前記絶縁材及び前記導電部材には、ダイシングによって切断された切断面が同一平面に形成されていることを特徴とする半導体装置。 - 前記半導体チップの前記主面上に形成された前記導電部材上に、ソルダーレジストが形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップの前記主面と対向する裏面上に、第2の絶縁材が形成されていることを特徴とする請求項1〜2のいずれか一つに記載の半導体装置。
- 前記半導体チップの前記主面と対向する裏面上に、前記導電部材と電気的に接続される第2の導電部材が形成されていることを特徴とする請求項1〜3ののいずれか一つに記載の半導体装置。
- 前記第2の導電部材上に、第2のソルダーレジストが形成されていることを特徴とする請求項4に記載の半導体装置。
- 前記突起電極の先端に配設された外部端子を有することを特徴とする請求項1〜5のいずれか一つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004144791A JP2004343123A (ja) | 2004-05-14 | 2004-05-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004144791A JP2004343123A (ja) | 2004-05-14 | 2004-05-14 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003138584A Division JP3574450B1 (ja) | 2003-05-16 | 2003-05-16 | 半導体装置、及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004343123A true JP2004343123A (ja) | 2004-12-02 |
Family
ID=33535785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004144791A Pending JP2004343123A (ja) | 2004-05-14 | 2004-05-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004343123A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006179652A (ja) * | 2004-12-22 | 2006-07-06 | Sanyo Electric Co Ltd | 回路装置 |
JP2008016539A (ja) * | 2006-07-04 | 2008-01-24 | Seiko Instruments Inc | 半導体パッケージ及び半導体パッケージの製造方法 |
JP2008016540A (ja) * | 2006-07-04 | 2008-01-24 | Seiko Instruments Inc | 半導体パッケージ及び半導体パッケージの製造方法 |
JP2009277969A (ja) * | 2008-05-16 | 2009-11-26 | Fujikura Ltd | 半導体装置及びその製造方法並びに半導体装置積層体 |
JP2009277970A (ja) * | 2008-05-16 | 2009-11-26 | Fujikura Ltd | 回路配線基板実装体 |
JP2010232705A (ja) * | 2007-02-15 | 2010-10-14 | Headway Technologies Inc | 電子部品パッケージの製造方法 |
KR101534680B1 (ko) * | 2009-02-23 | 2015-07-07 | 삼성전자주식회사 | 적층형 반도체 패키지 |
-
2004
- 2004-05-14 JP JP2004144791A patent/JP2004343123A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006179652A (ja) * | 2004-12-22 | 2006-07-06 | Sanyo Electric Co Ltd | 回路装置 |
US8093699B2 (en) | 2004-12-22 | 2012-01-10 | Sanyo Electric Co., Ltd. | Circuit device with circuit board and semiconductor chip mounted thereon |
JP2008016539A (ja) * | 2006-07-04 | 2008-01-24 | Seiko Instruments Inc | 半導体パッケージ及び半導体パッケージの製造方法 |
JP2008016540A (ja) * | 2006-07-04 | 2008-01-24 | Seiko Instruments Inc | 半導体パッケージ及び半導体パッケージの製造方法 |
JP2010232705A (ja) * | 2007-02-15 | 2010-10-14 | Headway Technologies Inc | 電子部品パッケージの製造方法 |
US8415793B2 (en) | 2007-02-15 | 2013-04-09 | Headway Technologies, Inc. | Wafer and substructure for use in manufacturing electronic component packages |
JP2009277969A (ja) * | 2008-05-16 | 2009-11-26 | Fujikura Ltd | 半導体装置及びその製造方法並びに半導体装置積層体 |
JP2009277970A (ja) * | 2008-05-16 | 2009-11-26 | Fujikura Ltd | 回路配線基板実装体 |
KR101534680B1 (ko) * | 2009-02-23 | 2015-07-07 | 삼성전자주식회사 | 적층형 반도체 패키지 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3574450B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP5215605B2 (ja) | 半導体装置の製造方法 | |
TWI389183B (zh) | 堆疊半導體晶片之方法與裝置 | |
KR101277429B1 (ko) | 스택 다이 bga 또는 lga 컴포넌트 어셈블리 | |
US9876002B2 (en) | Microelectronic package with stacked microelectronic units and method for manufacture thereof | |
US8487421B2 (en) | Microelectronic package with stacked microelectronic elements and method for manufacture thereof | |
KR100511728B1 (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
US9165878B2 (en) | Semiconductor packages and methods of packaging semiconductor devices | |
JP5215587B2 (ja) | 半導体装置 | |
KR20080094251A (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
WO2013192194A1 (en) | Microelectronic assembly tolerant to misplacement of microelectronic elements therein | |
KR20210028084A (ko) | 패키지 구조와 그 제조 방법 | |
US11289454B2 (en) | Semiconductor package including dam structure surrounding semiconductor chip and method of manufacturing the same | |
US9324681B2 (en) | Pin attachment | |
JP2004214543A (ja) | 半導体装置及びその製造方法 | |
JP5358089B2 (ja) | 半導体装置 | |
KR20210042212A (ko) | 반도체 패키지 | |
EP2880684B1 (en) | Microelectronic assembly | |
JP2004342861A (ja) | チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造 | |
JP2009176978A (ja) | 半導体装置 | |
TWI768874B (zh) | 封裝結構及其製作方法 | |
JP2004343123A (ja) | 半導体装置 | |
KR20100096914A (ko) | 반도체 패키지 및 이를 이용한 스택 패키지 | |
JP4313742B2 (ja) | 半導体装置の製造方法 | |
KR101068305B1 (ko) | 적층형 반도체 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080624 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080714 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081212 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090107 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090202 |