JP3880600B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3880600B2
JP3880600B2 JP2005000305A JP2005000305A JP3880600B2 JP 3880600 B2 JP3880600 B2 JP 3880600B2 JP 2005000305 A JP2005000305 A JP 2005000305A JP 2005000305 A JP2005000305 A JP 2005000305A JP 3880600 B2 JP3880600 B2 JP 3880600B2
Authority
JP
Japan
Prior art keywords
electrode
electrode pad
wiring
protective film
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005000305A
Other languages
English (en)
Other versions
JP2005260207A (ja
Inventor
嘉文 中村
隆将 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005000305A priority Critical patent/JP3880600B2/ja
Priority to KR1020050009153A priority patent/KR100699308B1/ko
Priority to CNB2005100083240A priority patent/CN100521172C/zh
Priority to TW094103311A priority patent/TWI257675B/zh
Priority to US11/050,698 priority patent/US7642646B2/en
Publication of JP2005260207A publication Critical patent/JP2005260207A/ja
Application granted granted Critical
Publication of JP3880600B2 publication Critical patent/JP3880600B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G17/00—Cultivation of hops, vines, fruit trees, or like trees
    • A01G17/04—Supports for hops, vines, or trees
    • A01G17/10—Holders for boughs or branches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G7/00—Botany in general
    • A01G7/06—Treatment of growing trees or plants, e.g. for preventing decay of wood, for tingeing flowers or wood, for prolonging the life of plants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ecology (AREA)
  • Environmental Sciences (AREA)
  • Botany (AREA)
  • Forests & Forestry (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Wood Science & Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は外部接続用の金属突起電極を有した半導体装置およびその製造方法に関する。
近年、ノートパソコンや液晶型ＴＶの普及によって、液晶パネルの需要が大きく伸びてきており、液晶パネルを動作させるための半導体装置の需要もまた大きく伸びている。一方で、ノートパソコンなどを普及価格化するために液晶パネルや半導体装置のコストダウンの要求が強くなってきており、ＴＣＰ（Tape Carrier Package）実装やＣＯＧ（Chip on Glass）実装のように半導体装置を直接に実装基板に異方性導電シート等を使用して実装する方法が多用されている。ＴＣＰ実装やＣＯＧ実装などでは、実装基板と半導体装置の外部電極との接続の安定性が重要な技術課題である。
図１０は半導体装置（半導体チップ）上における外部電極としての入出力パッドの一般的な配置を示し、半導体素子が形成され回路を構成している能動領域２１の外側であって、半導体装置２２の周縁領域に入出力パッド２３が設けられている。入出力パッド２３は、図１１に拡大図示するように、半導体基板１の表面に形成されたアルミニウム合金主体の電極パッド２と、その上に外部リードと接続するために形成された金やニッケル等の金属突起電極３とを少なくとも備えている。また金属突起電極３を電解めっき技術などで形成するために予め、電極パッド２の周縁部まで覆うように保護膜４が形成されている。電極パッド２と金属突起電極３の材料の組み合わせによってはバリアメタル層５が形成される。図示を省略するが、ＴＣＰのリード接続の信頼性を高めるために、金属突起電極３を電極パッド２よりも少なくとも一方向に大きくのばして接続面積を大きくしたものもある（例えば特許文献１参照）。
特開２００１−１１０８３３号公報
ところが、上記したように電極パッド２の周縁部を覆う保護膜４を形成すると、保護膜４で覆われない電極パッド２の表面と保護膜４の表面とで段差が生じ、その上に形成される金属突起電極３の表面に段差が発生する。つまり、段差のある電極パッド２と保護膜４との表面に電解めっき技術などで金属突起電極３を形成するため、金属突起電極３に凸部３ａと凹部３ｂとが形成されるのである。段差が発生するとはいえ、金属突起電極３の突起形状を安定に形成できる技術は電解めっき以外にないため、この工法が使用されているのが現状である。
しかし段差が存在すると、ＣＯＧ実装などで金属突起電極３を実装基板上に異方性導電シートを介して接続する時に、異方性導電シート中の導電粒子が密着できる部分とできない部分とが生じることがあり、導電粒子が十分に密着しない場合に、半導体装置と実装基板との接続抵抗が設計値よりも大きくなったり、ばらつく。この対策として、たとえば導電粒子を段差以上に十分に大きくする方法があるが、隣接した金属突起電極３とのショートの可能性が高くなるため、狭ピッチの半導体装置への適用は困難である。
本発明は上記問題を解決するもので、外部接続用の金属突起電極の接続安定性を確保できる半導体装置およびその製造方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、電極パッドと、前記電極パッドの周縁部を覆う保護膜と、前記電極パッド上方に形成された金属突起電極とからなる入出力パッドを備えた半導体装置であって、前記電極パッドの周囲に前記電極パッドに近接して１または複数本の配線が配置され、前記配線は前記保護膜によって覆われており、前記金属突起電極の全ての周縁が、前記配列された電極パッドおよび配線の最外端部とその外側の半導体基板表面との段差に基づいて前記保護膜の表面に形成された傾斜部よりも内側に位置し、かつ、前記金属突起電極の全ての周縁が、前記配線の上、または、前記電極パッドおよび前記配線の上に位置していることを特徴とする。
また本発明の半導体装置は、電極パッドと、前記電極パッドの周縁部を覆う保護膜と、前記電極パッド上方に形成された金属突起電極とからなる入出力パッドを備えた半導体装置であって、前記電極パッドは半導体基板の端部に沿って配置され、前記電極パッドよりも基板内側に前記電極パッドに近接して配線が配置され、前記配線は前記保護膜によって覆われており、前記金属突起電極の全ての周縁が、前記配列された電極パッドおよび配線の最外端部とその外側の半導体基板表面との段差に基づいて前記保護膜の表面に形成された傾斜部よりも内側に位置し、かつ、前記金属突起電極の全ての周縁が、前記電極パッドおよび前記配線の上に位置していることを特徴とする。
上記構成によれば、電極パッドに近接して配線が形成されているため、電極パッドの周縁部およびその周囲領域を覆う保護膜は比較的平坦に形成され、金属突起電極はその比較的平坦な保護膜上に周縁部が載ることで平坦な表面を持つことになる。したがって、電極パッドが小さくても金属突起電極の表面に平坦な領域を十分に確保することができ、異方性導電シート等による接続安定性を確保できる。
複数個の電極パッドの周囲に配線が形成され、前記複数個の電極パッド上方に１の金属突起電極が形成されていることを特徴とする。電極パッドもしくは配線の１端辺が、これらがその上に形成されている半導体基板の１辺に対向していることを特徴とする。電極パッドの全周を囲むように配線が配置されていることを特徴とする。
本発明の半導体装置の製造方法は、電極パッドと、前記電極パッドの周縁部を覆う保護膜と、前記電極パッド上方に形成された金属突起電極とからなる入出力パッドを備えた半導体装置の製造方法であって、半導体基板上に前記電極パッドを配置する工程と、前記電極パッドの周囲に前記電極パッドに近接して１または複数本の配線を配置する工程と、前記電極パッドの周縁部と前記配線とを覆うように前記保護膜を形成する工程と、前記電極パッドおよび前記配線の上方に前記金属突起電極を形成する工程とを有し、前記金属突起電極はその全ての周縁が、前記配列された電極パッドおよび配線の最外端部とその外側の半導体基板表面との段差に基づいて前記保護膜の表面に形成された傾斜部よりも内側に位置し、かつ、前記金属突起電極の全ての周縁が、前記配線の上、または、前記電極パッドおよび前記配線の上に位置するように形成することを特徴とする。
また本発明の半導体装置の製造方法は、電極パッドと、前記電極パッドの周縁部を覆う保護膜と、前記電極パッド上方に形成された金属突起電極とからなる入出力パッドを備えた半導体装置の製造方法であって、半導体基板上の端部に沿って前記電極パッドを配置する工程と、前記電極パッドよりも基板内側に前記電極パッドに近接して配線を配置する工程と、前記電極パッドの周縁部と前記配線とを覆うように前記保護膜を形成する工程と、前記電極パッドおよび前記配線の上方に前記金属突起電極を形成する工程とを有し、前記金属突起電極はその全ての周縁が、前記配列された電極パッドおよび配線の最外端部とその外側の半導体基板表面との段差に基づいて前記保護膜の表面に形成された傾斜部よりも内側に位置し、かつ、前記金属突起電極の全ての周縁が、前記電極パッドおよび前記配線の上に位置するように形成することを特徴とする。
複数個の電極パッドの周囲に配線を形成し、前記複数個の電極パッド上方に１の金属突起電極を形成することを特徴とする。電極パッドもしくは配線の１端辺を半導体基板の１辺に対向させて形成することを特徴とする。電極パッドの全周を囲むように配線を配置することを特徴とする。
本発明の半導体装置は、外部接続用の金属突起電極を、電極パッドに近接した配線の上に周縁部が載るように形成したことにより、電極パッドの周縁部およびその周囲領域を覆う保護膜を比較的平坦に形成することができ、この比較的平坦な保護膜に載る金属突起電極の周縁部に平坦な表面を持たせることができる。したがって、電極パッドが小さくても金属突起電極の表面に平坦な領域を十分に確保することが可能になり、ＣＯＧ実装などでの異方性導電シート等による接続安定性を確保できる。
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は本発明の一実施形態における半導体装置の入出力パッド部分の構造を示す断面図、図２は同入出力パッド部分の平面図である。入出力パッドは一般に、半導体装置（半導体チップ）において、トランジスタ、抵抗、キャパシタ、ダイオードや配線等、半導体素子が形成され内部回路が構成されている能動領域の外側、半導体基板の周縁領域に位置している（図１０参照）。
図１および図２において、半導体基板１の表面に、内部回路に接続した電極パッド２と複数の配線６とが同一層にて形成され、電極パッド２の周縁部と配線６と半導体基板１表面とを覆う保護膜４が少なくとも一層形成されている。保護膜４の開口部４ａから露出した電極パッド２上および保護膜４上には、バリアメタル層５を介して金属突起電極３が形成されている。電極パッド２の下方の半導体基板１内には、トランジスタなどが形成された能動領域７が設けられていることもある。
複数の配線６は、矩形の電極パッド２を囲むように、且つ電極パッド２に近接して形成されている。これら配線６は、電極パッド２と同等の厚みを有しており、互いに平行に間隔をおいて配置されている。詳細には、矩形の電極パッド２の互いに平行な一対の辺のそれぞれの近傍に、各辺に沿って伸びる配線６が配置され、もう一対の辺のそれぞれの近傍に、各辺と交わる方向に沿って伸びる配線６が形成されている。また配線６と電極パッド２とで矩形の領域を占めている。各配線６は、電極パッド２に対して電気的に分離されてあるいは接続されて、内部回路に繋がっているか、あるいは内部回路に全く繋がらないダミー配線として形成されている。
保護膜４は、電極パッド２の周縁部と配線６とその周囲の半導体基板１表面との上にほぼ均一な膜厚で形成されており、電極パッド２，配線６と半導体基板１表面との境界部分は傾斜している。
金属突起電極３は、電極パッド２に中心を合わせて、各配線６の外端部と半導体基板１表面との境界部分の保護膜４の傾斜部４ｂ（以下、単に保護膜４の傾斜部４ｂという）よりも内側に外端が位置するように形成されている。ここでは金属突起電極３と傾斜部４ｂとの距離をＬ１で示している。金属突起電極３の表面は、保護膜４の開口部４ａから露出した電極パッド２の表面と保護膜４の表面との高さの差に依存して凹凸状をなしている。以下、保護膜４の上に載った高位部分を凸部３ａと呼び、開口部４ａから露出した電極パッド２の上に載った低位部分を相対的に凹部３ｂと呼ぶ。
上記半導体装置の製造方法について、図３の工程図により説明する。
図３（ａ）に示すように、半導体素子形成済みの半導体基板１に電極パッド２および配線６をスパッタやＣＶＤ技術などにより形成する。電極パッド２および配線６の材料としてはアルミニウムや銅を主成分とする導電体を好適に使用できる。
次に図３（ｂ）に示すように、開口部４ａを持った保護膜４を形成する。この保護膜４はＣＶＤ技術を利用して形成し、フォトリソグラフィーとドライエッチングなどの技術によりパターン形成することができる。保護膜４の材料としては、ＳｉＮのほか、ＳｉやＧａ等を主成分とする材料を好適に使用できる。なおＣＶＤ法などで成膜すると、下地のパターンに倣って膜が形成されるが、境界部分では完全にはパターンに倣えず、傾斜部４ｂなどが形成される。
次に図３（ｃ）に示すように、電極パッド２と保護膜４との全面にスパッタ技術などを利用して所望の厚みのバリアメタル層５を形成する。バリアメタル層５には、Ｔｉのほか、ＴｉＷ、Ｗ、Ｐｄ、Ｃｒ等の材料を使用できる。
次に図３（ｄ）に示すように、電極パッド２上にバリアメタル層５を介して金属突起電極３を形成する。この金属突起電極３は、上述したように保護膜４の傾斜部４ｂよりも内側に外端が位置するように形成する。所望の位置とサイズに金属突起電極３を形成するために、一般にフォトリソグラフィーと電解メッキなどの技術が用いられる。ここでは、バリアメタル層５をシード層としてメッキを成長させ、金属突起電極３をパターニングし、金属突起電極３よりも外周側のバリアメタル層５を金属突起電極３をマスクとしてエッチングした。金属突起電極３には金やニッケル等の材料を使用できる。
なおバリアメタル層５は、電極パッド２と金属突起電極３との材料組み合わせによっては、金属突起電極３の形成時に電極パッド２の溶解などが起きるので、それを避けるために介在させるのが望ましい。
このような入出力パッド部分においては、金属突起電極３は保護膜４の傾斜部４ｂよりも内側に形成されているので、その凹凸形状は概ね保護膜４の開口部４ａでの段差にのみ基づいて形成される。配線６どうしの間隙や電極パッド２と配線６との間隙の上の保護膜４の表面に形成される段差は小さいのでその影響はほとんど受けない。このため、金属突起電極３の凸部３ａの上面は、電極パッド２に近接した配線が存在しない従来構造に比べて面積が大きくなり、かつ、ほぼ平坦になる。よって、ガラス基板などの実装基板との間に配置される異方性導電シート中の導電フィラーの接触確率が高くなり、安定した接合を実現できる。金属突起電極３の表面側から加重を加えて実装する際も、保護膜４にクラックなどの不良は発生しにくく、抵抗値高安定性のある実装を実現できる。実装時の荷重を
電極パッド２と配線とで受けるので、電極パッド２の下方の能動領域７への影響も少ない。
図１、図２に示した入出力パッド部分の具体例を挙げる。電極パッド２を４０μｍ×４０μｍサイズとし、配線６を３０μｍ幅、電極パッド２との間隔１μｍとして、それぞれ９００ｎｍ厚みにて形成し、その上に保護膜４を約１０００ｎｍ厚みにて形成し、その上にバリアメタル層５を２００ｎｍ厚みにて形成し、さらにその上に、保護膜４の傾斜部４ｂより２μｍ内側に外端が位置するように金属突起電極３を１７μｍ厚みにて形成した。
その結果、保護膜４には、配線６どうしの間隙に基づく段差が３００ｎｍ生じたが、この段差上に位置する金属突起電極３の凸部３ａの上面には特に凹凸は形成されなかった。この電極構造を持った半導体装置を、金属突起電極３の表面側から２００Ｎ／ｍｍ２の加重を加えて実装したところ、保護膜４にクラックなどの不良を生じることなく、良好に接合できた。
図４から図８に、本発明に係る他の入出力パッド部分の電極パッド、配線、金属突起電極のレイアウトを示す。保護膜４とバリアメタル層５の配置は図１と同様なので図示を省略している。
図４に示す入出力パッドでは、矩形の電極パッド２の３方に配線６を配置し、これら電極パッド２と配線６との上に、金属突起電極３を配置している。２ａは電極パッド２の保護膜からの露出部を示している。この電極構造でも、金属突起電極３を図１に示したのと同様に保護膜４の傾斜部４ｂよりも内側に形成することで、図１に示した電極構造と同様の効果が得られる。電極パッド２の一部を金属突起電極３外に引き出すこの構造では、電極パッド２及び配線６の引き回し自由度も向上する。
図５に示す入出力パッドでは、矩形の電極パッド２の周囲を囲むように形成する複数の配線６の内、１本の配線６ａを半導体基板１の端部１ａに沿って配置し、この配線６ａとそれよりも基板内側に位置する電極パッド２と配線６との上に、金属突起電極３を配置している。この電極構造でも、金属突起電極３を図１に示したのと同様に保護膜４の傾斜部４ｂよりも内側に形成することで、図１に示した電極構造と同様の効果が得られる。
図６に示す入出力パッドでは、矩形の電極パッド２を半導体基板１の端部１ａに沿って配置し、この電極パッド２とそれよりも基板内側に配置した配線６との上に、金属突起電極３を配置している。この電極構造でも、金属突起電極３を図１に示したのと同様に保護膜４の傾斜部４ｂよりも内側に形成することで、図１に示した電極構造と同様の効果が得られる。
さらに、これら図５，図６に示す入出力パッドは、半導体基板１の端部１ａに沿って形成された配線６ａあるいは電極パッド２の上の保護膜４に金属突起電極３の３方の周縁部が載った構造であるため、ＴＣＰなどのテープ基板実装で半導体チップとテープ基板との間の熱膨張係数差によって発生する引き剥がしの応力に対して有効である。つまり、この引き剥がしの力は半導体チップの外側から内側に向かって発生するため、金属突起電極３の下部にも引き剥がしの力がかかり、その個所に不連続部分があるとクラック等が発生しやすくなるのであるが、図５，図６に示した構造では、半導体基板１の端部１ａに沿った配線６ａあるいは電極パッド２には不連続部分がないため、クラック等は発生しにくい。
図７に示す入出力パッドでは、矩形の電極パッド２を囲むように四角枠状の配線６を配置し、この電極パッド２と配線６との上に金属突起電極３を配置している。この電極構造でも、金属突起電極３を図１に示したのと同様に保護膜４の傾斜部４ｂよりも内側に形成することで、図１に示した電極構造と同様の効果が得られる。さらにこの構造では、配線６に不連続個所が存在しないため、金属突起電極３の凸部３ａの上面の平坦度はより高くなる。
図８に示す入出力パッドでは、２個の電極パッド２Ａ，２Ｂの周囲に複数の配線６を近接して配置し、電極パッド２Ａ，２Ｂと配線６との上に金属突起電極３を配置している。
詳細には、２個の電極パッド２Ａ，２Ｂの間に、その対向した各辺に沿う方向に伸びる配線６ｂを配置し、一方の電極パッド２Ａの残りの３辺を囲むように複数の配線６を配置し、もう一方の電極パッド２Ｂの残りの２辺に沿う配線６を配置している。
この電極構造でも、金属突起電極３を図１に示したのと同様に保護膜４の傾斜部４ｂよりも内側に形成することで、図１に示した電極構造と同様の効果が得られる。さらにこの構造では、金属突起電極３が２個の電極パッド２Ａ，２Ｂ上にあるため、保護膜４から露出した電極パッド２の露出部２Ａａ，２Ｂａが小さい場合も金属突起電極３の接合安定性が増し、金属突起電極３の表面の平坦領域も増大する。なお配線６ｂは電極パッド２Ａ，２Ｂとは別個の回路に電気的に接続したものであってよい。
図９に示す入出力パッド部分では、電極パッド２の周囲の複数の配線６は、それぞれ幅狭く、且つ間隔を小さくして形成されている。このため、電極パッド２の周縁部から複数の配線６の外側の半導体基板１表面にわたって形成された保護膜４には、電極パッド２から最も遠い配線６の外端部と半導体基板１表面との境界部分に傾斜部４ｂが形成される他、配線６どうしの間隙あるいは配線６，電極パッド２間の間隙と保護膜４の膜厚とに見合った複数の傾斜部４ｃが形成される。これら複数の傾斜部４ｃは、前記間隙が十分に小さいため、ジグザグ状に連なっている。
この傾斜部４ｃにおける保護膜５の段差は１μｍ以下とするのが望ましい。１μｍを超える段差が形成されると、金属突起電極３の凸部７にも凹凸が形成されてしまう。段差が１μｍ以下であれば、電解めっきで金属突起電極３が形成される際に凹凸が吸収される。
上記したように傾斜部４ｃどうし連なる場合には段差は比較的小さくなり、金属突起電極３の凸部７には顕著な凹凸は形成されにくい。
このようにして形成された入出力パッド部分では、金属突起電極３の凸部３ａの上面は、電極パッド２に近接した配線６が存在しない従来構造に比べて面積が大きくなり、かつ、ほぼ平坦になる。よって、ガラス基板などの実装基板との間に配置される異方性導電シート中の導電フィラーの接触確率が高くなり、安定した接合を実現できる。金属突起電極３の表面側から加重を加えて実装する際も、保護膜４にクラックなどの不良は発生しにくく、抵抗値高安定性のある実装を実現できる。
図９に示した入出力パッド部分の具体例を挙げる。電極パッド２を４０μｍ×４０μｍサイズとし、配線６を１μｍ幅、隣接する配線６や電極パッド２との間隔１μｍとして、それぞれ９００ｎｍ厚みにて形成し、その上に保護膜４を約１０００ｎｍ厚みで形成し、その上にバリアメタル層５を２００ｎｍ厚みで形成し、さらにその上に金属突起電極３を１７μｍ厚みにて、保護膜４の傾斜部４ｂより１μｍ内側に外端が位置するように形成した。
その結果、保護膜４には、電極パッド２と配線６との間隙や配線６どうしの間隙に基づく段差が３００ｎｍ生じたが、この段差上に位置する金属突起電極３の凸部３ａの上面には特に凹凸は形成されなかった。この電極構造を持った半導体装置を、金属突起電極３の表面側から２００Ｎ／ｍｍ２の加重を加えて実装したところ、保護膜４にクラックなどの不良を生じることなく、良好に接合できた。
以上説明したように、本発明の各半導体装置は、外部接続用の金属突起電極を、電極パッドに近接した配線の上にも周縁部が載るように形成するので、電極パッドの周縁部およびその周囲領域を覆う保護膜を比較的平坦に形成することができ、この比較的平坦な保護膜に載る金属突起電極の周縁部に平坦な表面を持たせることができる。したがって、電極パッドが小さくても金属突起電極の表面に平坦な領域を十分に確保することができ、ＣＯＧ実装などでの異方性導電シート等による接続安定性を確保できる。
複数個の電極パッドの周囲に配線を形成し、前記複数個の電極パッドを接続するように金属突起電極を形成することで、金属突起電極の接合安定性が増し、金属突起電極の表面の平坦領域も増加する。
金属突起電極の外端部を、配列された電極パッドおよび配線の最外端部とその外側の半導体基板表面との段差に基づいて保護膜の表面に形成された傾斜部よりも内側に配置することで、ＣＯＧ実装時などの圧力への応力による保護膜のクラックも抑制できる。
電極パッドと配線との間隙および配線どうしの間隙の上の保護膜の表面に形成された複数の傾斜部が互いに連続するように間隙および膜厚を設定することで、その傾斜部の段差が比較的小さくなり、その上に形成される金属突起電極で吸収されてしまうため、金属突起電極の表面の平坦度を確保できる。
単一の電極パッドまたは配線の上の保護膜に三方の周縁部が載るように金属突起電極を形成することで、配線の引き回し性が向上する。
配線を、電極パッドを囲んで連続して形成することで、配線の不連続箇所がないぶん、金属突起電極の表面の平坦度を高くできる。
本発明に係る半導体装置は、液晶パネルを動作させるための半導体装置など、外部接続用の金属突起電極を有してＣＯＧ実装等される半導体装置として有用である。
本発明の一実施形態における半導体装置の入出力パッド部分の断面図 図１の半導体装置の入出力パッド部分の平面図 図１の半導体装置の製造方法を説明する工程図 本発明の他の入出力パッド部分の電極パッド、配線、金属突起電極のレイアウト図 本発明のさらに他の入出力パッド部分の電極パッド、配線、金属突起電極のレイアウト図 本発明のさらに他の入出力パッド部分の電極パッド、配線、金属突起電極のレイアウト図 本発明のさらに他の入出力パッド部分の電極パッド、配線、金属突起電極のレイアウト図 本発明のさらに他の入出力パッド部分の電極パッド、配線、金属突起電極のレイアウト図 本発明のさらに他の入出力パッド部分の断面図 従来よりある半導体装置の概略構成を示す平面図 従来の半導体装置の入出力パッド部分の断面図
符号の説明
１ 半導体基板
１ａ 半導体基板端部
２ 電極パッド
２ａ 電極パッドの保護膜開口部からの露出部
３ 金属突起電極
３ａ 凸部
４ 保護膜
４ａ 開口部
４ｂ 傾斜部
４ｃ 傾斜部
４ｄ 開口部
５ バリアメタル層
６ 配線
２Ａ，２Ｂ 電極パッド

Claims (10)

  1. 電極パッドと、前記電極パッドの周縁部を覆う保護膜と、前記電極パッド上方に形成された金属突起電極とからなる入出力パッドを備えた半導体装置であって、
    前記電極パッドの周囲に前記電極パッドに近接して１または複数本の配線が配置され、前記配線は前記保護膜によって覆われており、
    前記金属突起電極の全ての周縁が、前記配列された電極パッドおよび配線の最外端部とその外側の半導体基板表面との段差に基づいて前記保護膜の表面に形成された傾斜部よりも内側に位置し、かつ、前記金属突起電極の全ての周縁が、前記配線の上、または、前記電極パッドおよび前記配線の上に位置していることを特徴とする半導体装置。
  2. 電極パッドと、前記電極パッドの周縁部を覆う保護膜と、前記電極パッド上方に形成された金属突起電極とからなる入出力パッドを備えた半導体装置であって、
    前記電極パッドは半導体基板の端部に沿って配置され、前記電極パッドよりも基板内側に前記電極パッドに近接して配線が配置され、前記配線は前記保護膜によって覆われており、
    前記金属突起電極の全ての周縁が、前記配列された電極パッドおよび配線の最外端部とその外側の半導体基板表面との段差に基づいて前記保護膜の表面に形成された傾斜部よりも内側に位置し、かつ、前記金属突起電極の全ての周縁が、前記電極パッドおよび前記配線の上に位置していることを特徴とする半導体装置。
  3. 複数個の電極パッドの周囲に配線が形成され、前記複数個の電極パッド上方に１の金属突起電極が形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 電極パッドもしくは配線の１端辺が、これらがその上に形成されている半導体基板の１辺に対向していることを特徴とする請求項１に記載の半導体装置。
  5. 電極パッドの全周を囲むように配線が配置されていることを特徴とする請求項１に記載の半導体装置。
  6. 電極パッドと、前記電極パッドの周縁部を覆う保護膜と、前記電極パッド上方に形成された金属突起電極とからなる入出力パッドを備えた半導体装置の製造方法であって、
    半導体基板上に前記電極パッドを配置する工程と、前記電極パッドの周囲に前記電極パッドに近接して１または複数本の配線を配置する工程と、前記電極パッドの周縁部と前記配線とを覆うように前記保護膜を形成する工程と、前記電極パッドおよび前記配線の上方に前記金属突起電極を形成する工程とを有し、
    前記金属突起電極はその全ての周縁が、前記配列された電極パッドおよび配線の最外端部とその外側の半導体基板表面との段差に基づいて前記保護膜の表面に形成された傾斜部よりも内側に位置し、かつ、前記金属突起電極の全ての周縁が、前記配線の上、または、前記電極パッドおよび前記配線の上に位置するように形成することを特徴とする半導体装置の製造方法。
  7. 電極パッドと、前記電極パッドの周縁部を覆う保護膜と、前記電極パッド上方に形成された金属突起電極とからなる入出力パッドを備えた半導体装置の製造方法であって、
    半導体基板上の端部に沿って前記電極パッドを配置する工程と、前記電極パッドよりも基板内側に前記電極パッドに近接して配線を配置する工程と、前記電極パッドの周縁部と前記配線とを覆うように前記保護膜を形成する工程と、前記電極パッドおよび前記配線の上方に前記金属突起電極を形成する工程とを有し、
    前記金属突起電極はその全ての周縁が、前記配列された電極パッドおよび配線の最外端部とその外側の半導体基板表面との段差に基づいて前記保護膜の表面に形成された傾斜部よりも内側に位置し、かつ、前記金属突起電極の全ての周縁が、前記電極パッドおよび前記配線の上に位置するように形成することを特徴とする半導体装置の製造方法。
  8. 複数個の電極パッドの周囲に配線を形成し、前記複数個の電極パッド上方に１の金属突起電極を形成することを特徴とする請求項６に記載の半導体装置の製造方法。
  9. 電極パッドもしくは配線の１端辺を半導体基板の１辺に対向させて形成することを特徴とする請求項６に記載の半導体装置の製造方法。
  10. 電極パッドの全周を囲むように配線を配置することを特徴とする請求項６に記載の半導体装置の製造方法。
JP2005000305A 2004-02-10 2005-01-05 半導体装置およびその製造方法 Active JP3880600B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005000305A JP3880600B2 (ja) 2004-02-10 2005-01-05 半導体装置およびその製造方法
KR1020050009153A KR100699308B1 (ko) 2004-02-10 2005-02-01 반도체장치 및 그 제조방법
CNB2005100083240A CN100521172C (zh) 2004-02-10 2005-02-03 半导体器件及其制造方法
TW094103311A TWI257675B (en) 2004-02-10 2005-02-03 A semiconductor device and the fabrication thereof
US11/050,698 US7642646B2 (en) 2004-02-10 2005-02-07 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004032771 2004-02-10
JP2005000305A JP3880600B2 (ja) 2004-02-10 2005-01-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005260207A JP2005260207A (ja) 2005-09-22
JP3880600B2 true JP3880600B2 (ja) 2007-02-14

Family

ID=34829472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005000305A Active JP3880600B2 (ja) 2004-02-10 2005-01-05 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US7642646B2 (ja)
JP (1) JP3880600B2 (ja)
KR (1) KR100699308B1 (ja)
CN (1) CN100521172C (ja)
TW (1) TWI257675B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4708148B2 (ja) * 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5107529B2 (ja) * 2006-05-09 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
WO2008015500A1 (en) * 2006-08-01 2008-02-07 Freescale Semiconductor, Inc. Method and apparatus for improvements in chip manufacture and design
JP2009060000A (ja) * 2007-09-03 2009-03-19 Casio Comput Co Ltd 半導体装置
JP2009124099A (ja) * 2007-10-24 2009-06-04 Panasonic Corp 半導体チップの電極構造
KR20090041936A (ko) * 2007-10-25 2009-04-29 주식회사 동부하이텍 반도체 소자의 금속 패드
JP2009111073A (ja) * 2007-10-29 2009-05-21 Elpida Memory Inc 半導体装置
JP4585564B2 (ja) * 2007-12-13 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置
JP2009245957A (ja) * 2008-03-28 2009-10-22 Panasonic Corp 半導体装置及びその製造方法
JP5212297B2 (ja) * 2008-11-07 2013-06-19 株式会社デンソー 半導体装置
KR20100055193A (ko) * 2008-11-17 2010-05-26 삼성전자주식회사 반도체 집적 회로 장치 및 그를 포함하는 액정 표시 장치
JP2010161217A (ja) * 2009-01-08 2010-07-22 Renesas Electronics Corp 半導体装置
JP2010267641A (ja) * 2009-05-12 2010-11-25 Panasonic Corp 半導体装置
US8227926B2 (en) 2009-10-23 2012-07-24 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US8299632B2 (en) * 2009-10-23 2012-10-30 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
JP5259674B2 (ja) * 2010-10-18 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
KR101375298B1 (ko) * 2011-12-20 2014-03-19 제일모직주식회사 전도성 미립자 및 이를 포함하는 이방 전도성 필름
US9224688B2 (en) 2013-01-04 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing architecture for integrated circuits
US9583470B2 (en) * 2013-12-19 2017-02-28 Intel Corporation Electronic device with solder pads including projections
JP5918421B2 (ja) * 2015-06-04 2016-05-18 ルネサスエレクトロニクス株式会社 半導体装置
JP5918422B2 (ja) * 2015-06-04 2016-05-18 ルネサスエレクトロニクス株式会社 半導体装置
US9536808B1 (en) * 2015-06-16 2017-01-03 Macronix International Co., Ltd. Photo pattern method to increase via etching rate
CN105514075B (zh) * 2015-12-31 2019-05-17 昆山国显光电有限公司 显示装置绑定结构
CN108574158B (zh) * 2017-03-14 2020-10-09 群创光电股份有限公司 显示装置及其制造方法
CN112219274B (zh) * 2018-06-27 2024-09-17 索尼半导体解决方案公司 半导体装置和半导体装置的制造方法
KR102704110B1 (ko) 2019-08-09 2024-09-06 삼성전자주식회사 두꺼운 금속층 및 범프를 갖는 반도체 소자들
US12015002B2 (en) * 2021-08-30 2024-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Chip structure and method for forming the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
US6683384B1 (en) * 1997-10-08 2004-01-27 Agere Systems Inc Air isolated crossovers
US6118180A (en) * 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
US6130149A (en) * 1999-08-16 2000-10-10 Taiwan Semiconductor Manufacturing Company Approach for aluminum bump process
JP2001110833A (ja) 1999-10-06 2001-04-20 Matsushita Electronics Industry Corp 半導体装置
JP2002198374A (ja) * 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
JP4068801B2 (ja) * 2000-11-30 2008-03-26 株式会社ルネサステクノロジ 半導体装置
US6479376B1 (en) * 2001-03-16 2002-11-12 Taiwan Semiconductor Manufacturing Company Process improvement for the creation of aluminum contact bumps
JP2003045876A (ja) * 2001-08-01 2003-02-14 Seiko Epson Corp 半導体装置
DE10146353B4 (de) * 2001-09-20 2007-08-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
US6636313B2 (en) * 2002-01-12 2003-10-21 Taiwan Semiconductor Manufacturing Co. Ltd Method of measuring photoresist and bump misalignment
US6756294B1 (en) * 2002-01-30 2004-06-29 Taiwan Semiconductor Manufacturing Company Method for improving bump reliability for flip chip devices
JP2003347338A (ja) * 2002-05-29 2003-12-05 Sharp Corp 半導体装置
US7134199B2 (en) * 2002-06-13 2006-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Fluxless bumping process
JP2004071838A (ja) * 2002-08-06 2004-03-04 Renesas Technology Corp 半導体装置
US6881654B2 (en) * 2002-10-31 2005-04-19 United Electronics Corp. Solder bump structure and laser repair process for memory device
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
TWI317548B (en) * 2003-05-27 2009-11-21 Megica Corp Chip structure and method for fabricating the same
JP4206885B2 (ja) * 2003-09-26 2009-01-14 ソニー株式会社 半導体装置の製造方法
KR100597993B1 (ko) * 2004-04-08 2006-07-10 주식회사 네패스 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7075179B1 (en) * 2004-12-17 2006-07-11 Lsi Logic Corporation System for implementing a configurable integrated circuit

Also Published As

Publication number Publication date
KR100699308B1 (ko) 2007-03-23
US20050173798A1 (en) 2005-08-11
JP2005260207A (ja) 2005-09-22
TW200537631A (en) 2005-11-16
CN1655349A (zh) 2005-08-17
TWI257675B (en) 2006-07-01
KR20060042920A (ko) 2006-05-15
US7642646B2 (en) 2010-01-05
CN100521172C (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
JP3880600B2 (ja) 半導体装置およびその製造方法
US10957719B2 (en) Semiconductor device and a method of manufacturing the same
TWI381464B (zh) The bump structure and its making method
JP2008028145A (ja) 実装端子基板及びこれを用いた表示装置
JP4115832B2 (ja) 半導体素子及び液晶表示パネル
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
JP5325684B2 (ja) 半導体装置
JP4251164B2 (ja) 半導体装置および半導体チップ
JP2009124099A (ja) 半導体チップの電極構造
TW201444041A (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
JP2005175231A (ja) 半導体装置およびその製造方法
JP2001176966A (ja) 半導体装置
TWI467719B (zh) 薄膜覆晶裝置
JP2007019410A (ja) 半導体装置、及び、電子モジュールの製造方法
JP2015039041A (ja) 半導体装置
JP2019197936A (ja) 半導体装置
TWI295493B (en) Substrate and semiconductor device with the substrate
JP2009049189A (ja) 電子デバイス
JP2006032380A (ja) 半導体装置およびその製造方法
JP2006332429A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061107

R151 Written notification of patent or utility model registration

Ref document number: 3880600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250