JP2001110833A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001110833A JP2001110833A JP28569699A JP28569699A JP2001110833A JP 2001110833 A JP2001110833 A JP 2001110833A JP 28569699 A JP28569699 A JP 28569699A JP 28569699 A JP28569699 A JP 28569699A JP 2001110833 A JP2001110833 A JP 2001110833A
- Authority
- JP
- Japan
- Prior art keywords
- input
- pad
- area
- output pad
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 入出力パッド上にバンプのような金属突起電
極を形成した半導体装置において、入出力パッド自体、
あるいはパッドピッチを縮小した場合でも、金属突起電
極と外部出力端子との接続の信頼性が高く、且つ、チッ
プの平面的大きさを縮小した半導体装置を提供する。 【解決手段】 基板上に拡散層１１、配線層８，８’，
８”、コンタクト９、層間絶縁膜１０等の階層によりト
ランジスタや配線等が形成された能動領域１上に入出力
パッド３を形成する。入出力パッド３上の表面保護膜４
を開口し、入出力パッド３と同等の大きさでバリアメタ
ル７を薄膜形成し、その上に入出力パッド３よりも少な
くとも一方向に大きく寸法をのばした金属突起電極６を
形成する。これにより、入出力パッド３よりも金属突起
電極６の面積を大きくする。
極を形成した半導体装置において、入出力パッド自体、
あるいはパッドピッチを縮小した場合でも、金属突起電
極と外部出力端子との接続の信頼性が高く、且つ、チッ
プの平面的大きさを縮小した半導体装置を提供する。 【解決手段】 基板上に拡散層１１、配線層８，８’，
８”、コンタクト９、層間絶縁膜１０等の階層によりト
ランジスタや配線等が形成された能動領域１上に入出力
パッド３を形成する。入出力パッド３上の表面保護膜４
を開口し、入出力パッド３と同等の大きさでバリアメタ
ル７を薄膜形成し、その上に入出力パッド３よりも少な
くとも一方向に大きく寸法をのばした金属突起電極６を
形成する。これにより、入出力パッド３よりも金属突起
電極６の面積を大きくする。
Description
【０００１】
【発明の属する技術分野】本発明は、入出力パッド上に
直接またはバリアメタルを介して金属突起電極が形成さ
れた半導体装置に関するものである。
直接またはバリアメタルを介して金属突起電極が形成さ
れた半導体装置に関するものである。
【０００２】
【従来の技術】図４は電気信号を外部に取り出すため
の、アルミニウム合金などからなる入出力パッドの、半
導体チップ上における従来の配置を示す平面図である。
１は多数の半導体素子が形成され、回路を構成している
能動領域である。その外部、すなわち半導体チップの周
辺領域２に入出力パッド３が設けられる。
の、アルミニウム合金などからなる入出力パッドの、半
導体チップ上における従来の配置を示す平面図である。
１は多数の半導体素子が形成され、回路を構成している
能動領域である。その外部、すなわち半導体チップの周
辺領域２に入出力パッド３が設けられる。
【０００３】次にこの入出力パッドおよびその周辺の構
造を図３を用いて具体的に説明する。図３はアルミニウ
ム合金主体の３層構造の配線層を有する半導体装置に対
する平面図と断面図である。入出力パッド３は、図３に
示すように、半導体基板上の能動領域１に形成された拡
散層１１、入出力パッド３より下の下層配線層８を含む
能動領域１以外の領域２で、チップ外形の外周部に形成
されていた（例えば特開平５−２９９４２０号公報参
照）。９は配線層間のコンタクトで複数形成され、１０
は層間絶縁膜、４は表面保護膜である。
造を図３を用いて具体的に説明する。図３はアルミニウ
ム合金主体の３層構造の配線層を有する半導体装置に対
する平面図と断面図である。入出力パッド３は、図３に
示すように、半導体基板上の能動領域１に形成された拡
散層１１、入出力パッド３より下の下層配線層８を含む
能動領域１以外の領域２で、チップ外形の外周部に形成
されていた（例えば特開平５−２９９４２０号公報参
照）。９は配線層間のコンタクトで複数形成され、１０
は層間絶縁膜、４は表面保護膜である。
【０００４】また、入出力パッド３上に形成され、外部
リードと接続するための金属突起電極６を、入出力パッ
ド３と同等か、少し小さい面積で、入出力パッド３に中
心を合わせて配置していた。金属突起電極６は、入出力
パッド３の上にチタンやパラジウム等のバリアメタル７
を入出力パッド３と同等の面積で形成し（例えば特開平
５−２９９４２０号公報参照）た後、その上にメッキに
より金やニッケル等の材料で５〜２０μｍ程度の高さで
形成する。入出力パッド３の上に形成するバリアメタル
７は、入出力パッド３を構成するアルミニウム合金主体
の金属と金属突起電極６が相互拡散しないようにする目
的で形成される。バリアメタル７は、入出力パッド３を
構成するアルミニウム合金主体の金属と金属突起電極６
の材料の組み合わせによって必要な場合と必要のない場
合がある。入出力パッド３上に形成するバリアメタル７
と金属突起電極６はフォトリソグラフィ工程を用いて一
般的に形成される。
リードと接続するための金属突起電極６を、入出力パッ
ド３と同等か、少し小さい面積で、入出力パッド３に中
心を合わせて配置していた。金属突起電極６は、入出力
パッド３の上にチタンやパラジウム等のバリアメタル７
を入出力パッド３と同等の面積で形成し（例えば特開平
５−２９９４２０号公報参照）た後、その上にメッキに
より金やニッケル等の材料で５〜２０μｍ程度の高さで
形成する。入出力パッド３の上に形成するバリアメタル
７は、入出力パッド３を構成するアルミニウム合金主体
の金属と金属突起電極６が相互拡散しないようにする目
的で形成される。バリアメタル７は、入出力パッド３を
構成するアルミニウム合金主体の金属と金属突起電極６
の材料の組み合わせによって必要な場合と必要のない場
合がある。入出力パッド３上に形成するバリアメタル７
と金属突起電極６はフォトリソグラフィ工程を用いて一
般的に形成される。
【０００５】
【発明が解決しようとする課題】しかしながら半導体装
置を構成する素子の高密度・高機能化や多ピン化に伴
い、半導体基板上に形成された入出力パッド３のパッド
ピッチ（パッド配列の周期）１４が縮小されるにつれ
て、図３（ａ）に示すパッド幅寸法１２を小さくしなけ
ればならない。パッド奥行寸法１３を変えずに、パッド
幅寸法１２を小さくすると、入出力パッド３の面積が小
さくなり、小さくなった入出力パッド３と同等あるいは
それ以下の面積で形成した金属突起電極６では、突起形
成以降の工程であるインナーリードや、半導体チップを
実装する基板上に形成したランド等の外部への出力端子
との接続が不安定になるという問題があった。
置を構成する素子の高密度・高機能化や多ピン化に伴
い、半導体基板上に形成された入出力パッド３のパッド
ピッチ（パッド配列の周期）１４が縮小されるにつれ
て、図３（ａ）に示すパッド幅寸法１２を小さくしなけ
ればならない。パッド奥行寸法１３を変えずに、パッド
幅寸法１２を小さくすると、入出力パッド３の面積が小
さくなり、小さくなった入出力パッド３と同等あるいは
それ以下の面積で形成した金属突起電極６では、突起形
成以降の工程であるインナーリードや、半導体チップを
実装する基板上に形成したランド等の外部への出力端子
との接続が不安定になるという問題があった。
【０００６】この不安定性の一例を説明すると、金属突
起電極６を金（Ａｕ）で形成し、対応するインナーリー
ドにはすず（Ｓｎ）めっきを施して、両金属を高温下で
接触させて共晶状態をつくって接合する方法において、
金属突起電極６の面積が小さいと、インナーリード表面
で溶融化されるすずと金属突起電極表面の金を比較した
とき、接合に寄与する金の面積に対してすずの相対量が
増大し、２者の適正な量的バランスが崩れて、すずたま
りを発生する。すずたまりは互いに小間隔で隣接したパ
ッド間やチップ外周部に発生するとショートを引き起こ
し、電気的不良の原因となるのでパッドピッチの微細化
において大きな問題となる。
起電極６を金（Ａｕ）で形成し、対応するインナーリー
ドにはすず（Ｓｎ）めっきを施して、両金属を高温下で
接触させて共晶状態をつくって接合する方法において、
金属突起電極６の面積が小さいと、インナーリード表面
で溶融化されるすずと金属突起電極表面の金を比較した
とき、接合に寄与する金の面積に対してすずの相対量が
増大し、２者の適正な量的バランスが崩れて、すずたま
りを発生する。すずたまりは互いに小間隔で隣接したパ
ッド間やチップ外周部に発生するとショートを引き起こ
し、電気的不良の原因となるのでパッドピッチの微細化
において大きな問題となる。
【０００７】また、パッド面積を確保するためにパッド
奥行寸法１３の方を大きくするとそれだけチップ全体の
面積が大きくなってしまうという問題があった。また、
バリアメタル７の面積が大きいほど、ボンディング接合
時に発生する熱により、図３（ｂ）に示す保護膜開口５
や入出力パッド３とバリアメタル７との界面に発生する
応力が大きくなり、物理的破壊に至って問題になる場合
があった。
奥行寸法１３の方を大きくするとそれだけチップ全体の
面積が大きくなってしまうという問題があった。また、
バリアメタル７の面積が大きいほど、ボンディング接合
時に発生する熱により、図３（ｂ）に示す保護膜開口５
や入出力パッド３とバリアメタル７との界面に発生する
応力が大きくなり、物理的破壊に至って問題になる場合
があった。
【０００８】また、半導体基板上に形成される能動領域
１は、近年回路パターンの微細化に伴い小さくなる傾向
がある。しかしながら、組立工程における微細化は拡散
工程に関連する微細化ほどではないため、パッドピッチ
は比較的大きなままである。この拡散工程と組立工程の
微細化技術のギャップにより、最近では図４に示すチッ
プ外周部の能動領域１以外の領域２に形成された入出力
パッド３の占める領域が大きく、これがチップ全体の面
積を小さくできない原因となり、大きな問題となってき
ている。
１は、近年回路パターンの微細化に伴い小さくなる傾向
がある。しかしながら、組立工程における微細化は拡散
工程に関連する微細化ほどではないため、パッドピッチ
は比較的大きなままである。この拡散工程と組立工程の
微細化技術のギャップにより、最近では図４に示すチッ
プ外周部の能動領域１以外の領域２に形成された入出力
パッド３の占める領域が大きく、これがチップ全体の面
積を小さくできない原因となり、大きな問題となってき
ている。
【０００９】本発明は、上記従来技術の問題を解決し、
パッドピッチを微細化した場合でも、金属突起電極とイ
ンナーリードなどとの接続の品質を安定させることがで
き、且つ、半導体チップ全体の面積を小さくできる半導
体装置の提供を目的とするものである。
パッドピッチを微細化した場合でも、金属突起電極とイ
ンナーリードなどとの接続の品質を安定させることがで
き、且つ、半導体チップ全体の面積を小さくできる半導
体装置の提供を目的とするものである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、基板上に設けられた入出力
パッド上に金属突起電極が形成され、金属突起電極の面
積は入出力パッドの面積よりも大きいことを特徴とする
ものである。
に、本発明の半導体装置は、基板上に設けられた入出力
パッド上に金属突起電極が形成され、金属突起電極の面
積は入出力パッドの面積よりも大きいことを特徴とする
ものである。
【００１１】また、本発明の半導体装置は、基板上に設
けられた入出力パッド上にバリアメタル層を介して金属
突起電極が形成され、バリアメタル層は入出力パッドと
ほぼ同等の寸法を有し、金属突起電極の面積は入出力パ
ッドの面積よりも大きいことを特徴とするものである。
けられた入出力パッド上にバリアメタル層を介して金属
突起電極が形成され、バリアメタル層は入出力パッドと
ほぼ同等の寸法を有し、金属突起電極の面積は入出力パ
ッドの面積よりも大きいことを特徴とするものである。
【００１２】また、本発明の半導体装置は、基板上に複
数の入出力パッドが直線状に並べられて配列され、入出
力パッド上に金属突起電極が形成され、金属突起電極の
寸法は、直線状に並べられた方向には入出力パッドとほ
ぼ同等であり、直線状に並べられた方向に垂直な方向に
は入出力パッドよりも大きいことを特徴とするものであ
る。
数の入出力パッドが直線状に並べられて配列され、入出
力パッド上に金属突起電極が形成され、金属突起電極の
寸法は、直線状に並べられた方向には入出力パッドとほ
ぼ同等であり、直線状に並べられた方向に垂直な方向に
は入出力パッドよりも大きいことを特徴とするものであ
る。
【００１３】また、本発明の半導体装置は、基板上に複
数の入出力パッドが直線状に並べられて配列され、入出
力パッド上にバリアメタル層を介して金属突起電極が形
成され、バリアメタル層は入出力パッドとほぼ同等の寸
法を有し、金属突起電極の寸法は、直線状に並べられた
方向には入出力パッドとほぼ同等であり、直線状に並べ
られた方向に垂直な方向には入出力パッドよりも大きい
ことを特徴とするものである。
数の入出力パッドが直線状に並べられて配列され、入出
力パッド上にバリアメタル層を介して金属突起電極が形
成され、バリアメタル層は入出力パッドとほぼ同等の寸
法を有し、金属突起電極の寸法は、直線状に並べられた
方向には入出力パッドとほぼ同等であり、直線状に並べ
られた方向に垂直な方向には入出力パッドよりも大きい
ことを特徴とするものである。
【００１４】以上のような半導体装置では、入出力パッ
ドは、基板上の回路等が設けられた能動領域を含む領域
上に形成されていることが望ましい。
ドは、基板上の回路等が設けられた能動領域を含む領域
上に形成されていることが望ましい。
【００１５】本発明の構成によれば、入出力パッドの面
積よりも金属突起電極の面積を大きくすることにより、
半導体チップのサイズを小さくするために入出力パッド
を小さくしても金属突起電極は大きいままであり、外部
への出力端子と金属突起電極を接続するときに充分な接
続面積が確保でき、従来のようなすずたまり、接続不良
などが発生しない。また、バリアメタルを入出力パッド
とほぼ同等の大きさとすることにより、入出力パッドを
小さくするに伴いバリアメタルも小さくなり、界面応力
を小さくできる。
積よりも金属突起電極の面積を大きくすることにより、
半導体チップのサイズを小さくするために入出力パッド
を小さくしても金属突起電極は大きいままであり、外部
への出力端子と金属突起電極を接続するときに充分な接
続面積が確保でき、従来のようなすずたまり、接続不良
などが発生しない。また、バリアメタルを入出力パッド
とほぼ同等の大きさとすることにより、入出力パッドを
小さくするに伴いバリアメタルも小さくなり、界面応力
を小さくできる。
【００１６】さらに入出力パッドが直線状に並べられた
場合、金属突起電極の寸法は、直線状に並べられた方向
には入出力パッドとほぼ同等であり、直線状に並べられ
た方向に垂直な方向には入出力パッドよりも大きくした
構成にすれば、パッドピッチが縮小されても金属突起電
極の大きい面積を確保できる。
場合、金属突起電極の寸法は、直線状に並べられた方向
には入出力パッドとほぼ同等であり、直線状に並べられ
た方向に垂直な方向には入出力パッドよりも大きくした
構成にすれば、パッドピッチが縮小されても金属突起電
極の大きい面積を確保できる。
【００１７】また、入出力パッドを能動領域に形成する
ことにより、従来のようなパッド専用の領域は不要であ
り、チップサイズを縮小できる。
ことにより、従来のようなパッド専用の領域は不要であ
り、チップサイズを縮小できる。
【００１８】
【発明の実施の形態】図１は、本発明の第１の実施の形
態における半導体装置の入出力パッドとその周辺部分の
構造を示す平面図および断面図である。本実施の形態の
半導体装置では、半導体基板上のトランジスタや配線等
が形成されている能動領域１に形成された拡散層１１が
あり、第１層目配線層８、第２層目配線層８’，８”、
層間絶縁膜１０の上層に入出力パッド３が形成され、そ
の入出力パッド３上に形成された表面保護膜４に、入出
力パッド３の外周より内側に入出力パッド３表面を露出
した保護膜開口５が形成されている。その開口５を含
み、入出力パッド３よりも大きな面積を有する領域に金
属突起電極６が形成されている。図１ではチップの外周
から能動領域１の内側に向かって金属突起電極６がのば
され、入出力パッド３と金属突起電極６のいずれも能動
領域１内に形成されている。９は配線層８，８’，８”
および入出力パッド間を接続するコンタクトである。
態における半導体装置の入出力パッドとその周辺部分の
構造を示す平面図および断面図である。本実施の形態の
半導体装置では、半導体基板上のトランジスタや配線等
が形成されている能動領域１に形成された拡散層１１が
あり、第１層目配線層８、第２層目配線層８’，８”、
層間絶縁膜１０の上層に入出力パッド３が形成され、そ
の入出力パッド３上に形成された表面保護膜４に、入出
力パッド３の外周より内側に入出力パッド３表面を露出
した保護膜開口５が形成されている。その開口５を含
み、入出力パッド３よりも大きな面積を有する領域に金
属突起電極６が形成されている。図１ではチップの外周
から能動領域１の内側に向かって金属突起電極６がのば
され、入出力パッド３と金属突起電極６のいずれも能動
領域１内に形成されている。９は配線層８，８’，８”
および入出力パッド間を接続するコンタクトである。
【００１９】この構造をさらに具体的化した例を説明す
る。図１において、入出力パッド３はアルミニウム合金
を主成分とした金属膜で形成し、パッドピッチ１４すな
わち入出力パッド３の幅と隣接するパッド間の間隔との
和を４０μｍとし、入出力パッド３の平面サイズは入出
力パッド幅寸法１２を３０μｍ、入出力パッド奥行寸法
１３を２０μｍとした。表面保護膜４にはプラズマＣＶ
Ｄ法によるＳｉＮを使用し、保護膜開口５は幅寸法を２
０μｍ、奥行寸法を１０μｍとする。金属突起電極６は
電解めっき法により金（Ａｕ）を材料に使用して形成
し、その外形は金属突起電極幅寸法１６を２５μｍ、金
属突起電極奥行寸法１５を７０μｍとする。入出力パッ
ド３と金属突起電極６の間には、チタン（Ｔｉ）と金
（Ａｕ）を材料としたバリアメタル７をスパッタリング
により薄膜形成してある。このバリアメタル７の外形サ
イズは入出力パッド３とほぼ同等である。入出力パッド
３の面積は６００μｍ2 、金属突起電極３の面積は１７
５０μｍ2 であり、小さな入出力パッド面積でありなが
ら、十分な金属突起電極面積を確保できている。入出力
パッド面積は６００μｍ2 であるが、能動領域１以外に
入出力パッド領域として使用している領域は上述の通り
無い。
る。図１において、入出力パッド３はアルミニウム合金
を主成分とした金属膜で形成し、パッドピッチ１４すな
わち入出力パッド３の幅と隣接するパッド間の間隔との
和を４０μｍとし、入出力パッド３の平面サイズは入出
力パッド幅寸法１２を３０μｍ、入出力パッド奥行寸法
１３を２０μｍとした。表面保護膜４にはプラズマＣＶ
Ｄ法によるＳｉＮを使用し、保護膜開口５は幅寸法を２
０μｍ、奥行寸法を１０μｍとする。金属突起電極６は
電解めっき法により金（Ａｕ）を材料に使用して形成
し、その外形は金属突起電極幅寸法１６を２５μｍ、金
属突起電極奥行寸法１５を７０μｍとする。入出力パッ
ド３と金属突起電極６の間には、チタン（Ｔｉ）と金
（Ａｕ）を材料としたバリアメタル７をスパッタリング
により薄膜形成してある。このバリアメタル７の外形サ
イズは入出力パッド３とほぼ同等である。入出力パッド
３の面積は６００μｍ2 、金属突起電極３の面積は１７
５０μｍ2 であり、小さな入出力パッド面積でありなが
ら、十分な金属突起電極面積を確保できている。入出力
パッド面積は６００μｍ2 であるが、能動領域１以外に
入出力パッド領域として使用している領域は上述の通り
無い。
【００２０】この構造においては、第１に、保護膜開口
５はチップ機能上、電気的に必要となる接触抵抗値を満
たす最小の面積まで小さく形成している。保護膜開口５
が必要最小面積まで小さくできるから入出力パッド３の
面積も最小化でき、結果として半導体チップ全体の面積
を小さくする事ができることになる。図１の例では入出
力パッド３はまた、従来のように特別に設けられた能動
領域の外部ではなく、能動領域１の内部に置かれてい
る。このことによって入出力パッド３の設置のために確
保しなければならない領域が不要となり、半導体チップ
全体の面積を小さくする事に寄与するものである。
５はチップ機能上、電気的に必要となる接触抵抗値を満
たす最小の面積まで小さく形成している。保護膜開口５
が必要最小面積まで小さくできるから入出力パッド３の
面積も最小化でき、結果として半導体チップ全体の面積
を小さくする事ができることになる。図１の例では入出
力パッド３はまた、従来のように特別に設けられた能動
領域の外部ではなく、能動領域１の内部に置かれてい
る。このことによって入出力パッド３の設置のために確
保しなければならない領域が不要となり、半導体チップ
全体の面積を小さくする事に寄与するものである。
【００２１】上記の保護膜開口５の形は従来のように正
方形である必要はなく、長方形や多角形や円形にしても
良いことはもちろんである。また入出力パッド３自体の
配置はチップ外周に特定されるものではなく、チップ上
の半導体素子が形成された表面上の全領域に配置しても
よい。
方形である必要はなく、長方形や多角形や円形にしても
良いことはもちろんである。また入出力パッド３自体の
配置はチップ外周に特定されるものではなく、チップ上
の半導体素子が形成された表面上の全領域に配置しても
よい。
【００２２】この構造においては、第２に、金属突起電
極６が一方向に長い形状をしており、入出力パッド３よ
りも寸法が大きくなっていることが特徴である。したが
って本実施の形態の半導体装置においては、インナーリ
ードやパッケージ基板上のランド等の出力端子との接続
に必要となる面積は、層間絶縁膜１０上に形成する入出
力パッド３の面積によらず、入出力パッド３より大きな
面積で形成した金属突起電極６により確保することがで
きる。
極６が一方向に長い形状をしており、入出力パッド３よ
りも寸法が大きくなっていることが特徴である。したが
って本実施の形態の半導体装置においては、インナーリ
ードやパッケージ基板上のランド等の出力端子との接続
に必要となる面積は、層間絶縁膜１０上に形成する入出
力パッド３の面積によらず、入出力パッド３より大きな
面積で形成した金属突起電極６により確保することがで
きる。
【００２３】このような構成にしたことによってチップ
面積を縮小するために入出力パッド３の面積を小さくし
たとしても、金属突起電極６における出力端子接続の工
程安定性や、後の信頼性的安定性を犠牲にする事なく、
出力端子接続部の密着強度や、金属突起電極６とインナ
ーリードにめっきされたすずの、接合における材料の量
的なバランスを適正化することができる高い接続部品質
を持った半導体装置を提供する事ができる。
面積を縮小するために入出力パッド３の面積を小さくし
たとしても、金属突起電極６における出力端子接続の工
程安定性や、後の信頼性的安定性を犠牲にする事なく、
出力端子接続部の密着強度や、金属突起電極６とインナ
ーリードにめっきされたすずの、接合における材料の量
的なバランスを適正化することができる高い接続部品質
を持った半導体装置を提供する事ができる。
【００２４】なお、金属突起電極６が入出力パッド３上
から能動領域１に重なってのびる方向はチップの内側方
向に限定されるものではなく、並べられた入出力パッド
３の隣接する入出力パッド３に電気的に接続される金属
突起電極６を交互に、能動領域１内で、能動領域１の内
側方向と外側方向にのばしたりすることができる。
から能動領域１に重なってのびる方向はチップの内側方
向に限定されるものではなく、並べられた入出力パッド
３の隣接する入出力パッド３に電気的に接続される金属
突起電極６を交互に、能動領域１内で、能動領域１の内
側方向と外側方向にのばしたりすることができる。
【００２５】また、図１のバリアメタル７の面積は、金
属突起電極６の面積によらず、入出力パッド３と同様
に、電気的に必要となる接続抵抗値を満たす最小の面積
まで小さくするため、バリアメタル周辺に発生する界面
応力を最小限に抑えることができ、膜の物理的破壊の発
生率を抑制できる。
属突起電極６の面積によらず、入出力パッド３と同様
に、電気的に必要となる接続抵抗値を満たす最小の面積
まで小さくするため、バリアメタル周辺に発生する界面
応力を最小限に抑えることができ、膜の物理的破壊の発
生率を抑制できる。
【００２６】図２は、本発明の第２の実施の形態におけ
る半導体装置の入出力パッドとその周辺部分の構造を示
す平面図および断面図である。本実施の形態では、能動
領域１以外の領域２上に入出力パッド３が形成され、そ
れからトランジスタなどの半導体素子を形成する能動領
域１上に延長された配線３ａによって、能動領域１に存
在する下層の配線と接続される。領域２は、半導体基板
上に半導体素子などが形成されていないもので、入出力
パッド３の配置のために設けられたものである。能動領
域１には、第１の実施の形態と同様に、拡散層１１、第
１層目配線層８、第２層目配線層８’，８”、コンタク
ト９、層間絶縁膜１０等の階層によりトランジスタや配
線等が形成され、最上層に入出力パッド３から延長され
た配線３ａがある。そして入出力パッド３およびそれか
ら延長された配線３ａを覆うように表面保護膜４が形成
され、表面保護膜４に入出力パッド３の外形より内側に
保護膜開口５が形成されて、その開口５を含み、隣接す
る能動領域１上にわたる領域に金属突起電極６が形成さ
れている。
る半導体装置の入出力パッドとその周辺部分の構造を示
す平面図および断面図である。本実施の形態では、能動
領域１以外の領域２上に入出力パッド３が形成され、そ
れからトランジスタなどの半導体素子を形成する能動領
域１上に延長された配線３ａによって、能動領域１に存
在する下層の配線と接続される。領域２は、半導体基板
上に半導体素子などが形成されていないもので、入出力
パッド３の配置のために設けられたものである。能動領
域１には、第１の実施の形態と同様に、拡散層１１、第
１層目配線層８、第２層目配線層８’，８”、コンタク
ト９、層間絶縁膜１０等の階層によりトランジスタや配
線等が形成され、最上層に入出力パッド３から延長され
た配線３ａがある。そして入出力パッド３およびそれか
ら延長された配線３ａを覆うように表面保護膜４が形成
され、表面保護膜４に入出力パッド３の外形より内側に
保護膜開口５が形成されて、その開口５を含み、隣接す
る能動領域１上にわたる領域に金属突起電極６が形成さ
れている。
【００２７】この構造では、入出力パッド３が領域２に
形成されるが、第１の実施の形態同様、金属突起電極６
を接続するための保護膜開口５は、半導体装置の特性を
満足する接触抵抗が得られる範囲の必要最小限の寸法を
有しており、従って入出力パッド３の寸法も従来より相
当小さいものになっている。これに対応し、領域２の面
積も小さくてすみ、結果的に半導体装置のチップを縮小
するのに寄与している。
形成されるが、第１の実施の形態同様、金属突起電極６
を接続するための保護膜開口５は、半導体装置の特性を
満足する接触抵抗が得られる範囲の必要最小限の寸法を
有しており、従って入出力パッド３の寸法も従来より相
当小さいものになっている。これに対応し、領域２の面
積も小さくてすみ、結果的に半導体装置のチップを縮小
するのに寄与している。
【００２８】また、金属突起電極６およびバリアメタル
７の寸法や配置は第１の実施の形態と同様であり、同様
の作用効果を発揮する。
７の寸法や配置は第１の実施の形態と同様であり、同様
の作用効果を発揮する。
【００２９】図２の例において、具体的には入出力パッ
ド３、表面保護膜４、金属突起電極６、バリアメタル７
に使用する材料と平面サイズは第１の実施の形態と同等
にできる。入出力パッド３の面積は６００μｍ2 、金属
突起電極３の面積は１７５０μｍ2 であり、小さな入出
力パッド面積でありながら、十分な金属突起電極面積を
確保できている。能動領域１以外に入出力パッド３が領
域として使用している面積、すなわち領域２の面積は１
パッド当たり６００μｍ2 である。従来の領域２の占有
面積は、金属突起電極６の面積と同等であるから、かな
り小さいものになっていることがわかる。
ド３、表面保護膜４、金属突起電極６、バリアメタル７
に使用する材料と平面サイズは第１の実施の形態と同等
にできる。入出力パッド３の面積は６００μｍ2 、金属
突起電極３の面積は１７５０μｍ2 であり、小さな入出
力パッド面積でありながら、十分な金属突起電極面積を
確保できている。能動領域１以外に入出力パッド３が領
域として使用している面積、すなわち領域２の面積は１
パッド当たり６００μｍ2 である。従来の領域２の占有
面積は、金属突起電極６の面積と同等であるから、かな
り小さいものになっていることがわかる。
【００３０】なお、これに限らず、領域２の面積をさら
に小さく形成し、入出力パッド３をこの領域２と能動領
域１にまたがるように設けることも可能である。
に小さく形成し、入出力パッド３をこの領域２と能動領
域１にまたがるように設けることも可能である。
【００３１】
【発明の効果】以上のように本発明によれば、第１に、
入出力パッドの面積より大きな面積の金属突起電極を形
成することにより、入出力パッドの配列が狭ピッチ化さ
れたことによりパッド幅が小さくなった場合でも、入出
力パッド上に形成した金属突起電極と外部への出力端子
との接続面積を確保し、接続信頼性の安定化を図ること
ができる。
入出力パッドの面積より大きな面積の金属突起電極を形
成することにより、入出力パッドの配列が狭ピッチ化さ
れたことによりパッド幅が小さくなった場合でも、入出
力パッド上に形成した金属突起電極と外部への出力端子
との接続面積を確保し、接続信頼性の安定化を図ること
ができる。
【００３２】第２に、金属突起電極の下に形成するバリ
アメタルの面積を小面積の入出力パッドとほぼ同等にす
ることで、入出力パッドやその保護膜開口の周辺に発生
するバリアメタル界面における応力を最小限にして膜の
物理的破壊の発生率を抑制できる。
アメタルの面積を小面積の入出力パッドとほぼ同等にす
ることで、入出力パッドやその保護膜開口の周辺に発生
するバリアメタル界面における応力を最小限にして膜の
物理的破壊の発生率を抑制できる。
【００３３】第３に、配線や回路等の能動領域外に形成
する入出力パッドの面積を小さくする、又は配線や回路
等の能動領域上に入出力パッドを形成することにより、
半導体チップ全体の面積を小さくすることができ、チッ
プ製造コストを容易に低減できることに寄与する。
する入出力パッドの面積を小さくする、又は配線や回路
等の能動領域上に入出力パッドを形成することにより、
半導体チップ全体の面積を小さくすることができ、チッ
プ製造コストを容易に低減できることに寄与する。
【図１】本発明の第１の実施の形態における半導体装置
の入出力パッドおよびその近傍部分の平面図および断面
図。
の入出力パッドおよびその近傍部分の平面図および断面
図。
【図２】本発明の第２の実施の形態における半導体装置
の入出力パッドおよびその近傍部分の平面図および断面
図。
の入出力パッドおよびその近傍部分の平面図および断面
図。
【図３】従来の半導体装置の入出力パッドおよびその近
傍部分の平面図および断面図。
傍部分の平面図および断面図。
【図４】半導体装置における入出力パッドの従来の配置
を示す平面図。
を示す平面図。
１ 能動領域 ２ 能動領域以外の領域 ３ 入出力パッド ４ 表面保護膜 ５ 保護膜開口 ６ 金属突起電極 ７ バリアメタル ８ 第１層目配線層 ８’，８” 第２層目配線層 ９ コンタクト １０ 層間絶縁膜 １１ 拡散層 １２ 入出力パッド幅寸法 １３ 入出力パッド奥行寸法 １４ パッドピッチ １５ 金属突起電極奥行寸法 １６ 金属突起電極幅寸法
Claims (5)
- 【請求項１】 基板上に設けられた入出力パッド上に金
属突起電極が形成され、前記金属突起電極の面積は前記
入出力パッドの面積よりも大きいことを特徴とする半導
体装置。 - 【請求項２】 基板上に設けられた入出力パッド上にバ
リアメタル層を介して金属突起電極が形成され、前記バ
リアメタル層は前記入出力パッドとほぼ同等の寸法を有
し、前記金属突起電極の面積は前記入出力パッドの面積
よりも大きいことを特徴とする半導体装置。 - 【請求項３】 基板上に複数の入出力パッドが直線状に
並べられて配列され、前記入出力パッド上に金属突起電
極が形成され、前記金属突起電極の寸法は、直線状に並
べられた方向には前記入出力パッドとほぼ同等であり、
直線状に並べられた方向に垂直な方向には前記入出力パ
ッドよりも大きいことを特徴とする半導体装置。 - 【請求項４】 基板上に複数の入出力パッドが直線状に
並べられて配列され、前記入出力パッド上にバリアメタ
ル層を介して金属突起電極が形成され、前記バリアメタ
ル層は前記入出力パッドとほぼ同等の寸法を有し、前記
金属突起電極の寸法は、直線状に並べられた方向には前
記入出力パッドとほぼ同等であり、直線状に並べられた
方向に垂直な方向には前記入出力パッドよりも大きいこ
とを特徴とする半導体装置。 - 【請求項５】 前記入出力パッドは、前記基板上の回路
等が設けられた能動領域を含む領域上に形成されている
ことを特徴とする請求項１，２，３または４のいずれか
に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28569699A JP2001110833A (ja) | 1999-10-06 | 1999-10-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28569699A JP2001110833A (ja) | 1999-10-06 | 1999-10-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001110833A true JP2001110833A (ja) | 2001-04-20 |
Family
ID=17694859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28569699A Pending JP2001110833A (ja) | 1999-10-06 | 1999-10-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001110833A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353891A (ja) * | 2004-06-11 | 2005-12-22 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
| US7642646B2 (en) | 2004-02-10 | 2010-01-05 | Panasonic Corporation | Semiconductor device and method of manufacturing the same |
| US7649260B2 (en) | 2005-07-06 | 2010-01-19 | Seiko Epson Corporation | Semiconductor device |
| US7777334B2 (en) | 2005-07-06 | 2010-08-17 | Seiko Epson Corporation | Semiconductor device having active element formation region provided under a bump pad |
| US7936064B2 (en) | 2005-07-19 | 2011-05-03 | Seiko Epson Corporation | Semiconductor device |
| JP2012174847A (ja) * | 2011-02-21 | 2012-09-10 | Murata Mfg Co Ltd | 電子部品およびモジュール |
| US8878365B2 (en) | 2005-07-13 | 2014-11-04 | Seiko Epson Corporation | Semiconductor device having a conductive layer reliably formed under an electrode pad |
-
1999
- 1999-10-06 JP JP28569699A patent/JP2001110833A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7642646B2 (en) | 2004-02-10 | 2010-01-05 | Panasonic Corporation | Semiconductor device and method of manufacturing the same |
| JP2005353891A (ja) * | 2004-06-11 | 2005-12-22 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
| US7649260B2 (en) | 2005-07-06 | 2010-01-19 | Seiko Epson Corporation | Semiconductor device |
| US7777334B2 (en) | 2005-07-06 | 2010-08-17 | Seiko Epson Corporation | Semiconductor device having active element formation region provided under a bump pad |
| US8878365B2 (en) | 2005-07-13 | 2014-11-04 | Seiko Epson Corporation | Semiconductor device having a conductive layer reliably formed under an electrode pad |
| US7936064B2 (en) | 2005-07-19 | 2011-05-03 | Seiko Epson Corporation | Semiconductor device |
| US8441125B2 (en) | 2005-07-19 | 2013-05-14 | Seiko Epson Corporation | Semiconductor device |
| JP2012174847A (ja) * | 2011-02-21 | 2012-09-10 | Murata Mfg Co Ltd | 電子部品およびモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100290193B1 (ko) | 반도체장치및그제조방법 | |
| US6232147B1 (en) | Method for manufacturing semiconductor device with pad structure | |
| US7825514B2 (en) | Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device | |
| US20070164457A1 (en) | Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device | |
| CN106057749B (zh) | 半导体封装件及其制造方法 | |
| TW200537627A (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| JP2014502057A (ja) | 相互接続構造体 | |
| KR20000076789A (ko) | 반도체 장치 및 그 제조 방법 | |
| US8269347B2 (en) | Semiconductor chip, electrode structure therefor and method for forming same | |
| JP3918842B2 (ja) | 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ | |
| JPWO2012102303A1 (ja) | 電子部品モジュールおよび電子部品素子 | |
| JP4251164B2 (ja) | 半導体装置および半導体チップ | |
| JP2001110833A (ja) | 半導体装置 | |
| JPH0846079A (ja) | 半導体装置 | |
| JP2002217354A (ja) | 半導体装置 | |
| JP2005026679A (ja) | 半導体装置 | |
| JP2008098285A (ja) | 半導体装置 | |
| JP2000223517A (ja) | 半導体装置 | |
| JP3430916B2 (ja) | 半導体装置の製造方法 | |
| JP7430988B2 (ja) | 電子装置 | |
| US11830803B2 (en) | Chip-on-film package having redistribution pattern between semiconductor chip and connection terminal | |
| JP2005183641A (ja) | 半導体装置およびその製造方法 | |
| JPH0224376B2 (ja) | ||
| JP4668608B2 (ja) | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 | |
| JP2702455B2 (ja) | ピングリッドアレイ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040127 |