JPH0224376B2 - - Google Patents
Info
- Publication number
- JPH0224376B2 JPH0224376B2 JP58140828A JP14082883A JPH0224376B2 JP H0224376 B2 JPH0224376 B2 JP H0224376B2 JP 58140828 A JP58140828 A JP 58140828A JP 14082883 A JP14082883 A JP 14082883A JP H0224376 B2 JPH0224376 B2 JP H0224376B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- lead
- bonding
- small
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007747 plating Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 6
- 239000010953 base metal Substances 0.000 claims description 4
- 238000009434 installation Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052737 gold Inorganic materials 0.000 abstract description 8
- 239000010931 gold Substances 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 239000008188 pellet Substances 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 241000416536 Euproctis pseudoconspersa Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 229910003086 Ti–Pt Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
- H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の構造に関するものであ
り、特に、テープ自動ボンデイング（Tape
Auto−mated Bonding＝TAB）用の半導体集積
回路装置（IC）のボンデイングパツドの構造に
関するものである。
り、特に、テープ自動ボンデイング（Tape
Auto−mated Bonding＝TAB）用の半導体集積
回路装置（IC）のボンデイングパツドの構造に
関するものである。
現在、ICは大型電子計算機等の装置への実装
密度向上のため、従来のワイヤボンデイングによ
るICケースへのペレツト封止およびICケースの
プリント板への実装法に代わつて、TAB法によ
るセラミツク基板への複数個のICペレツトの実
装法が多用されてきている。また、TAB法は、
ボンデイングが一回で済むため、工数低減の意味
でも注目されている。
密度向上のため、従来のワイヤボンデイングによ
るICケースへのペレツト封止およびICケースの
プリント板への実装法に代わつて、TAB法によ
るセラミツク基板への複数個のICペレツトの実
装法が多用されてきている。また、TAB法は、
ボンデイングが一回で済むため、工数低減の意味
でも注目されている。
このTAB法に使用するICペレツトは、チツプ
と外部電極としてのリードフレームの間のクリア
ランスをとるため、ボンデイングパツドの高さを
基板より20〜30μｍに高くした、いわゆるバンプ
構造とする必要がある。
と外部電極としてのリードフレームの間のクリア
ランスをとるため、ボンデイングパツドの高さを
基板より20〜30μｍに高くした、いわゆるバンプ
構造とする必要がある。
第１図ないし第３図は本発明に係るバンプ電極
を製造工程について示す断面図および上面図であ
る。まず第１図ａの断面図に示すように、半導体
基板１内に半導体素子を形成した後、表面の薄い
絶縁膜２にコンタクト窓を開孔し、アルミニウム
を被着させ、内部配線パターンおよびパツド３を
形成する。次に、アルミニウムパツド３との接着
層として、チタニウム４および金メツキの下地金
属層として白金５をそれぞれ被着させ、バンプパ
ターンを形成する。このパターニングには、通
常、フオトレジストを利用したリフトオフ法が採
用されている。次に第２図ａの断面図および同図
ｂの平面図に示すように、フオトレジスト６をマ
スクに金を白金の上にメツキしてバンプ７を形成
した後、フオトレジスト６を除去し、つぎに第３
図の断面図のように、保護膜としてポリイミド膜
８を被着およびパターニングし、個々のペレツト
にダイシングした後に、リードフレーム９とバン
プ７を熱圧着ボンデイング、（内部リードボンデ
イング）する。
を製造工程について示す断面図および上面図であ
る。まず第１図ａの断面図に示すように、半導体
基板１内に半導体素子を形成した後、表面の薄い
絶縁膜２にコンタクト窓を開孔し、アルミニウム
を被着させ、内部配線パターンおよびパツド３を
形成する。次に、アルミニウムパツド３との接着
層として、チタニウム４および金メツキの下地金
属層として白金５をそれぞれ被着させ、バンプパ
ターンを形成する。このパターニングには、通
常、フオトレジストを利用したリフトオフ法が採
用されている。次に第２図ａの断面図および同図
ｂの平面図に示すように、フオトレジスト６をマ
スクに金を白金の上にメツキしてバンプ７を形成
した後、フオトレジスト６を除去し、つぎに第３
図の断面図のように、保護膜としてポリイミド膜
８を被着およびパターニングし、個々のペレツト
にダイシングした後に、リードフレーム９とバン
プ７を熱圧着ボンデイング、（内部リードボンデ
イング）する。
ところで、上述の第２図ａ，ｂに見られるよう
に、メツキされた金バンプ７の周辺から約20〜
30μｍ内側の中央部分は、周辺部分より、くぼん
だ構造となる。この現象はメツキ時のエツヂ効果
と考えられ、この原因の詳細は不明であるが、メ
ツキ液の劣化が進む程この現象が顕著になり、中
央部と周辺部のバンプ高低差が大きくなることが
わかつている。この様な構造のバンプは、リード
フレームの構造が銅に金メツキしたものである場
合は、内部リードボンデイング時の荷重を大きく
でき、多少バンプ中央部がくぼんでいても圧力に
よりバンプ周辺がつぶされて平坦になり、バンプ
とリードフレームとの接着面積は大きくなるため
ボンデイング強度的にはあまり問題にならない
が、バンプの高低差が極めて大きい場合や、リー
ドフレームの構造が銅にすずメツキしたものであ
る場合、バンプの金とリードフレームの錫の合金
の溶け落ち防止のためのボンデイング荷重は小さ
くしなければならず、バンプのくぼみはほぼその
ままとなり、バンプとリードフレームの接着面積
が小さくなり、ボンデイング強度が小さくなると
いう欠点があつた。また、バンプの高低差が大き
いものはメツキ直後に不良にしなければならず、
ICの歩留が低下するという欠点があつた。
に、メツキされた金バンプ７の周辺から約20〜
30μｍ内側の中央部分は、周辺部分より、くぼん
だ構造となる。この現象はメツキ時のエツヂ効果
と考えられ、この原因の詳細は不明であるが、メ
ツキ液の劣化が進む程この現象が顕著になり、中
央部と周辺部のバンプ高低差が大きくなることが
わかつている。この様な構造のバンプは、リード
フレームの構造が銅に金メツキしたものである場
合は、内部リードボンデイング時の荷重を大きく
でき、多少バンプ中央部がくぼんでいても圧力に
よりバンプ周辺がつぶされて平坦になり、バンプ
とリードフレームとの接着面積は大きくなるため
ボンデイング強度的にはあまり問題にならない
が、バンプの高低差が極めて大きい場合や、リー
ドフレームの構造が銅にすずメツキしたものであ
る場合、バンプの金とリードフレームの錫の合金
の溶け落ち防止のためのボンデイング荷重は小さ
くしなければならず、バンプのくぼみはほぼその
ままとなり、バンプとリードフレームの接着面積
が小さくなり、ボンデイング強度が小さくなると
いう欠点があつた。また、バンプの高低差が大き
いものはメツキ直後に不良にしなければならず、
ICの歩留が低下するという欠点があつた。
本発明の目的は、これらの欠点を除去し、十分
なボンデイング強度が得られ、ICの歩留も向上
するバンプ電極を備えた半導体装置を提供するに
ある。
なボンデイング強度が得られ、ICの歩留も向上
するバンプ電極を備えた半導体装置を提供するに
ある。
本発明の半導体装置は、１つのリードに対する
バンプを、２つ以上の複数個の小バンプ（約40μ
ｍ巾）で形成することにより、メツキ時のバンプ
中央部のくぼんだ部分の面積を減少させ、内部リ
ードボンデイング後のリードフレームリードとバ
ンプの接着面積を大きくされている。
バンプを、２つ以上の複数個の小バンプ（約40μ
ｍ巾）で形成することにより、メツキ時のバンプ
中央部のくぼんだ部分の面積を減少させ、内部リ
ードボンデイング後のリードフレームリードとバ
ンプの接着面積を大きくされている。
本発明の特徴は、表面に絶縁膜を設けた半導体
基板上に形成され、正方形の平面形状を有し、そ
の四周辺より一定の距離だけ離れた内部表面にバ
ンプ電極設定領域を区画せる下地金属膜と、前記
周辺よりの距離よりもせまい間隔をもつて連立し
て前記バンプ電極設置領域上に金メツキで形成さ
れた長方形の平面形状の第１および第２の小バン
プ電極と、前記第１および第２の小バンプ電極の
上表面に共通に熱圧着ボンデイングされたリード
とを有し、前記第１および第２の小バンプ電極を
１つのバンプ電極として用いた半導体装置にあ
る。
基板上に形成され、正方形の平面形状を有し、そ
の四周辺より一定の距離だけ離れた内部表面にバ
ンプ電極設定領域を区画せる下地金属膜と、前記
周辺よりの距離よりもせまい間隔をもつて連立し
て前記バンプ電極設置領域上に金メツキで形成さ
れた長方形の平面形状の第１および第２の小バン
プ電極と、前記第１および第２の小バンプ電極の
上表面に共通に熱圧着ボンデイングされたリード
とを有し、前記第１および第２の小バンプ電極を
１つのバンプ電極として用いた半導体装置にあ
る。
つぎに本発明を実施例により説明する。
第４図ないし第６図は本発明の一実施例を、製
造工程について説明するための断面図および平面
図である。まず、第４図は、第１図に示した従来
例と同じ、バンプ形成前の基板の断面図で、この
基板に対し、第５図ａの断面図に示すように、パ
ターン幅約40μｍのフオトレジスト１６を形成
し、これをマスクに金メツキをして、２つの小バ
ンプ７ａ，７ｂを形成する。この状態でフオトレ
ジスト１６を除去した状態の平面図を第５図ｂに
示す。第５図ａ，ｂに見られるように、バンプの
幅は約40μｍであるため、メツキ時にバンプ周辺
から約20μｍ以内に発生するくぼみ部分は原理的
にほとんどないといえるので、バンプ中央にくぼ
みは発生しなくなる。すなわち、一般に、バンプ
周辺から中央部くぼみまでの距離をｘとすれば、
小バンプの幅を2x以内に設計し、かつ、メツキ
後の金の横拡がりをｙとし、小バンプ間の距離を
2y以上に設定すれば、小バンプ中央にくぼみの
発生しないようにできる。つぎに第５図ｂの平面
図のようにフオトレジスト１６を除去し、つぎに
第６図の断面図のように、保護膜としてポリミイ
ド膜８を被着およびパターニングし、個々のペレ
ツトにダイシングした後にリードフレームのリー
ド９と小バンプ７ａ，７ｂとを内部リードボンデ
イングする。
造工程について説明するための断面図および平面
図である。まず、第４図は、第１図に示した従来
例と同じ、バンプ形成前の基板の断面図で、この
基板に対し、第５図ａの断面図に示すように、パ
ターン幅約40μｍのフオトレジスト１６を形成
し、これをマスクに金メツキをして、２つの小バ
ンプ７ａ，７ｂを形成する。この状態でフオトレ
ジスト１６を除去した状態の平面図を第５図ｂに
示す。第５図ａ，ｂに見られるように、バンプの
幅は約40μｍであるため、メツキ時にバンプ周辺
から約20μｍ以内に発生するくぼみ部分は原理的
にほとんどないといえるので、バンプ中央にくぼ
みは発生しなくなる。すなわち、一般に、バンプ
周辺から中央部くぼみまでの距離をｘとすれば、
小バンプの幅を2x以内に設計し、かつ、メツキ
後の金の横拡がりをｙとし、小バンプ間の距離を
2y以上に設定すれば、小バンプ中央にくぼみの
発生しないようにできる。つぎに第５図ｂの平面
図のようにフオトレジスト１６を除去し、つぎに
第６図の断面図のように、保護膜としてポリミイ
ド膜８を被着およびパターニングし、個々のペレ
ツトにダイシングした後にリードフレームのリー
ド９と小バンプ７ａ，７ｂとを内部リードボンデ
イングする。
このような本発明に係るバンプ電極のバンプに
くぼんでいる部分はほとんどなく、リードフレー
ムのリードとバンプとの接着面積は大きくなるこ
とがわかる。よつて、本発明によれば、TAB−
ICのボンデイング強度を十分に保証することが
できかつ、金メツキ直後のウエーハの歩留の向上
を得ることができる。
くぼんでいる部分はほとんどなく、リードフレー
ムのリードとバンプとの接着面積は大きくなるこ
とがわかる。よつて、本発明によれば、TAB−
ICのボンデイング強度を十分に保証することが
できかつ、金メツキ直後のウエーハの歩留の向上
を得ることができる。
なお、上例では小バンプの数が２つの場合であ
るが、それ以上あつてもよい。また、金バンプの
下地金属として、Ti−Ptの例を示したが、Ti−
Pd、Cr−Cu等の構成でももちろんさし支えな
い。また、ペレツト内部配線に使用しているアル
ミニウムの上にバンプを形成したが、シリコン窒
化膜の様な絶縁膜の上にバンプを形成してもよ
い。この場合は、バンプと内部配線の接触は、た
とえばTi−Ptを内部配線パターンとしてパター
ニングし、薄い金メツキを行えばよい。
るが、それ以上あつてもよい。また、金バンプの
下地金属として、Ti−Ptの例を示したが、Ti−
Pd、Cr−Cu等の構成でももちろんさし支えな
い。また、ペレツト内部配線に使用しているアル
ミニウムの上にバンプを形成したが、シリコン窒
化膜の様な絶縁膜の上にバンプを形成してもよ
い。この場合は、バンプと内部配線の接触は、た
とえばTi−Ptを内部配線パターンとしてパター
ニングし、薄い金メツキを行えばよい。
第１図ないし第３図は従来の半導体装置のバン
プ電極の製造工程について説明するための図で、
第１図、第２図ａ、第３図は断面図、第２図ｂは
平面図である。第４図ないし第６図は本発明の一
実施例に係るバンプ電極製造工程について説明す
るための図で、第４図、第５図ａ、第６図は断面
図、第５図ｂは平面図である。 １……半導体基板、２……絶縁薄膜、３……ア
ルミニウムパツド、４……チタニウム膜、５……
白金膜、６，１６……フオトレジスト、７……バ
ンプ、７ａ，７ｂ……小バンプ、８……ポリミイ
ド膜、９……リードフレーム。
プ電極の製造工程について説明するための図で、
第１図、第２図ａ、第３図は断面図、第２図ｂは
平面図である。第４図ないし第６図は本発明の一
実施例に係るバンプ電極製造工程について説明す
るための図で、第４図、第５図ａ、第６図は断面
図、第５図ｂは平面図である。 １……半導体基板、２……絶縁薄膜、３……ア
ルミニウムパツド、４……チタニウム膜、５……
白金膜、６，１６……フオトレジスト、７……バ
ンプ、７ａ，７ｂ……小バンプ、８……ポリミイ
ド膜、９……リードフレーム。
Claims (1)
- １ 表面に絶縁膜を設けた半導体基板上に形成さ
れ、正方形の平面形状を有し、その四周辺より一
定の距離だけ離れた内部表面にバンプ電極設置領
域を区画せる下地金属膜と、前記周辺よりの距離
よりもせまい間隔をもつて連立して前記バンプ電
極設置領域上にメツキで形成された長方形の平面
形状の第１および第２の小バンプ電極と、前記第
１および第２の小バンプ電極の上表面に共通に熱
圧着ボンデイングされたリードとを有し、前記第
１および第２の小バンプ電極を１つのバンプ電極
として用いたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140828A JPS6031245A (ja) | 1983-08-01 | 1983-08-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140828A JPS6031245A (ja) | 1983-08-01 | 1983-08-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6031245A JPS6031245A (ja) | 1985-02-18 |
| JPH0224376B2 true JPH0224376B2 (ja) | 1990-05-29 |
Family
ID=15277661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58140828A Granted JPS6031245A (ja) | 1983-08-01 | 1983-08-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031245A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3700563B2 (ja) | 2000-09-04 | 2005-09-28 | セイコーエプソン株式会社 | バンプの形成方法及び半導体装置の製造方法 |
| JP2002170838A (ja) * | 2000-11-30 | 2002-06-14 | Shinkawa Ltd | 半導体装置およびその製造方法 |
| JP2006092006A (ja) * | 2004-09-21 | 2006-04-06 | Hitachi Chem Co Ltd | 非接触通信機器及びその製造方法 |
-
1983
- 1983-08-01 JP JP58140828A patent/JPS6031245A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6031245A (ja) | 1985-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09330934A (ja) | 半導体装置及びその製造方法 | |
| US20030157792A1 (en) | Bump manufacturing method | |
| JPH01214141A (ja) | フリップチップ型半導体装置 | |
| JPH0729934A (ja) | バンプを持つ半導体構造 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| JPH0224376B2 (ja) | ||
| JPH10256460A (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2001110833A (ja) | 半導体装置 | |
| JPH08255810A (ja) | 半導体装置及びその製造方法 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| JPH06268151A (ja) | 半導体装置 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3027586B2 (ja) | バンプの製造方法 | |
| JP4668608B2 (ja) | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JP2007048887A (ja) | 半導体装置およびその製造方法 | |
| JPH0974099A (ja) | シャドーマスク（ｓｈａｄｏｗ ｍａｓｋ）を用いたバンプ（ｂｕｍｐ）の形成方法 | |
| JPH11204677A (ja) | 半導体装置およびその製造方法 | |
| JPH0685010A (ja) | マルチチップモジュール | |
| JP2000040715A (ja) | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| JP2001094043A (ja) | 半導体チップ | |
| JPH08162458A (ja) | 電子部品の接続構造及び接続方法 |