JP2002170838A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002170838A
JP2002170838A JP2000364401A JP2000364401A JP2002170838A JP 2002170838 A JP2002170838 A JP 2002170838A JP 2000364401 A JP2000364401 A JP 2000364401A JP 2000364401 A JP2000364401 A JP 2000364401A JP 2002170838 A JP2002170838 A JP 2002170838A
Authority
JP
Japan
Prior art keywords
lead
bump
semiconductor device
slope
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000364401A
Other languages
English (en)
Inventor
Kimiharu Sato
公治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Priority to JP2000364401A priority Critical patent/JP2002170838A/ja
Priority to TW090122373A priority patent/TW499723B/zh
Priority to KR10-2001-0056974A priority patent/KR100485447B1/ko
Priority to US09/998,467 priority patent/US6879027B2/en
Priority to US10/172,701 priority patent/US6692990B2/en
Publication of JP2002170838A publication Critical patent/JP2002170838A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 リードとバンプとの間の滑りや脱落を防ぎ、
半導体装置を一層小型化し歩留まりを向上する。 【解決手段】 バンプ１０の凹部１０ａにおける誘導斜
面１０ｃと、リード６における被誘導斜面６ｂとの作用
により、リード６がバンプ１０の上面の中央に向けて誘
導される。リード６の姿勢が矯正されてバンプ１０の上
面からの脱落が防止される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、半導体装置の小型化と歩留
まりの向上とを実現できる方法に関する。
【０００２】
【従来の技術】半導体素子の組立方式の一種であるテー
プキャリア方式は、図７に示すように、帯状の耐熱性樹
脂フィルムからなるキャリアフィルム２の上面に、導体
層からなる多数本のリード７６を形成し、このリード７
６と、半導体チップ７８の表面電極であるバンプとを結
合し、またこれらを樹脂で封止する等の各種の組立工程
を行うものである。
【０００３】このテープキャリア方式では、図８に示す
ように、キャリアフィルム２の表面に形成されたリード
７６の先端がキャリアフィルム２の窓部２ａからオーバ
ハング（張り出し）しており、このリード７６に下方か
ら半導体チップ７８を接近させ、上方からヒータを内蔵
したボンディングツールで加熱しつつ加圧することによ
り、リード７６とバンプ８０とを熱溶融させ、あるいは
両者の境界面に導体粉末を分散保持させた溶融樹脂材を
塗布しこれを硬化させて結合する。また、近年では、図
９に示すように、キャリアフィルム８２の表面にリード
７６を形成し、上下反転した半導体チップ７８を上方か
らリード７６に接近させて結合する方式もが行われてい
る（フリップチップ方式）。
【０００４】
【発明が解決しようとする課題】しかし、このフリップ
チップ方式によっても、ファインピッチ化を進めようと
すれば不良品が増加し、歩留まりが悪くなるという問題
点があった。この不良品を詳細に検査した結果、その接
合不良は、リード７６がバンプ８０の中央を外れた位置
に当接した場合に、そのまま加圧されることによって、
図１０に示すようにリード７６がバンプ８０の上面でス
リップし、ずれＳが拡大してバンプ８０の上面から脱落
することに起因していることが判明した。
【０００５】そこで本発明の目的は、リードとバンプと
の間の滑りや脱落を防ぎ、これにより半導体装置の一層
の小型化と歩留まりの向上を実現できる手段を提供する
ことにある。
【０００６】
【課題を解決するための手段】第１の本発明は、半導体
チップの表面に形成されたバンプとリードとを対向させ
接合してなる半導体装置であって、前記バンプにおける
前記リードとの対向面には凹部が形成され、前記凹部は
その底部と口縁部とを結ぶ誘導斜面を備え、前記リード
は、前記バンプ側から他方側に向け外方に傾斜した被誘
導斜面を備えたことを特徴とする半導体装置である。
【０００７】第１の本発明では、バンプとリードとを対
向させて加圧すると、バンプの凹部における誘導斜面
と、リードにおける被誘導斜面との作用により、リード
がバンプの上面の中央に向けて誘導される。したがっ
て、リードがバンプの中央を外れた位置に当接した場合
にも、リードのバンプの上面からの脱落が防止され、ま
た、リードが誘導される結果として、バンプの口縁部側
からリードに向けて応力が作用するから、リードがバン
プ上でよく保持される。したがって、接合がより確実に
行われ、半導体装置の一層の小型化と歩留まりの向上を
実現できる。
【０００８】第２の本発明は、第１の本発明の半導体装
置であって、前記誘導斜面が前記凹部の全周にわたって
形成され、かつ前記被誘導斜面が前記リードの前記バン
プとの接合点を囲む全周にわたって形成されていること
を特徴とする半導体装置である。
【０００９】第２の本発明では、誘導斜面がバンプの凹
部の全周に、また被誘導斜面がリードのバンプとの接合
点を囲む全周にそれぞれ形成されているので、誘導斜面
と被誘導斜面とによるリードの誘導を、全周方向につい
て期待することができる。
【００１０】第３の本発明は、第１または第２の本発明
の半導体装置であって、前記リードにおける前記バンプ
との対向面の幅を、前記リードの幅より狭く形成したこ
とを特徴とする半導体装置である。
【００１１】第３の本発明では、リードにおけるバンプ
との対向面の幅を、リードの幅より狭く形成したので、
リードにおけるバンプとの対向面の側端がバンプの誘導
斜面に誘導される可能性が向上し、これによりリードを
よく誘導できる。また、リード自体の幅が対向面の幅よ
り広いので、リードの強度を確保して変形を抑制でき、
ファインピッチ化に好適である。
【００１２】第４の本発明は、半導体チップの表面に形
成されたバンプとリードとを対向させ接合するステップ
を含む半導体装置の製造方法であって、前記バンプにお
ける前記リードとの対向面に、凹部であってその底部と
口縁部とを結ぶ誘導斜面を備えた凹部を形成するステッ
プと、前記リードに、前記バンプ側から他方側に向け外
方に傾斜した被誘導斜面を形成するステップと、を更に
含むことを特徴とする半導体装置の製造方法である。第
４の本発明では、第１の本発明と同様の効果を得ること
ができる。
【００１３】第５の本発明は、第４の本発明の半導体装
置の製造方法であって、前記誘導斜面を前記凹部の全周
にわたって形成し、かつ前記被誘導斜面を前記リードの
前記バンプとの接合点を囲む全周にわたって形成するこ
とを特徴とする半導体装置の製造方法である。第５の本
発明では、第２の本発明と同様の効果を得ることができ
る。
【００１４】第６の本発明は、第４または第５の本発明
の半導体装置の製造方法であって、前記リードにおける
前記バンプとの対向面の幅を、前記リードの幅より狭く
形成することを特徴とする半導体装置の製造方法であ
る。第６の本発明では、第３の本発明と同様の効果を得
ることができる。
【００１５】
【発明の実施の形態】本発明の実施形態を以下に図面に
従って説明する。図１はバンプ１０の形成工程を示す正
面図である。バンプ１０は電解メッキにより形成する。
すなわち、まず半導体チップ８の表面における電極（図
示せず）以外の部分に、樹脂からなるマスク層４を、シ
ルクスクリーン法により形成する。これにより、マスク
層４には透孔４ａが形成される。次に、この半導体チッ
プ８に電解メッキを施すことによって、電極上で金メッ
キ層を成長させるが、この金メッキ層の成長は金メッキ
層がマスク層４の透孔４ａの孔縁に届くまでは行わず、
透孔４ａの深さの途中までで終了する。ここで、金メッ
キ層の成長が透孔４ａの周壁に沿って進行することか
ら、バンプ１０の上面には凹部１０ａが形成される。そ
して、マスク層４を溶剤により除去する。
【００１６】図２に示すように、凹部１０ａは角錐台状
をなしており、その底部１０ｂと口縁部１０ｄとを結ぶ
誘導斜面１０ｃを備えている。
【００１７】図３はリード６におけるリード側バンプ６
ａの形成工程を示す側面図である。リード６はメサバン
プ法により形成する。すなわち、まずキャリアフィルム
１２に保持されたリード６のバンプ１０に対面する面
（図中上面）のうち、長手方向の先端部と基部とに、樹
脂からなるマスク層７をシルクスクリーン法により形成
する（図３（ａ））。次に、このリード６にハーフエッ
チングを施す（図３（ｂ））。これにより、リード６に
おいてマスク層７にマスクされていない部分が食刻・除
去される。ここで、マスク層７にマスクされているリー
ド６の先端部にはリード側バンプ６ａが形成されるが、
エッチングがリード６の材料面に均等に作用することか
ら、リード側バンプ６ａの側面は、バンプ１０に対面す
る上面側から下面側に向けて外方に傾斜した被誘導斜面
６ｂが形成される。そして、マスク層７を溶剤により除
去する。
【００１８】図４に示すように、リード側バンプ６ａの
被誘導斜面６ｂは、リード側バンプ６ａの全周にわたっ
て形成されている。
【００１９】リード６とバンプ１０との結合は、一つの
半導体チップ８についての全ての接合を同時に行う一括
ボンディング方式（ギャングボンディング方式）によっ
て行われる。すなわち、図５に示すように、キャリアフ
ィルム１２と半導体チップ８とを相対的に位置決めして
リード６とバンプ１０を対向させ、この状態から、図６
に示すように、各リード６とバンプ１０とを、加熱され
たボンディングツール（図示せず）により対向方向に加
圧する。図５のリード６におけるバンプ１０との対向面
の幅は６ないし８マイクロメートル（μｍ）程度であ
る。
【００２０】ここで、図５および図６における中央のリ
ード６は、その中心がバンプ１０の中心とほぼ一致して
いることから、接合の際にリード側バンプ６ａがバンプ
１０の底部１０ｂに初めから当接し、バンプ１０に食い
込んだ状態で接合される。
【００２１】他方、図５および図６における左右のリー
ド６は、その中心がバンプ１０の中心から外れており、
例えば５ないし７マイクロメートル（μｍ）程度のずれ
Ｓが生じた状態でバンプ１０に当接するが、加圧に応じ
て、バンプ１０における誘導斜面１０ｃと、リード６に
おける被誘導斜面６ｂとの作用により、リード６がバン
プ１０の上面の中央に向けて誘導され、その姿勢が矯正
される。また、リード６が誘導される結果として、バン
プ１０の口縁部１０ｄ側からリード側バンプ６ａの被誘
導斜面６ｂに向けて応力が作用するから、リード６がバ
ンプ１０上でよく保持される。このとき、リード６の姿
勢の変化はキャリアフィルム１２を変形させつつ行われ
るか、あるいはリード６がキャリアフィルム１２からず
れることによりその拘束を脱して行われる。
【００２２】そして、この状態でリード６とバンプ１０
とが熱溶融することにより、両者が結合する。
【００２３】以上のとおり、本実施形態では、バンプ１
０の凹部１０ａにおける誘導斜面１０ｃと、リード６に
おける被誘導斜面６ｂとの作用により、リード６がバン
プ１０の上面の中央に向けて誘導される。したがって、
リード６がバンプ１０の中央を外れた位置に当接した場
合にも、リード６のバンプ１０の上面からの脱落が防止
され、また、リード６が誘導される結果として、バンプ
１０の孔縁側からリード６に向けて応力が作用するか
ら、リード６がバンプ１０上でよく保持される。したが
って、接合がより確実に行われ、半導体装置の一層の小
型化と歩留まりの向上を実現できる。
【００２４】また本実施形態では、誘導斜面１０ｃがバ
ンプ１０の凹部１０ａの全周に、また被誘導斜面６ｂが
リード６のバンプ１０との接合点を囲む全周にそれぞれ
形成されているので、誘導斜面１０ｃと被誘導斜面６ｂ
とによるリード６の誘導を、全周方向について期待する
ことができる。
【００２５】また本実施形態では、図４に示すように、
リード６におけるバンプ１０との対向面の幅６ｃを、リ
ード６の幅６ｄより狭く形成したので、リード６におけ
るバンプ１０との対向面の側端がバンプ１０の誘導斜面
１０ｃに誘導される可能性が向上し、これによりリード
６をよく誘導できる。また、リード６の幅６ｄが対向面
の幅６ｃより広いので、リード６の強度を確保して変形
を抑制でき、ファインピッチ化に好適である。
【００２６】なお、本実施形態では、バンプ１０の金メ
ッキ層の形成を中断することで凹部１０ａを形成するこ
ととしたが、凹部１０ａの形成は他の方法、例えばバン
プ１０の上面への切削や打刻により行ってもよい。
【００２７】また本実施形態では、リード６にハーフエ
ッチングを施すことでリード側バンプ６ａを形成するこ
ととしたが、リード側バンプ６ａの形成は他の方法、例
えばリード側バンプ６ａとなるべき部分を残してリード
６を切削する方法や、別途に形成したリード側バンプ６
ａをリード６に接着する方法によってもよい。
【００２８】また本実施形態では、バンプ１０の凹部１
０ａの全周に誘導斜面１０ｃを、またリード側バンプ６
ａの全周に被誘導斜面６ｂを形成することとしたが、誘
導斜面１０ｃや被誘導斜面６ｂはいずれも全周に設ける
必要はなく、例えばリード６の幅方向の左右面にのみ被
誘導斜面６ｂを、またこれに対応する凹部１０ａの２カ
所に誘導斜面１０ｃをそれぞれ設けることとしてもよ
い。
【００２９】また本実施形態では、リード６とバンプ１
０とを熱溶融により結合することとしたが、両者は公知
の他の種々の方法、例えば導体粉末を分散保持させた樹
脂材を用いる方法によって結合してもよく、かかる方法
も本発明の範疇に属するものである。
【図面の簡単な説明】
【図１】 本発明の実施形態におけるバンプの形成工程
を示す正面図である。
【図２】 バンプを示す斜視図である。
【図３】 リード側バンプの形成工程を示す側面図であ
り、（ａ）はハーフエッチング前、（ｂ）はハーフエッ
チング後の状態を示す。
【図４】 リードの先端部を示す斜視図である。
【図５】 リードとバンプとの接合工程を示す正面図で
あり、両者を対向させた状態を示す。
【図６】 リードとバンプとの接合工程を示す正面図で
あり、両者を加圧した状態を示す。
【図７】 キャリアフィルムを利用した半導体装置の製
造工程を示す平面図である。
【図８】 キャリアフィルムを利用した半導体装置の製
造工程を示す側面図である。
【図９】 フリップチップ方式による半導体装置の製造
工程を示す側面図である。
【図１０】 従来の半導体装置における不良品の発生原
因を示す正面図である。
【符号の説明】
２，１２ キャリアフィルム、４，７ マスク層、６，
７６ リード、６ａリード側バンプ、６ｂ 被誘導斜
面、６ｃ 対向面の幅、６ｄ リードの幅、８，７８
半導体チップ、１０，８０ バンプ、１０ａ 凹部、１
０ｂ 底部、１０ｃ 誘導斜面、１０ｄ 口縁部。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの表面に形成されたバンプ
    とリードとを対向させ接合してなる半導体装置であっ
    て、 前記バンプにおける前記リードとの対向面には凹部が形
    成され、前記凹部はその底部と口縁部とを結ぶ誘導斜面
    を備え、 前記リードは、前記バンプ側から他方側に向け外方に傾
    斜した被誘導斜面を備えたことを特徴とする半導体装
    置。
  2. 【請求項２】 請求項１に記載の半導体装置であって、 前記誘導斜面が前記凹部の全周にわたって形成され、か
    つ前記被誘導斜面が前記リードの前記バンプとの接合点
    を囲む全周にわたって形成されていることを特徴とする
    半導体装置。
  3. 【請求項３】 請求項１または２に記載の半導体装置で
    あって、 前記リードにおける前記バンプとの対向面の幅を、前記
    リードの幅より狭く形成したことを特徴とする半導体装
    置。
  4. 【請求項４】 半導体チップの表面に形成されたバンプ
    とリードとを対向させ接合するステップを含む半導体装
    置の製造方法であって、 前記バンプにおける前記リードとの対向面に、凹部であ
    ってその底部と口縁部とを結ぶ誘導斜面を備えた凹部を
    形成するステップと、 前記リードに、前記バンプ側から他方側に向け外方に傾
    斜した被誘導斜面を形成するステップと、 を更に含むことを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項４に記載の半導体装置の製造方法
    であって、 前記誘導斜面を前記凹部の全周にわたって形成し、かつ
    前記被誘導斜面を前記リードの前記バンプとの接合点を
    囲む全周にわたって形成することを特徴とする半導体装
    置の製造方法。
  6. 【請求項６】 請求項４または５に記載の半導体装置の
    製造方法であって、 前記リードにおける前記バンプとの対向面の幅を、前記
    リードの幅より狭く形成することを特徴とする半導体装
    置の製造方法。
JP2000364401A 2000-11-30 2000-11-30 半導体装置およびその製造方法 Pending JP2002170838A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000364401A JP2002170838A (ja) 2000-11-30 2000-11-30 半導体装置およびその製造方法
TW090122373A TW499723B (en) 2000-11-30 2001-09-10 Semiconductor device and its manufacturing method
KR10-2001-0056974A KR100485447B1 (ko) 2000-11-30 2001-09-15 반도체장치 및 그 제조방법
US09/998,467 US6879027B2 (en) 2000-11-30 2001-11-29 Semiconductor device having bumps
US10/172,701 US6692990B2 (en) 2000-11-30 2002-06-14 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000364401A JP2002170838A (ja) 2000-11-30 2000-11-30 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002170838A true JP2002170838A (ja) 2002-06-14

Family

ID=18835354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000364401A Pending JP2002170838A (ja) 2000-11-30 2000-11-30 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US6879027B2 (ja)
JP (1) JP2002170838A (ja)
KR (1) KR100485447B1 (ja)
TW (1) TW499723B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050208749A1 (en) * 2004-03-17 2005-09-22 Beckman Michael W Methods for forming electrical connections and resulting devices
US8110259B2 (en) 2004-04-02 2012-02-07 Curwood, Inc. Packaging articles, films and methods that promote or preserve the desirable color of meat
US8741402B2 (en) * 2004-04-02 2014-06-03 Curwood, Inc. Webs with synergists that promote or preserve the desirable color of meat
US8029893B2 (en) 2004-04-02 2011-10-04 Curwood, Inc. Myoglobin blooming agent, films, packages and methods for packaging
US8470417B2 (en) * 2004-04-02 2013-06-25 Curwood, Inc. Packaging inserts with myoglobin blooming agents, packages and methods for packaging
US7867531B2 (en) 2005-04-04 2011-01-11 Curwood, Inc. Myoglobin blooming agent containing shrink films, packages and methods for packaging
US8545950B2 (en) * 2004-04-02 2013-10-01 Curwood, Inc. Method for distributing a myoglobin-containing food product
US10186478B2 (en) * 2016-12-30 2019-01-22 Texas Instruments Incorporated Packaged semiconductor device with a particle roughened surface
KR102615180B1 (ko) 2022-10-18 2023-12-19 김정현 석탄재 선적시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677233A (ja) * 1992-08-25 1994-03-18 Tanaka Kikinzoku Kogyo Kk 凹型バンプ及びその形成方法
JP2953424B2 (ja) * 1997-03-31 1999-09-27 日本電気株式会社 フェイスダウンボンディング用リードフレーム
JP2000022300A (ja) * 1998-07-02 2000-01-21 Toshiba Corp 配線基板および電子ユニット
JP2001144405A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd 実装基板
JP2001223243A (ja) * 2000-02-14 2001-08-17 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
US4273859A (en) * 1979-12-31 1981-06-16 Honeywell Information Systems Inc. Method of forming solder bump terminals on semiconductor elements
JPS57120352A (en) * 1981-01-19 1982-07-27 Ricoh Elemex Corp Semiconductor device
JPS5935439A (ja) * 1982-08-24 1984-02-27 Fujitsu Ltd バンプ付リ−ドレスチツプキヤリアの基板搭載方法
JPS6031245A (ja) * 1983-08-01 1985-02-18 Nec Corp 半導体装置
US4701363A (en) * 1986-01-27 1987-10-20 Olin Corporation Process for manufacturing bumped tape for tape automated bonding and the product produced thereby
JPS648647A (en) * 1987-07-01 1989-01-12 Toshiba Corp Manufacture of semiconductor device
DE68927931T2 (de) * 1989-07-26 1997-09-18 Ibm Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
JP3383081B2 (ja) * 1994-07-12 2003-03-04 三菱電機株式会社 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JPH11224888A (ja) * 1998-02-05 1999-08-17 Hitachi Ltd 半導体装置およびその製造方法
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
US6664621B2 (en) * 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677233A (ja) * 1992-08-25 1994-03-18 Tanaka Kikinzoku Kogyo Kk 凹型バンプ及びその形成方法
JP2953424B2 (ja) * 1997-03-31 1999-09-27 日本電気株式会社 フェイスダウンボンディング用リードフレーム
JP2000022300A (ja) * 1998-07-02 2000-01-21 Toshiba Corp 配線基板および電子ユニット
JP2001144405A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd 実装基板
JP2001223243A (ja) * 2000-02-14 2001-08-17 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
KR100485447B1 (ko) 2005-04-27
US20020149093A1 (en) 2002-10-17
US6692990B2 (en) 2004-02-17
US20020063316A1 (en) 2002-05-30
KR20020042409A (ko) 2002-06-05
TW499723B (en) 2002-08-21
US6879027B2 (en) 2005-04-12

Similar Documents

Publication Publication Date Title
US4842662A (en) Process for bonding integrated circuit components
US6449838B2 (en) Method of mounting a semiconductor device to a substrate
JP2697411B2 (ja) Ｔａｂインナーリードの接合方法
US8785252B2 (en) Resin sealed semiconductor device and manufacturing method therefor
JP2002170838A (ja) 半導体装置およびその製造方法
JPH0997816A (ja) 半導体装置の実装方法および実装構造
US7233067B2 (en) Manufacturing a bump electrode with roughened face
JP2606606B2 (ja) 半導体装置の製造方法
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
KR19990068220A (ko) 반도체장치 및 그 제조장치 및 그 제조방법
JP3746719B2 (ja) フリップチップ実装方法
JPH05144888A (ja) 半導体チツプの実装方法
JP2699855B2 (ja) 半導体装置のボンディング方法
JPS6386530A (ja) 半導体装置の製造方法
JP2574531B2 (ja) バンプ電極の形成方法
JP2004071608A (ja) 半導体装置の製造装置
JP3381564B2 (ja) バンプ付チップの実装方法
JPS6086853A (ja) 半導体装置の製造方法
JP2748759B2 (ja) フィルムキャリアテープの製造方法
JPH0730047A (ja) 半導体装置のリードフレーム並びにその製造装置及び方法
JPS62200738A (ja) 回路基板構造
JPS63299241A (ja) 回路基板構造及びその製造方法
JPH03262141A (ja) バンプ付きリードの接合方法
JPH04256330A (ja) ワイヤーボンディング方法及びワイヤーボンディング装置
JP2002313840A (ja) 半導体素子実装基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100601