JPS5935439A - バンプ付リ−ドレスチツプキヤリアの基板搭載方法 - Google Patents

バンプ付リ−ドレスチツプキヤリアの基板搭載方法

Info

Publication number
JPS5935439A
JPS5935439A JP14671582A JP14671582A JPS5935439A JP S5935439 A JPS5935439 A JP S5935439A JP 14671582 A JP14671582 A JP 14671582A JP 14671582 A JP14671582 A JP 14671582A JP S5935439 A JPS5935439 A JP S5935439A
Authority
JP
Japan
Prior art keywords
solder
bump
mounting
substrate
chip carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14671582A
Other languages
English (en)
Inventor
Toshihiro Kusaya
敏弘 草谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14671582A priority Critical patent/JPS5935439A/ja
Publication of JPS5935439A publication Critical patent/JPS5935439A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)発明の技術分野 本発明は、LSIなどのリードレスチップキャリア状部
品をバンプを介して基板にボンディングする方法に関す
る。
(b)技術の背景 ワイヤを用いないで直接チップの半田バンプを基板の搭
載パッドにボンディングするフリップ・チップ・ボンデ
ィング方法は、アセンブリ工程が合理化できるので、チ
ップキャリアなどと併用することにより広く採用されて
いる。
(C)従来技術とその問題点 このフリップ・チップ・ボンディング方法は、通常は第
1図のようにチップCのバンプ1と基板Pの搭載パッド
2とを対向させ、該チップCを基板Pに搭載して、搭載
パッド2上にバンプ1を当接させ位置決めした状態で、
加熱炉に入れてバンプ1および搭載パッド2の半田を加
熱溶着させるようになっている。
ところがパンブト・・の間隔が小さいために、各パンブ
ト・・と搭載パッド2・・・との位置決めが困難であり
、またたとえ正確に位置決めできたとしても、加熱炉に
移送する間に位置ずれを起こし易い。
この位置ずれを起こさないように治具3でチップCを基
板Pに押し付けると、正確に位置合わせされた状態にな
っておれば良いが、そうでないと第2図のようにチップ
Cのパンブト・・が基板Pの搭載パッド2・・・に対し
ずれた状態でボンディングされてしまう。
パンブト・・と搭載パッド2・・・とが少々ずれていて
も、チップCが機械的に加圧されないでフリーの状態に
あれば、バンプ1の半田と搭載パッド2の予備半田の溶
融時の表面張力でパンブト・・の中心が搭載バンド2・
・・の中心と一致するように移動して安定し、自然に位
置合わせされ、その状態で半田が固化しボンディングが
終了する。ところがチップCを加圧すると、このような
セルフ・アライメント作用が働かなくなり、ずれたまま
半田付けされてしまう。
(d)発明の目的 本発明は、従来のフリップ・チップ・ボンディング方法
におけるこのような位置ずれの問題を有効に解決するこ
とを目的とする。
(e)発明の構成 この目的を達成するために本発明は、リードレスチップ
キャリアのボンディング面に設けられたバンプと基板の
搭載バンドとを位置合わせして、加熱し互いに溶着させ
るボンディング方法において、基板の各搭載バンド中の
少なくとも一部の搭載パッドに半田の窪みを設け、この
窪みにリードレスチップキャリアのバンプを嵌入させて
搭載し、その状態で加熱してボンディングを行なう方法
を採っている。
(f1発明の実施例 次に本発明によるボンディング方法が実際上どのように
具体化されるかを実施例で説明する。第3図はり一ドレ
スチップキャリアCと基板Pの側面図であり、リードレ
スチップキャリアC側は従来と変りないが、基板Pの搭
載パッド4・・・は、窪みがついている。第4図は、搭
載パッドおよびバンプを拡大し、搭載−寸ツド側のみ断
面図で示したもので、搭載パッド4の予備半田5に、窪
み6が形成されている。
この窪み6は、各搭載バンド4・・・に形成されている
ので、リードレスチップキャリアCを搭載すると、その
パンブト・・が対応する搭載バンドの窪み6・・・に嵌
入する。ボンディングにあたっては、基板Pの窪み6・
・・中にリードレスチップキャリアCのバンプI・・・
が嵌入するようにリードレスチップキャリアCを搭載し
、そのまま加熱炉に送入して加熱することにより、バン
プおよび搭載パッドの半田を溶融させるだけでよい。
このようにパンブト・・が搭載パッドの窪み6・・・に
嵌入した状態では、基板Pを加熱炉に移送する場合でも
、位置ずれが生じるようなことはない。
また位置合わせは、パンブト・・が搭載パッドの窪み6
・・・に嵌入し、パンブト・・が窪み6・・・から脱落
しない程度に位置合和せするだけでよく、従来のように
バンプと搭載バンドの中心が一致するように高精度に位
置合わせする必要はない。しかも従来のように押え治具
でリードレスチップキャリアCを押さえつけたりする必
要もなく、またパンブト・・が窪み6・・・に嵌入さえ
しておれば、半田が溶融したときの表面張力でセルフ・
アライメント作用が働いて、バンプ1と搭載パッド4の
中心が位置合わせされた状態で半田が固化してボンディ
ングが終了する。
バンプは通常、銅ボールや導体ペースト印刷で盛り上げ
た上に半田コートしたり、直接半田で盛り上げるなどの
方法で作成されるので、搭載パッドの窪みに嵌入させる
のに都合のよい形状をしている。
第5図は搭載パッド4・・・に窪みを形成する装置の側
面図である。基板Pの搭載パッド4・・・には半田ペー
ストを印刷するか半田メッキを厚く付けることによって
、半田5・・・を厚めに付着させておく。
治具7には、搭載バンド4・・・と対応する位置に、半
田できない材質でできたボール状部ないし突起部8・・
・を設けてあり、この治具7と基板Pを、基準孔9.1
0を利用して位置合わせし、基板P上に搭載して押え付
けると共に加熱すると、搭載パッド上の半田5・・・の
中央に突起部8・・・が押し込まれ、治具7を引き上げ
ると、突起部8・・・の後に窪み6・・・が残る。本発
明の方法は、ボンディングの際チップCを押さえ治具3
で基板Pに押え付けるようなことはしないので、半田の
セルフ・アライメント作用を有効に利用することができ
る。したがって窪み6・・・は、各パンブト・・が嵌入
さえできればよく、必ずしもパンブト・・と窪み6・・
・の中心が一致する必要はないので、窪み形成治具7と
基板Pとの位置合わせは比較的ラフでも差支えない。
なお総ての半田5・・・に窪み6・・・を形成するので
なく、要所要所に比較的大形で厚めの半田を付けておき
、その半田のみに位置合わせ用の窪みを形成してもよい
(幻発明の効果 以上のように本発明によれば、リードレスチップキャリ
アのボンディング面に設けられたバンプと基板の搭載パ
ッドとを位置合わせして、加熱し互いに溶着させるボン
ディング方法において、基板の各搭載バンド中の少なく
とも一部の搭載バ・ノドに半田の窪みを設け、この窪み
にチップのバンプを嵌入させて搭載し、その状態で加熱
してボンディングを行なう方法を採っている。
そのため、突起状のバンプを搭載パッド上の半田窪みに
嵌入させるだけで位置合わせできるので、位置合わせ作
業が簡単になり、また半田の熔融時のセルフ・アライメ
ント作用を有効に利用できるので、位置合わせがずれる
ようなことも永い。しかも半田への窪みの形成は容易で
あり、作業が複雑になるようなこともない。
【図面の簡単な説明】
第1図は従来のフリップ・チップ・ボンディング方法を
示す側面図、第2図は従来のフリップ・チップ・ボンデ
ィング方法によるボンディング直後の状態を示す側面図
、第3図以下は本発明の実施例を示すもので、第3図は
ボンディング前の状態の側面図、第4図は要部の拡大断
面図、第5図は窪み形成方法を示す側面図である。 図において、Cはリードレスチップキャリア、Pは基板
、1・・・はバンプ、2・・・、4・・・は搭載パッド
、5は半田、6は窪み、7は窪み形成用の治具、8は突
起状部をそれぞれ示す。 特許出願人      富士通株式会社第1図    
  第3図 1二=コ 第2図     第4図 C1 第5図

Claims (1)

  1. 【特許請求の範囲】 リードレスチップキャリアのボンディング面に設けられ
    たバンプと基板の搭載パッドとを位置合わせして、加熱
    し互いに溶着させるボンディング方法において、 基板の各搭載バンド中の少なくとも一部の搭載パッドに
    半田の窪みを設け、この窪みにリードレスチップキャリ
    アのバンプを嵌入させて搭載し、その状態で加熱してボ
    ンディングを行なうことを特徴とするバンプ付リードレ
    スチップキャリアの基板搭載方法。
JP14671582A 1982-08-24 1982-08-24 バンプ付リ−ドレスチツプキヤリアの基板搭載方法 Pending JPS5935439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14671582A JPS5935439A (ja) 1982-08-24 1982-08-24 バンプ付リ−ドレスチツプキヤリアの基板搭載方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14671582A JPS5935439A (ja) 1982-08-24 1982-08-24 バンプ付リ−ドレスチツプキヤリアの基板搭載方法

Publications (1)

Publication Number Publication Date
JPS5935439A true JPS5935439A (ja) 1984-02-27

Family

ID=15413897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14671582A Pending JPS5935439A (ja) 1982-08-24 1982-08-24 バンプ付リ−ドレスチツプキヤリアの基板搭載方法

Country Status (1)

Country Link
JP (1) JPS5935439A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63263797A (ja) * 1987-04-22 1988-10-31 第一電子工業株式会社 回路基板における搭載電子部品の位置決め構造及び回路基板における電子部品の接続方法
US5478007A (en) * 1993-04-14 1995-12-26 Amkor Electronics, Inc. Method for interconnection of integrated circuit chip and substrate
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
KR100485447B1 (ko) * 2000-11-30 2005-04-27 가부시키가이샤 신가와 반도체장치 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63263797A (ja) * 1987-04-22 1988-10-31 第一電子工業株式会社 回路基板における搭載電子部品の位置決め構造及び回路基板における電子部品の接続方法
US5478007A (en) * 1993-04-14 1995-12-26 Amkor Electronics, Inc. Method for interconnection of integrated circuit chip and substrate
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6163463A (en) * 1996-12-06 2000-12-19 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection
KR100485447B1 (ko) * 2000-11-30 2005-04-27 가부시키가이샤 신가와 반도체장치 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR100326347B1 (ko) Ni-b도금층을가진c4기판접점패드
JP3663938B2 (ja) フリップチップ実装方法
CN101252093B (zh) 电子元件和电子装置的制造方法、电子元件以及电子装置
JPH0888245A (ja) 半導体装置
JP2850901B2 (ja) ボール配列治具及びその製造方法
JPS5935439A (ja) バンプ付リ−ドレスチツプキヤリアの基板搭載方法
JPH05175275A (ja) 半導体チップの実装方法および実装構造
EP0828293B1 (en) Reflow soldering method for surface mounted semiconductor device
JPH0258793B2 (ja)
JP2751427B2 (ja) 半導体装置の製造方法
JP2636779B2 (ja) ボール状外部接続端子の構造およびその形成方法
JPH03218039A (ja) 半導体素子の実装方法
JP2004063524A (ja) 実装装置及びその実装方法若しくはプリント配線基板
JP3707516B2 (ja) 半導体素子の実装方法、およびこれに使用する素子実装用シート
KR100306115B1 (ko) 회로기판의부품혼재실장공법
JP3405136B2 (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JPH07273146A (ja) 半導体装置の実装方法
JP3013682B2 (ja) 半田バンプならびにこれを用いた電子部品の接続構造および方法
JPH09293961A (ja) 電子部品の実装方法
JP3704229B2 (ja) 半導体装置の製造方法および装置
JPH0888249A (ja) フェイスダウンボンディング方法
JPS63128574A (ja) コネクタピン
JP2003243447A (ja) 半導体素子の実装方法
JP2526796B2 (ja) テ―プキャリアパッケ―ジ
JP2005203664A (ja) 半導体装置の実装方法