JPH0677233A - 凹型バンプ及びその形成方法 - Google Patents
凹型バンプ及びその形成方法Info
- Publication number
- JPH0677233A JPH0677233A JP24870792A JP24870792A JPH0677233A JP H0677233 A JPH0677233 A JP H0677233A JP 24870792 A JP24870792 A JP 24870792A JP 24870792 A JP24870792 A JP 24870792A JP H0677233 A JPH0677233 A JP H0677233A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- electrode pad
- wafer
- concave
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体素子と回路基板との接続時、位置合わ
せを容易にし、位置合わせ後接合するまでの間の横ずれ
を防止できる凹型バンプとその形成方法を提供する。 【構成】 ウェハー上の半導体素子の電極パッドに設け
られたバンプが、先端面に凹部が設けられている凹型バ
ンプ。ウェハー上の半導体素子の電極パッドの上面外周
部まで厚いパッシベーション膜を施し、次にウェハーの
全面にバリアーメタル層を形成し、次いで電極パッド部
のみ開口するように厚いレジストをパターニングし、次
に開口部にメッキを施して先端面に前記電極パッドの上
面及びその外周部の厚いパッシベーション膜の上面に沿
う凹部を有するバンプを形成し、然る後レジストの剥
離、バリアーメタル層のエッチングを行うことを特徴と
する凹型バンプの形成方法。
せを容易にし、位置合わせ後接合するまでの間の横ずれ
を防止できる凹型バンプとその形成方法を提供する。 【構成】 ウェハー上の半導体素子の電極パッドに設け
られたバンプが、先端面に凹部が設けられている凹型バ
ンプ。ウェハー上の半導体素子の電極パッドの上面外周
部まで厚いパッシベーション膜を施し、次にウェハーの
全面にバリアーメタル層を形成し、次いで電極パッド部
のみ開口するように厚いレジストをパターニングし、次
に開口部にメッキを施して先端面に前記電極パッドの上
面及びその外周部の厚いパッシベーション膜の上面に沿
う凹部を有するバンプを形成し、然る後レジストの剥
離、バリアーメタル層のエッチングを行うことを特徴と
する凹型バンプの形成方法。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子と回路基板
を接続する際、その位置合わせを容易にする凹型バンプ
及びその形成方法に関する。
を接続する際、その位置合わせを容易にする凹型バンプ
及びその形成方法に関する。
【０００２】
【従来の技術】従来より図９に示すようにウェハー１上
に多数区画形成された半導体素子２の周縁部にダイシン
グライン３に沿って設けられた電極パッド４上には、半
導体素子２を回路基板に実装する際に接続する為のバン
プ５が湿式メッキ法により形成されている。
に多数区画形成された半導体素子２の周縁部にダイシン
グライン３に沿って設けられた電極パッド４上には、半
導体素子２を回路基板に実装する際に接続する為のバン
プ５が湿式メッキ法により形成されている。
【０００３】ところで、バンプ５はマッシュルーム・バ
ンプ、ストレートバンプと種々あるが、殆んど回路基板
側の接続部はフラットであるので、半導体素子と回路基
板を接続する際の位置合わせは、夫々のアライメントマ
ークを読み取って合わせるしか方法が無かった。また一
度セットしても接合するまでにずれてしまうことが多か
った。
ンプ、ストレートバンプと種々あるが、殆んど回路基板
側の接続部はフラットであるので、半導体素子と回路基
板を接続する際の位置合わせは、夫々のアライメントマ
ークを読み取って合わせるしか方法が無かった。また一
度セットしても接合するまでにずれてしまうことが多か
った。
【０００４】
【発明が解決しようとする課題】そこで本発明は、半導
体素子と回路基板との接続時、位置合わせを容易にし、
位置合わせ後接合するまでの間の横ずれを防止すること
のできる凹型バンプとその形成方法を提供しようとする
ものである。
体素子と回路基板との接続時、位置合わせを容易にし、
位置合わせ後接合するまでの間の横ずれを防止すること
のできる凹型バンプとその形成方法を提供しようとする
ものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
の本発明の凹型バンプは、先端面に凹部が設けられてい
ることを特徴とするものである。またその凹型バンプを
形成する本発明の方法は、ウェハー上の半導体素子の電
極パッドの上面外周部まで厚いパッシベーション膜を施
し、次にウェハーの全面にバリアーメタル層を形成し、
次いで電極パッド部のみ開口するように厚いレジストを
パターニングし、次に開口部にメッキを施して先端面に
前記電極パッドの上面及びその外周部の厚いパッシベー
ション膜の上面に沿う凹部を有するバンプを形成し、然
る後レジストの剥離、バリアーメタル層のエッチングを
行うことを特徴とするものである。
の本発明の凹型バンプは、先端面に凹部が設けられてい
ることを特徴とするものである。またその凹型バンプを
形成する本発明の方法は、ウェハー上の半導体素子の電
極パッドの上面外周部まで厚いパッシベーション膜を施
し、次にウェハーの全面にバリアーメタル層を形成し、
次いで電極パッド部のみ開口するように厚いレジストを
パターニングし、次に開口部にメッキを施して先端面に
前記電極パッドの上面及びその外周部の厚いパッシベー
ション膜の上面に沿う凹部を有するバンプを形成し、然
る後レジストの剥離、バリアーメタル層のエッチングを
行うことを特徴とするものである。
【０００６】
【作用】上記のように本発明の凹型バンプは、先端面に
凹部が設けられているので、回路基板側の端子部の接合
材凸部と合わせることができて、位置合わせが容易であ
る。また一度位置が合うと、凹凸嵌合により振動等があ
っても横ずれすることがない。
凹部が設けられているので、回路基板側の端子部の接合
材凸部と合わせることができて、位置合わせが容易であ
る。また一度位置が合うと、凹凸嵌合により振動等があ
っても横ずれすることがない。
【０００７】然して上記工程の本発明の凹型バンプの形
成方法によると、最初に電極パッドの上面外周部まで厚
いパッシベーション膜を施すことで、後のメッキ工程１
回で先端面に凹部を有するバンプが形成されるので生産
性が良い。
成方法によると、最初に電極パッドの上面外周部まで厚
いパッシベーション膜を施すことで、後のメッキ工程１
回で先端面に凹部を有するバンプが形成されるので生産
性が良い。
【０００８】
【実施例】本発明の凹型バンプ及びその形成方法の一実
施例を図によって説明する。先ず凹型バンプの形成方法
から説明すると、図１に示すＳｉウェハー１上の半導体
素子２の周縁部にダイシングライン３に沿って設けられ
た 110μｍ角の電極パッド４の上面外周部まで、図２に
示すように80μｍ角の開口部６が得られるように厚さ10
μｍの厚いパッシベーション膜（配線保護）７を施し
た。次にウェハー１の全面に図３に示すようにＴｉ−Ｗ
1000Å／Ｐｄ5000Åのバリアーメタル層８をスパッタリ
ングにより形成した後、図４に示すように厚膜（厚さ25
μｍ）の感光性レジスト９を全面に塗布した。次いで電
極パッド４の部分を 100μｍ角に開口するようにフォト
リソグラフにより図５に示すように感光性レジスト９を
パターニングした。次に開口部10にバリアーメタル層８
をメッキ用電極として湿式メッキ法により図６に示すよ
うにＡｕよりなるバンプ11を形成した処、先端面に70μ
ｍ角で深さ10μｍの凹部12が設けられた。この凹部12
は、前記電極パッド４の上面及びその外周部の厚いパッ
シベーション膜７の上面に沿うものであった。然る後、
感光性レジスト９の剥離、バリアーメタル層８のエッチ
ングを行って、図７に示すように凹型バンプ11の形成を
完了させた。
施例を図によって説明する。先ず凹型バンプの形成方法
から説明すると、図１に示すＳｉウェハー１上の半導体
素子２の周縁部にダイシングライン３に沿って設けられ
た 110μｍ角の電極パッド４の上面外周部まで、図２に
示すように80μｍ角の開口部６が得られるように厚さ10
μｍの厚いパッシベーション膜（配線保護）７を施し
た。次にウェハー１の全面に図３に示すようにＴｉ−Ｗ
1000Å／Ｐｄ5000Åのバリアーメタル層８をスパッタリ
ングにより形成した後、図４に示すように厚膜（厚さ25
μｍ）の感光性レジスト９を全面に塗布した。次いで電
極パッド４の部分を 100μｍ角に開口するようにフォト
リソグラフにより図５に示すように感光性レジスト９を
パターニングした。次に開口部10にバリアーメタル層８
をメッキ用電極として湿式メッキ法により図６に示すよ
うにＡｕよりなるバンプ11を形成した処、先端面に70μ
ｍ角で深さ10μｍの凹部12が設けられた。この凹部12
は、前記電極パッド４の上面及びその外周部の厚いパッ
シベーション膜７の上面に沿うものであった。然る後、
感光性レジスト９の剥離、バリアーメタル層８のエッチ
ングを行って、図７に示すように凹型バンプ11の形成を
完了させた。
【０００９】このようにして形成した凹型バンプ11は、
先端面に凹部12が設けられているので、図８に示すよう
に半導体素子２と回路基板13を接続する際、凹部12に回
路基板13の端子部14の接合材凸部15を合わせることがで
きて、位置合わせが容易であった。また、一度位置が合
うと、凹凸嵌合により振動等があっても横ずれすること
がなく、精度良く接続された。
先端面に凹部12が設けられているので、図８に示すよう
に半導体素子２と回路基板13を接続する際、凹部12に回
路基板13の端子部14の接合材凸部15を合わせることがで
きて、位置合わせが容易であった。また、一度位置が合
うと、凹凸嵌合により振動等があっても横ずれすること
がなく、精度良く接続された。
【００１０】
【発明の効果】以上の通り本発明の凹型バンプは、先端
面に凹部が設けられているので、回路基板の端子部の接
合材凸部と合わせることができて、位置合わせが容易で
ある。また一度位置が合うと、凹凸嵌合により振動等が
あっても横ずれすることなく、精度良く接続できる。
面に凹部が設けられているので、回路基板の端子部の接
合材凸部と合わせることができて、位置合わせが容易で
ある。また一度位置が合うと、凹凸嵌合により振動等が
あっても横ずれすることなく、精度良く接続できる。
【００１１】また本発明の凹型バンプの形成方法による
と、最初に電極パッドの上面外周部まで厚いパッシベー
ション膜を施すことで、後のメッキ工程１回で下地の凹
凸を忠実に再現して先端面に凹部を有するバンプを形成
されるので生産性が良い。
と、最初に電極パッドの上面外周部まで厚いパッシベー
ション膜を施すことで、後のメッキ工程１回で下地の凹
凸を忠実に再現して先端面に凹部を有するバンプを形成
されるので生産性が良い。
【図１】ウェハーの上面に於ける半導体素子の電極パッ
ドの配列を示す斜視図である。
ドの配列を示す斜視図である。
【図２】本発明の凹型バンプの形成方法の工程を示す図
である。
である。
【図３】本発明の凹型バンプの形成方法の工程を示す図
である。
である。
【図４】本発明の凹型バンプの形成方法の工程を示す図
である。
である。
【図５】本発明の凹型バンプの形成方法の工程を示す図
である。
である。
【図６】本発明の凹型バンプの形成方法の工程を示す図
である。
である。
【図７】本発明の凹型バンプの形成方法の工程を示す図
である。
である。
【図８】本発明の凹型バンプにより半導体素子を回路基
板に接続する状態を示す図である。
板に接続する状態を示す図である。
【図９】従来の半導体素子上のバンプを示す斜視図であ
る。
る。
１ ウェハー ２ 半導体素子 ３ ダイシングライン ４ 電極パッド ６ 開口部 ７ パッシベーション膜 ８ バリアーメタル層 ９ 感光性レジスト 10 開口部 11 凹型バンプ 12 凹部
Claims (2)
- 【請求項１】 ウェハー上の半導体素子の電極パッドに
設けられたバンプが、先端面に凹部が設けられているこ
とを特徴とする凹型バンプ。 - 【請求項２】 ウェハー上の半導体素子の電極パッドの
上面外周部まで厚いパッシベーション膜を施し、次にウ
ェハーの全面にバリアーメタル層を形成し、次いで電極
パッド部のみ開口するように厚いレジストをパターニン
グし、次に開口部にメッキを施して先端面に前記電極パ
ッドの上面及びその外周部の厚いパッシベーション膜の
上面に沿う凹部を有するバンプを形成し、然る後レジス
トの剥離、バリアーメタル層のエッチングを行うことを
特徴とする凹型バンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24870792A JPH0677233A (ja) | 1992-08-25 | 1992-08-25 | 凹型バンプ及びその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24870792A JPH0677233A (ja) | 1992-08-25 | 1992-08-25 | 凹型バンプ及びその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677233A true JPH0677233A (ja) | 1994-03-18 |
Family
ID=17182143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24870792A Pending JPH0677233A (ja) | 1992-08-25 | 1992-08-25 | 凹型バンプ及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677233A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170838A (ja) * | 2000-11-30 | 2002-06-14 | Shinkawa Ltd | 半導体装置およびその製造方法 |
-
1992
- 1992-08-25 JP JP24870792A patent/JPH0677233A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170838A (ja) * | 2000-11-30 | 2002-06-14 | Shinkawa Ltd | 半導体装置およびその製造方法 |
| US6879027B2 (en) * | 2000-11-30 | 2005-04-12 | Kabushiki Kaisha Shinkawa | Semiconductor device having bumps |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3285796B2 (ja) | 導電性接触パツド接続方法 | |
| US6051489A (en) | Electronic component package with posts on the active side of the substrate | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| JPH05121409A (ja) | 集積回路装置用バンプ電極 | |
| US20010026906A1 (en) | Process for manufacturing semiconductor device and exposure mask | |
| KR970053198A (ko) | 반도체소자의 본딩장치 및 그 제조방법 | |
| US6541301B1 (en) | Low RF loss direct die attach process and apparatus | |
| JPH0677233A (ja) | 凹型バンプ及びその形成方法 | |
| JP3523815B2 (ja) | 半導体装置 | |
| JP2005012065A (ja) | 半導体装置およびその製造方法 | |
| JP2001176966A (ja) | 半導体装置 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP2993339B2 (ja) | 半導体装置の製造方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| US6319746B1 (en) | Optical semiconductor device and method for fabricating the same | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JP2734585B2 (ja) | 半導体装置の製造方法 | |
| JPS6348427B2 (ja) | ||
| TWI254396B (en) | Method for manufacturing gold bumps | |
| JPH098202A (ja) | 集積回路のリードフレーム | |
| JP3049800B2 (ja) | 半導体受光素子のバンプ電極形成方法 | |
| JPH07201865A (ja) | バンプを備えた半導体装置 | |
| JPH04250628A (ja) | 半導体装置の製造方法 | |
| KR100275949B1 (ko) | 반도체장치의제조방법 |