JPH04250628A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04250628A JPH04250628A JP2536591A JP2536591A JPH04250628A JP H04250628 A JPH04250628 A JP H04250628A JP 2536591 A JP2536591 A JP 2536591A JP 2536591 A JP2536591 A JP 2536591A JP H04250628 A JPH04250628 A JP H04250628A
- Authority
- JP
- Japan
- Prior art keywords
- film
- passivation film
- metal wiring
- scribe line
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000002161 passivation Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000007747 plating Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 238000007796 conventional method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、より詳細には、半導体装置にバンプを形成するた
めの方法に関する。
関し、より詳細には、半導体装置にバンプを形成するた
めの方法に関する。
【０００２】
【従来の技術】ＩＣやＬＳＩのような半導体装置を実装
するために、周知の如く、半導体装置の金属配線に、バ
ンプと呼ばれる突起電極が形成される。
するために、周知の如く、半導体装置の金属配線に、バ
ンプと呼ばれる突起電極が形成される。
【０００３】従来のバンプ形成方法を図５〜図８に示す
。
。
【０００４】図５〜図８の各図において、左側はバンプ
形成領域を、右側はウエハのスクライブ領域を夫々示す
。
形成領域を、右側はウエハのスクライブ領域を夫々示す
。
【０００５】まず、図５に示すように、半導体シリコン
基板１上に二酸化シリコン等の絶縁膜２を形成する。こ
の絶縁膜２は、例えば多層配線構造のような場合には、
各種の層間絶縁膜を含む多層構造であって良い。そして
、スクライブ領域においてこの絶縁膜２をエッチングし
、半導体シリコン基板１を露出させてスクライブ線を形
成する。
基板１上に二酸化シリコン等の絶縁膜２を形成する。こ
の絶縁膜２は、例えば多層配線構造のような場合には、
各種の層間絶縁膜を含む多層構造であって良い。そして
、スクライブ領域においてこの絶縁膜２をエッチングし
、半導体シリコン基板１を露出させてスクライブ線を形
成する。
【０００６】次いで、絶縁膜２上に、アルミニウムから
なる所定パターンの金属配線３を形成する。次に、窒化
シリコン（Ｐ−ＳｉＮ）からなる第１のパッシベーショ
ン膜４を全面に形成し、これをエッチングして、金属配
線３上の所定位置に開孔を形成するとともに、スクライ
ブ線内のこの第１のパッシベーション膜を除去する。
なる所定パターンの金属配線３を形成する。次に、窒化
シリコン（Ｐ−ＳｉＮ）からなる第１のパッシベーショ
ン膜４を全面に形成し、これをエッチングして、金属配
線３上の所定位置に開孔を形成するとともに、スクライ
ブ線内のこの第１のパッシベーション膜を除去する。
【０００７】次に、図６に示すように、ポリイミドから
なる第２のパッシベーション膜５を全面に形成し、これ
をエッチングして、金属配線３上に開孔を形成するとと
もに、スクライブ線内のこの第２のパッシベーション膜
を除去して、スクライブ線内の半導体シリコン基板１を
露出させる。その後、導電膜６を全面に形成する。
なる第２のパッシベーション膜５を全面に形成し、これ
をエッチングして、金属配線３上に開孔を形成するとと
もに、スクライブ線内のこの第２のパッシベーション膜
を除去して、スクライブ線内の半導体シリコン基板１を
露出させる。その後、導電膜６を全面に形成する。
【０００８】次に、図７に示すように、フォトレジスト
７を全面に塗布した後、これをパターニングして、金属
配線３の上に開孔を形成する。しかる後、導電膜６に電
流を流して、金属配線３上の上記開孔内に、金からなる
バンプ８をメッキにより形成する。
７を全面に塗布した後、これをパターニングして、金属
配線３の上に開孔を形成する。しかる後、導電膜６に電
流を流して、金属配線３上の上記開孔内に、金からなる
バンプ８をメッキにより形成する。
【０００９】その後、図８に示すように、フォトレジス
ト７を除去し、更に、導電膜６をエッチング除去する。
ト７を除去し、更に、導電膜６をエッチング除去する。
【００１０】
【発明が解決しようとする課題】上述したように、バン
プ８は、導電膜６に電流を流して、メッキにより形成す
るが、従来の方法では、スクライブ線の部分において導
電膜６の成膜性が悪く、この導電膜６に均一に電流が流
れないために、バンプ８の被着性にばらつきを生じてい
た。即ち、導電膜６は、一般に、１０００〜２０００Å
の膜厚に形成されるが、図６に示すように、スクライブ
線の部分では、段差が大きいために、その肩の部分で膜
厚が極端に小さくなってしまう。このため、この部分に
充分な電流が流れなくなり、結果として、バンプ８の厚
さ、即ち、バンプ高さにばらつきを生じてしまう。この
ようにバンプ高さにばらつきを生じると、後のボンディ
ング工程においてボンディング不良が起こり易い。
プ８は、導電膜６に電流を流して、メッキにより形成す
るが、従来の方法では、スクライブ線の部分において導
電膜６の成膜性が悪く、この導電膜６に均一に電流が流
れないために、バンプ８の被着性にばらつきを生じてい
た。即ち、導電膜６は、一般に、１０００〜２０００Å
の膜厚に形成されるが、図６に示すように、スクライブ
線の部分では、段差が大きいために、その肩の部分で膜
厚が極端に小さくなってしまう。このため、この部分に
充分な電流が流れなくなり、結果として、バンプ８の厚
さ、即ち、バンプ高さにばらつきを生じてしまう。この
ようにバンプ高さにばらつきを生じると、後のボンディ
ング工程においてボンディング不良が起こり易い。
【００１１】一方、導電膜６の全体の膜厚を大きくする
と、後にこの導電膜６を除去するためのエッチング時間
が長くなってしまうという不都合が生じる。
と、後にこの導電膜６を除去するためのエッチング時間
が長くなってしまうという不都合が生じる。
【００１２】本発明は上述の問題点に鑑みてなされたも
のであって、バンプをメッキ形成する際、導電膜の膜厚
を大きくすることなく、メッキ厚のばらつきを小さくす
ることができる半導体装置の製造方法を提供することを
目的とする。
のであって、バンプをメッキ形成する際、導電膜の膜厚
を大きくすることなく、メッキ厚のばらつきを小さくす
ることができる半導体装置の製造方法を提供することを
目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置の製造方法は、半導体基板上に
形成された絶縁膜上に金属配線を形成する工程と、上記
金属配線上、上記絶縁膜上及びスクライブ線内に露出し
た上記半導体基板上に第１のパッシベーション膜を形成
する工程と、上記金属配線上の上記第１のパッシベーシ
ョン膜をエッチングして開孔を形成するとともに、スク
ライブ線内の上記第１のパッシベーション膜をエッチン
グ除去する工程と、上記第１のパッシベーション膜の上
記開孔内に露出した上記金属配線上、上記第１のパッシ
ベーション膜上及びスクライブ線内に露出した上記半導
体基板上に第２のパッシベーション膜を形成する工程と
、上記金属配線上の上記第２のパッシベーション膜をエ
ッチングして開孔を形成する工程と、上記第１及び第２
のパッシベーション膜の上記開孔内に露出した上記金属
配線上及び上記第２のパッシベーション膜上に導電膜を
形成する工程と、上記金属配線上の上記第１及び第２の
パッシベーション膜の上記開孔内に上記導電膜を介して
メッキによりバンプを形成する工程とを具備する。
に、本発明の半導体装置の製造方法は、半導体基板上に
形成された絶縁膜上に金属配線を形成する工程と、上記
金属配線上、上記絶縁膜上及びスクライブ線内に露出し
た上記半導体基板上に第１のパッシベーション膜を形成
する工程と、上記金属配線上の上記第１のパッシベーシ
ョン膜をエッチングして開孔を形成するとともに、スク
ライブ線内の上記第１のパッシベーション膜をエッチン
グ除去する工程と、上記第１のパッシベーション膜の上
記開孔内に露出した上記金属配線上、上記第１のパッシ
ベーション膜上及びスクライブ線内に露出した上記半導
体基板上に第２のパッシベーション膜を形成する工程と
、上記金属配線上の上記第２のパッシベーション膜をエ
ッチングして開孔を形成する工程と、上記第１及び第２
のパッシベーション膜の上記開孔内に露出した上記金属
配線上及び上記第２のパッシベーション膜上に導電膜を
形成する工程と、上記金属配線上の上記第１及び第２の
パッシベーション膜の上記開孔内に上記導電膜を介して
メッキによりバンプを形成する工程とを具備する。
【００１４】
【作用】本発明の半導体装置の製造方法では、スクライ
ブ線内に第２のパッシベーション膜を残した状態で導電
膜を形成する。従って、スクライブ線部分での段差が小
さくなり、その部分に比較的均一な膜厚の導電膜を形成
することができる。
ブ線内に第２のパッシベーション膜を残した状態で導電
膜を形成する。従って、スクライブ線部分での段差が小
さくなり、その部分に比較的均一な膜厚の導電膜を形成
することができる。
【００１５】このため、導電膜に均一なメッキ電流が流
れ、形成されるバンプの高さがほぼ一様になる。
れ、形成されるバンプの高さがほぼ一様になる。
【００１６】
【実施例】以下、本発明を実施例につき図１〜図４を参
照して説明する。なお、図１〜図４において、図５〜図
８に示した従来例と同一又は対応する部分には同一の符
号を付す。
照して説明する。なお、図１〜図４において、図５〜図
８に示した従来例と同一又は対応する部分には同一の符
号を付す。
【００１７】まず、図１に示すように、半導体シリコン
基板１上に二酸化シリコン等の絶縁膜２を形成する。こ
の絶縁膜２は、例えば多層配線構造のような場合には、
各種の層間絶縁膜を含む多層構造であって良い。そして
、スクライブ領域においてこの絶縁膜２をエッチングし
、半導体シリコン基板１を露出させてスクライブ線を形
成する。
基板１上に二酸化シリコン等の絶縁膜２を形成する。こ
の絶縁膜２は、例えば多層配線構造のような場合には、
各種の層間絶縁膜を含む多層構造であって良い。そして
、スクライブ領域においてこの絶縁膜２をエッチングし
、半導体シリコン基板１を露出させてスクライブ線を形
成する。
【００１８】次いで、絶縁膜２上に、アルミニウムから
なる所定パターンの金属配線３を形成する。次に、窒化
シリコン（Ｐ−ＳｉＮ）からなる第１のパッシベーショ
ン膜４を全面に形成し、これをエッチングして、金属配
線３上の所定位置に開孔を形成するとともに、スクライ
ブ線内のこの第１のパッシベーション膜を除去する。
なる所定パターンの金属配線３を形成する。次に、窒化
シリコン（Ｐ−ＳｉＮ）からなる第１のパッシベーショ
ン膜４を全面に形成し、これをエッチングして、金属配
線３上の所定位置に開孔を形成するとともに、スクライ
ブ線内のこの第１のパッシベーション膜を除去する。
【００１９】次に、図２に示すように、ポリイミドから
なる第２のパッシベーション膜５を全面に３μｍ程度形
成し、これをエッチングして、金属配線３上に開孔を形
成する。この時、従来の方法とは違って、スクライブ線
内の第２のパッシベーション膜５はそのまま残す。その
後、導電膜６を全面に１０００〜２０００Å程度に形成
する。
なる第２のパッシベーション膜５を全面に３μｍ程度形
成し、これをエッチングして、金属配線３上に開孔を形
成する。この時、従来の方法とは違って、スクライブ線
内の第２のパッシベーション膜５はそのまま残す。その
後、導電膜６を全面に１０００〜２０００Å程度に形成
する。
【００２０】本実施例の方法では、図２に示すように、
スクライブ線部分に第２のパッシベーション膜５をその
まま残しているので、この部分の段差が小さく滑らかに
なる。従って、この第２のパッシベーション膜５の上に
導電膜６をほぼ均一な膜厚に形成することができる。
スクライブ線部分に第２のパッシベーション膜５をその
まま残しているので、この部分の段差が小さく滑らかに
なる。従って、この第２のパッシベーション膜５の上に
導電膜６をほぼ均一な膜厚に形成することができる。
【００２１】次に、図３に示すように、フォトレジスト
７を全面に塗布した後、これをパターニングして、金属
配線３の上に開孔を形成する。しかる後、導電膜６に電
流を流して、金属配線３上の上記開孔内に、金からなる
バンプ８をメッキにより形成する。
７を全面に塗布した後、これをパターニングして、金属
配線３の上に開孔を形成する。しかる後、導電膜６に電
流を流して、金属配線３上の上記開孔内に、金からなる
バンプ８をメッキにより形成する。
【００２２】この時、本実施例の方法では、スクライブ
線部分の導電膜６に極端に膜厚の小さい部分が存在しな
いので、この導電膜６に均一なメッキ電流が流れ、その
結果、バンプ８がほぼ一様な高さに形成される。
線部分の導電膜６に極端に膜厚の小さい部分が存在しな
いので、この導電膜６に均一なメッキ電流が流れ、その
結果、バンプ８がほぼ一様な高さに形成される。
【００２３】その後、図４に示すように、フォトレジス
ト７を除去し、更に、導電膜６をエッチング除去する。 そして、更に、スクライブ線内の第２のパッシベーショ
ン膜５をエッチング除去する。但し、このスクライブ線
部分の第２のパッシベーション膜５の除去は必ずしも行
う必要はない。
ト７を除去し、更に、導電膜６をエッチング除去する。 そして、更に、スクライブ線内の第２のパッシベーショ
ン膜５をエッチング除去する。但し、このスクライブ線
部分の第２のパッシベーション膜５の除去は必ずしも行
う必要はない。
【００２４】
【発明の効果】本発明によれば、導電膜の膜厚を必要以
上に厚くすることなく、バンプをほぼ一様な高さにメッ
キ形成することができる。
上に厚くすることなく、バンプをほぼ一様な高さにメッ
キ形成することができる。
【図１】本発明の一実施例による半導体装置の製造方法
を説明するための断面図である。
を説明するための断面図である。
【図２】本発明の一実施例による半導体装置の製造方法
を説明するための断面図である。
を説明するための断面図である。
【図３】本発明の一実施例による半導体装置の製造方法
を説明するための断面図である。
を説明するための断面図である。
【図４】本発明の一実施例による半導体装置の製造方法
を説明するための断面図である。
を説明するための断面図である。
【図５】従来の半導体装置の製造方法を説明するための
断面図である。
断面図である。
【図６】従来の半導体装置の製造方法を説明するための
断面図である。
断面図である。
【図７】従来の半導体装置の製造方法を説明するための
断面図である。
断面図である。
【図８】従来の半導体装置の製造方法を説明するための
断面図である。
断面図である。
１ 半導体シリコン基板
２ 絶縁膜
３ 金属配線
４ 第１のパッシベーション膜
５ 第２のパッシベーション膜
６ 導電膜
８ バンプ
Claims (1)
- 【請求項１】 半導体基板上に形成された絶縁膜上に
金属配線を形成する工程と、上記金属配線上、上記絶縁
膜上及びスクライブ線内に露出した上記半導体基板上に
第１のパッシベーション膜を形成する工程と、上記金属
配線上の上記第１のパッシベーション膜をエッチングし
て開孔を形成するとともに、スクライブ線内の上記第１
のパッシベーション膜をエッチング除去する工程と、上
記第１のパッシベーション膜の上記開孔内に露出した上
記金属配線上、上記第１のパッシベーション膜上及びス
クライブ線内に露出した上記半導体基板上に第２のパッ
シベーション膜を形成する工程と、上記金属配線上の上
記第２のパッシベーション膜をエッチングして開孔を形
成する工程と、上記第１及び第２のパッシベーション膜
の上記開孔内に露出した上記金属配線上及び上記第２の
パッシベーション膜上に導電膜を形成する工程と、上記
金属配線上の上記第１及び第２のパッシベーション膜の
上記開孔内に上記導電膜を介してメッキによりバンプを
形成する工程とを具備する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2536591A JPH04250628A (ja) | 1991-01-25 | 1991-01-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2536591A JPH04250628A (ja) | 1991-01-25 | 1991-01-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04250628A true JPH04250628A (ja) | 1992-09-07 |
Family
ID=12163810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2536591A Withdrawn JPH04250628A (ja) | 1991-01-25 | 1991-01-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04250628A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1231629A1 (en) * | 2001-02-07 | 2002-08-14 | STMicroelectronics S.r.l. | A method of forming metal connection elements in integrated circuits |
| KR100735016B1 (ko) * | 2005-08-17 | 2007-07-03 | 삼성전자주식회사 | 플라즈마 공정에서의 차지업 방지 방법 및 그것에 의해제조된 반도체 웨이퍼 |
-
1991
- 1991-01-25 JP JP2536591A patent/JPH04250628A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1231629A1 (en) * | 2001-02-07 | 2002-08-14 | STMicroelectronics S.r.l. | A method of forming metal connection elements in integrated circuits |
| US6589816B2 (en) | 2001-02-07 | 2003-07-08 | Stmicroelectronics S.R.L. | Method of forming metal connection elements in integrated circuits |
| KR100735016B1 (ko) * | 2005-08-17 | 2007-07-03 | 삼성전자주식회사 | 플라즈마 공정에서의 차지업 방지 방법 및 그것에 의해제조된 반도체 웨이퍼 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4784972A (en) | Method of joining beam leads with projections to device electrodes | |
| US7594322B2 (en) | Methods of fabricating substrates including at least one conductive via | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| US6268090B1 (en) | Process for manufacturing semiconductor device and exposure mask | |
| JPH0567621A (ja) | 半導体装置およびその製造方法 | |
| US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
| US7381636B2 (en) | Planar bond pad design and method of making the same | |
| JP3523815B2 (ja) | 半導体装置 | |
| JPH04250628A (ja) | 半導体装置の製造方法 | |
| US5396702A (en) | Method for forming solder bumps on a substrate using an electrodeposition technique | |
| JPH0922912A (ja) | 半導体装置及びその製造方法 | |
| JPH0677232A (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JP3147698B2 (ja) | バンプ電極及びその製造方法 | |
| JPH11354578A (ja) | 半導体装置及びその製造方法 | |
| JP2001332577A (ja) | 半導体装置の製造方法 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| KR100237671B1 (ko) | 반도체 장치 제조방법 | |
| JPH1126466A (ja) | 半導体装置の製造方法 | |
| KR100417126B1 (ko) | 고밀도 및 고종횡비를 갖는 배선용 범프 형성 방법 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPH02220440A (ja) | 半導体装置の製造方法 | |
| JPH0917792A (ja) | 半導体装置の製造方法 | |
| JP2002313692A (ja) | アライメントマーク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |