JPH0567621A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0567621A
JPH0567621A JP3258611A JP25861191A JPH0567621A JP H0567621 A JPH0567621 A JP H0567621A JP 3258611 A JP3258611 A JP 3258611A JP 25861191 A JP25861191 A JP 25861191A JP H0567621 A JPH0567621 A JP H0567621A
Authority
JP
Japan
Prior art keywords
layer
bump
mask
resist layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3258611A
Other languages
English (en)
Other versions
JP3053675B2 (ja
Inventor
Kazutaka Shibata
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3258611A priority Critical patent/JP3053675B2/ja
Publication of JPH0567621A publication Critical patent/JPH0567621A/ja
Priority to US08/214,655 priority patent/US5436198A/en
Application granted granted Critical
Publication of JP3053675B2 publication Critical patent/JP3053675B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ストレートウォール型バンプを備えた半導体
素子の表面保護を比較的簡単に実現する。 【構成】 ストレートウォール型バンプ２０を形成する
際のマスクとなったレジスト層１９をハーフエッチング
して得られた残渣層２１を、半導体素子の保護層として
備えることにより、半導体素子の表面保護を図る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＴＡＢ（Tape Automat
ed Bonding) で用いられる半導体装置に係わり、特に、
ストレートウォール型バンプを備えた半導体装置および
その製造方法に関する。
【０００２】
【従来の技術】以下、図４を参照して、ストレートウォ
ール型バンプを備えた従来の半導体製造装置の製造方法
を説明する。図４の（ａ）では、半導体基板（以下、単
に『基板』という）１の回路素子のコンタクト部分に電
極層２および保護膜３がそれぞれ所定のパターンに形成
されている。そして、基板全面にバリヤメタル層４が被
着される。同図（ｂ）では、バリヤメタル層４の上に厚
いレジスト層５が塗布され、コンタクト領域（バンプ形
成領域）が孔開けされる。同図（ｃ）では、前記レジス
ト層５をマスクとして、電解メッキ法によって孔開け部
分にバンプ６が形成される。このとき、基板１の全面に
被着されているバリヤメタル層４がコモン電極として作
用する。同図（ｄ）ではレジスト層５が除去される。同
図（ｅ）では、バリヤメタル層４をエッチングするため
のマスクとしてのレジスト層７が形成される。同図
（ｆ）では、前記レジスト層７をマスクとしてバリヤメ
タル層４がエッチングされた後、レジスト層７が除去さ
れる。以上の各処理によって、基板１上にストレートウ
ォール型バンプ６が形成される。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな構成を有する従来例の場合には、次のような問題点
がある。すなわち、上述したようにしてバンプが形成さ
れた基板は、各素子ごとに分離切断された後、周知の一
括（ギャング）接続のワイヤレスボンディング技術によ
ってフィルムキャリアに接続される。そして、フィルム
キャリアに接続された素子にエポキシ樹脂等がポッティ
ングされる。このように、各素子はエポキシ樹脂によっ
て封止されるのであるが、この種の半導体装置は極めて
薄く構成される必要があるので、封止用のエポキシ樹脂
だけでは十分な耐湿性を得ることができなかった。そこ
で、半導体素子上に特殊な保護膜を別途形成することも
考えられるが、このような保護膜を特別に形成する工程
を付加すると、工程が煩雑化し装置のコスト高を招くと
いう別異の問題点を生じる。
【０００４】本発明は、このような事情に鑑みてなされ
たものであって、ストレートウォール型バンプを備えた
半導体素子の表面保護を比較的簡単に実現した半導体装
置およびその製造方法を提供することを目的としてい
る。
【０００５】
【課題を解決するための手段】本発明は、このような目
的を達成するために、次のような構成をとる。すなわ
ち、請求項１に記載の発明に係る半導体装置は、ストレ
ートウォール型バンプを形成する際のマスクとなったレ
ジスト層をハーフエッチングして得られた残渣層を、半
導体素子の保護層として備えたものである。
【０００６】また、請求項２に記載の発明は、ストレー
トウォール型バンプを備えた半導体装置の製造方法であ
って、半導体基板上の電極層またはその上に形成された
バリヤメタル層の少なくとも何れか一方を、バンプ形成
時の電解メッキ用のコモン電極と導通するようにパター
ンニングする第１エッチング処理過程と、前記エッチン
グ処理された半導体基板上にバンプ形成時のマスクとな
るレジスト層を形成するマスク形成過程と、前記レジス
ト層をマスクとして半導体基板に電解メッキでバンプを
形成するバンプ形成過程と、前記バンプが形成された半
導体基板上のレジスト層をハーフエッチングする第２エ
ッチング処理過程と、を備えたものである。
【０００７】
【作用】本発明の作用は次のとおりである。請求項１に
記載の半導体装置によれば、ストレートウォール型バン
プを形成する際のマスクとなったレジスト層をハーフエ
ッチングして得られた残渣層を、半導体素子の保護層と
しているので、この種の半導体素子の信頼性が向上す
る。
【０００８】また、請求項２に記載の半導体装置の製造
方法によれば、第１エッチング処理過程で、半導体基板
上の電極層またはその上に形成されたバリヤメタル層の
少なくとも何れか一方を、バンプ形成時の電解メッキ用
のコモン電極と導通するように予めパターンニングして
いるので、従来方法のようにバンプ形成時にマスクとな
ったレジスト層を除去してバリヤメタル層をエッチング
する必要がなく、前記レジスト層をハーフエッチングし
て残渣層を保護層として残すという素子構造を簡単に実
現できる。
【０００９】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。図１は、本発明に係る半導体装置の製造方法の
手順を示した素子断面図である。同図（ａ）では、例え
ばシリコン基板１１の回路素子のコンタクト部分に、ア
ルミニウム等の電極層１２と、シリンコ酸化膜等の保護
膜１３がそれぞれ所定のパターンに形成されている。そ
して、基板全面を覆うようにバリヤメタル層１４が被着
される。バリヤメタル層１４としては、例えばクロム
（Ｃｒ）やチタン（Ｔｉ）膜などが用いられる。
【００１０】同図（ｂ），（Ｃ）は本発明方法の第１エ
ッチング処理過程に相当するもので、レジスト層１５を
マスクとして、バリヤメタル層１４をバンプ形成時の電
解メッキ用のコモン電極と導通するようにエッチングす
る。具体的には、図２に示すように、電極層１２を覆う
ようにエッチングされた各バリヤメタル層１４は、同じ
エッチング処理によってスクライブライン１６上に形成
された縦横の配線１７によって相互に接続されている。
そして、この配線１７が、図３に示すように、ウエハＷ
の周辺部に形成された電解メッキ用のコモン電極１８と
接続されている。なお、コモン電極１８は、図３のよう
にウエハＷの周辺の一部分でなく、周縁部に沿ってリン
グ状に形成してもよい。
【００１１】図１の（ｄ）は本発明方法におけるマスク
形成過程に相当し、パターンニングされたバリヤメタル
層１４の上に、電解メッキ時のマスクとなる厚いレジス
ト層１９が形成され、コンタクト領域（バンプ形成領
域）が孔開けされる。このレジスト層１９として、例え
ばポリイミド樹脂等が好ましく、その厚みは、２０〜５
０μｍ程度に設定される。
【００１２】同図（ｅ）は本発明方法におけるバンプ形
成過程に相当し、前記レジスト層１９をマスクとして、
電解メッキ法によりバンプ２０が形成される。バンプ２
０の材料とては、金（Ａｕ）、あるいは銅（Ｃｕ）等が
用いられる。このとき、バリヤメタル層１４はパターン
ニングされているが、各バリヤメタル層１４は上述した
ようにコモン電極１８にそれぞれ接続しているので、各
コンタクト領域に支障なくバンプが形成される。
【００１３】同図（ｆ）は本発明方法における第２エッ
チング処理過程に相当し、バンプ形成時にマスクとなっ
たレジスト層１９をハーフエッチングして、その残渣層
２１を半導体素子の保護層として残す。レジスト層１９
がポリイミンド樹脂で形成されている場合は、レジスト
層１９は水酸化ナトリウム（ＮａＯＨ）水溶液等でエッ
チングすることができ、エッチング時間のコントロール
により、レジスト層１９を例えば１０μｍ程度残すよう
にする。
【００１４】なお、本実施例では、バリヤメタル層１４
をコモン電極１８と接続するようにしたが、これに代え
て、電極層１２をコモン電極１８と接続するように構成
してもよい。
【００１５】また、実施例では、レジスト層１９として
ポリイミド樹脂を使用したが、本発明はこれに限定され
ず、半導体素子への密着性が良好で、耐湿性等の特性が
良好なものであれば、その他の樹脂を用いてもよい。
【００１６】
【発明の効果】以上の説明から明らかなように、本発明
に係る半導体装置によれば、ストレートウォール型バン
プを形成する際のマスクとなったレジスト層をハーフエ
ッチングして得られた残渣層を、半導体素子の保護層と
して用いているので、この種の半導体素子がフィルムキ
ャリア等に実装された場合にも、従来装置に比較して、
耐湿性等の点において信頼性が向上する。
【００１７】また、本発明に係る半導体装置の製造方法
によれば、半導体基板上の電極層あるいはバリヤメタル
層の少なくとも何れか一方を、バンプ形成時の電解メッ
キ用のコモン電極と導通するように予めパターンニング
しているので、従来方法のようにバンプ形成時にマスク
となったレジスト層を除去してバリヤメタル層をエッチ
ングする必要がなく、本発明に係る半導体装置を容易に
実現することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の一実施例
の手順を示した素子断面図である。
【図２】第１エッチング処理過程でパターンニングされ
た半導体素子の平面図である。
【図３】電解メッキ用のコモン電極への配線の接続例を
示した平面図である。
【図４】従来方法の手順を示した素子断面図である。
【符号の説明】
１１…基板 １２…電極層 １３…保護膜 １４…バリヤメタル層 １５…レジスト層 １６…スクライブライン １７…配線 １８…コモン電極 １９…レジスト層 ２０…バンプ ２１…残渣層（保護層）

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ストレートウォール型バンプを形成する
    際のマスクとなったレジスト層をハーフエッチングして
    得られた残渣層を、半導体素子の保護層として備えたこ
    とを特徴とする半導体装置。
  2. 【請求項２】 ストレートウォール型バンプを備えた半
    導体装置の製造方法であって、 半導体基板上の電極層またはその上に形成されたバリヤ
    メタル層の少なくとも何れか一方を、バンプ形成時の電
    解メッキ用のコモン電極と導通するようにパターンニン
    グする第１エッチング処理過程と、 前記エッチング処理された半導体基板上にバンプ形成時
    のマスクとなるレジスト層を形成するマスク形成過程
    と、 前記レジスト層をマスクとして半導体基板に電解メッキ
    でバンプを形成するバンプ形成過程と、 前記バンプが形成された半導体基板上のレジスト層をハ
    ーフエッチングする第２エッチング処理過程と、 を備えたことを特徴とする半導体装置の製造方法。
JP3258611A 1991-09-09 1991-09-09 半導体装置およびその製造方法 Expired - Fee Related JP3053675B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3258611A JP3053675B2 (ja) 1991-09-09 1991-09-09 半導体装置およびその製造方法
US08/214,655 US5436198A (en) 1991-09-09 1994-03-11 Method of manufacturing semiconductor device having straight wall bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3258611A JP3053675B2 (ja) 1991-09-09 1991-09-09 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0567621A true JPH0567621A (ja) 1993-03-19
JP3053675B2 JP3053675B2 (ja) 2000-06-19

Family

ID=17322680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3258611A Expired - Fee Related JP3053675B2 (ja) 1991-09-09 1991-09-09 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US5436198A (ja)
JP (1) JP3053675B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100382291C (zh) * 2005-05-17 2008-04-16 矽品精密工业股份有限公司 半导体装置及其制法
JP2008131159A (ja) * 2006-11-17 2008-06-05 Fujitsu Media Device Kk 弾性波デバイス
JP2013140982A (ja) * 2012-01-04 2013-07-18 Freescale Semiconductor Inc 半導体ウェハめっきブスおよびその形成方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0504614B1 (en) * 1991-02-22 2003-10-15 Canon Kabushiki Kaisha Electrical connecting member and manufacturing method therefor
US5744382A (en) * 1992-05-13 1998-04-28 Matsushita Electric Industrial Co., Ltd. Method of packaging electronic chip component and method of bonding of electrode thereof
JP3007497B2 (ja) * 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
US5587336A (en) * 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies
US6060378A (en) 1995-11-03 2000-05-09 Micron Technology, Inc. Semiconductor bonding pad for better reliability
FR2758015A1 (fr) * 1996-12-30 1998-07-03 Commissariat Energie Atomique Micro-champignons conducteurs et element de connexion electrique utilisant de tels micro-champignons
US6085968A (en) * 1999-01-22 2000-07-11 Hewlett-Packard Company Solder retention ring for improved solder bump formation
US6465879B1 (en) * 1999-10-19 2002-10-15 Citizen Watch Co., Ltd. Structure for mounting semiconductor device, method of mounting same, semiconductor device, and method of fabricating same
US6261939B1 (en) * 1999-12-23 2001-07-17 Philips Semiconductors, Inc. Pad metallization over active circuitry
US7759803B2 (en) * 2001-07-25 2010-07-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
TWI251920B (en) * 2003-10-17 2006-03-21 Phoenix Prec Technology Corp Circuit barrier structure of semiconductor package substrate and method for fabricating the same
US7608484B2 (en) * 2006-10-31 2009-10-27 Texas Instruments Incorporated Non-pull back pad package with an additional solder standoff
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
JP5664392B2 (ja) * 2011-03-23 2015-02-04 ソニー株式会社 半導体装置、半導体装置の製造方法、及び配線基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270253A (en) * 1986-01-27 1993-12-14 Mitsubishi Denki Kabushiki Kaisha Method of producing semiconductor device
JPH02230741A (ja) * 1989-03-03 1990-09-13 Fujitsu Ltd 半導体装置の製造方法
JP2785338B2 (ja) * 1989-06-19 1998-08-13 日本電気株式会社 半導体装置の製造方法
US5244833A (en) * 1989-07-26 1993-09-14 International Business Machines Corporation Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer
JPH0567620A (ja) * 1991-09-06 1993-03-19 Tanaka Kikinzoku Kogyo Kk バンプ形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100382291C (zh) * 2005-05-17 2008-04-16 矽品精密工业股份有限公司 半导体装置及其制法
JP2008131159A (ja) * 2006-11-17 2008-06-05 Fujitsu Media Device Kk 弾性波デバイス
JP2013140982A (ja) * 2012-01-04 2013-07-18 Freescale Semiconductor Inc 半導体ウェハめっきブスおよびその形成方法

Also Published As

Publication number Publication date
US5436198A (en) 1995-07-25
JP3053675B2 (ja) 2000-06-19

Similar Documents

Publication Publication Date Title
JP3053675B2 (ja) 半導体装置およびその製造方法
US7642629B2 (en) Methods and apparatus for packaging integrated circuit devices
US5631499A (en) Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics
JPS6149819B2 (ja)
US5403777A (en) Semiconductor bond pad structure and method
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
US3874072A (en) Semiconductor structure with bumps and method for making the same
JP3446021B2 (ja) 半導体装置のバンプ電極構造およびその形成方法
JP7346221B2 (ja) 半導体装置及び半導体装置の製造方法
JPH03198342A (ja) 半導体装置の製造方法
JP3263859B2 (ja) 半導体装置
JP2751242B2 (ja) 半導体装置の製造方法
JPH0558653B2 (ja)
JPH05283412A (ja) 半導体装置，およびその製造方法
JPS6336548A (ja) 半導体装置及びその製造方法
JPS59145537A (ja) 半導体装置
JPH06342796A (ja) 突起電極の形成方法
JPS62281356A (ja) 半導体装置の製造方法
JPH04250628A (ja) 半導体装置の製造方法
JPS62104142A (ja) 半導体装置
JPH0480536B2 (ja)
JPS62174951A (ja) 半導体装置の製造方法
JP3036300B2 (ja) Ｔａｂテープの製造方法と半導体装置の製造方法
JPS63305533A (ja) 半導体装置の製造方法
JPH0778824A (ja) 電極の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees