JP2002313840A - 半導体素子実装基板及びその製造方法 - Google Patents
半導体素子実装基板及びその製造方法Info
- Publication number
- JP2002313840A JP2002313840A JP2001117838A JP2001117838A JP2002313840A JP 2002313840 A JP2002313840 A JP 2002313840A JP 2001117838 A JP2001117838 A JP 2001117838A JP 2001117838 A JP2001117838 A JP 2001117838A JP 2002313840 A JP2002313840 A JP 2002313840A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- bump
- board
- resin sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Abstract
(57)【要約】
【課題】 圧着ツールを用いて圧着する際に、バンプ形
成時の位置精度、実装時の位置合わせ精度、基板電極の
形状、圧着ツールの平行度により、バンプと基板電極と
の接合部で位置ずれを生じるのを防止する。 【解決手段】 基板電極８を形成した回路基板１１と、
回路基板１１に形成した基板電極８に対応する開孔部１
５をなすように回路基板上に配設された中間部材１３
と、中間部材１３上に配設された樹脂シート６と、樹脂
シート６を貫通し、かつ開孔部１５を通して基板電極８
に接合するバンプ３を有する半導体素子１とを備える。
成時の位置精度、実装時の位置合わせ精度、基板電極の
形状、圧着ツールの平行度により、バンプと基板電極と
の接合部で位置ずれを生じるのを防止する。 【解決手段】 基板電極８を形成した回路基板１１と、
回路基板１１に形成した基板電極８に対応する開孔部１
５をなすように回路基板上に配設された中間部材１３
と、中間部材１３上に配設された樹脂シート６と、樹脂
シート６を貫通し、かつ開孔部１５を通して基板電極８
に接合するバンプ３を有する半導体素子１とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板に形成さ
れた電極と半導体素子に設けたバンプとを電気的に接合
してなる半導体素子実装基板に関するものである。
れた電極と半導体素子に設けたバンプとを電気的に接合
してなる半導体素子実装基板に関するものである。
【０００２】
【従来の技術】実装技術の分野において、電子機器の小
型化、高機能化に伴い高密度な実装が要求されている。
そのなかで半導体素子にバンプを設け、回路基板の電極
に実装する形態のものがある。
型化、高機能化に伴い高密度な実装が要求されている。
そのなかで半導体素子にバンプを設け、回路基板の電極
に実装する形態のものがある。
【０００３】従来の電子機器の回路基板へ半導体素子を
接合する方法について以下に説明する。
接合する方法について以下に説明する。
【０００４】図４（ａ）に示すように、キャピラリー４
の貫通孔を通して配設された金、アルミニウムなどの金
線（今回は直径２５μｍの金線）を放電させ、金属ボー
ルにした状態で半導体素子１の電極２に接触させ、加圧
及び超音波振動を加えることにより電極２と金属ボール
とを接合する。その後、キャピラリー４を上昇、横移
動、下降することにより金線の一部から破断して金属突
起となるバンプ３が電極２上に形成される。
の貫通孔を通して配設された金、アルミニウムなどの金
線（今回は直径２５μｍの金線）を放電させ、金属ボー
ルにした状態で半導体素子１の電極２に接触させ、加圧
及び超音波振動を加えることにより電極２と金属ボール
とを接合する。その後、キャピラリー４を上昇、横移
動、下降することにより金線の一部から破断して金属突
起となるバンプ３が電極２上に形成される。
【０００５】図４（ｂ）において、回路基板５の基板電
極８を形成した面上に樹脂シート６を配置し、貼付けツ
ール７を用いて加熱、加圧を行なって回路基板５の基板
電極８を形成し、半導体素子の実装すべき領域に樹脂シ
ート６を貼りつける。
極８を形成した面上に樹脂シート６を配置し、貼付けツ
ール７を用いて加熱、加圧を行なって回路基板５の基板
電極８を形成し、半導体素子の実装すべき領域に樹脂シ
ート６を貼りつける。
【０００６】図４（ｃ）において、基板電極８とバンプ
３とが対向するように、この樹脂シート６を貼りつけた
回路基板５上にバンプ３を有する半導体素子１を位置合
わせし、図４（ｄ）に示すように実装ヘッド９により加
圧、加熱を行なうことにより、基板電極８にバンプ３が
つぶれながら電気的に、機械的に接合する。その際に樹
脂シート６の溶融、硬化反応を行なう。
３とが対向するように、この樹脂シート６を貼りつけた
回路基板５上にバンプ３を有する半導体素子１を位置合
わせし、図４（ｄ）に示すように実装ヘッド９により加
圧、加熱を行なうことにより、基板電極８にバンプ３が
つぶれながら電気的に、機械的に接合する。その際に樹
脂シート６の溶融、硬化反応を行なう。
【０００７】
【発明が解決しようとする課題】しかしながら、上記方
法では、圧着ツールを用いて圧着する際に、バンプ形成
時の位置精度、実装時の位置合わせ精度、基板電極の形
状、圧着ツールの平行度により、バンプと基板電極との
接合部で位置ずれを生じる。
法では、圧着ツールを用いて圧着する際に、バンプ形成
時の位置精度、実装時の位置合わせ精度、基板電極の形
状、圧着ツールの平行度により、バンプと基板電極との
接合部で位置ずれを生じる。
【０００８】特に樹脂シートが加熱溶融する際の、流動
圧により位置ずれが生じる。
圧により位置ずれが生じる。
【０００９】また樹脂シートが熱硬化性のものである場
合は、位置ずれが生じて不良品となったものを再度、半
導体素子と回路基板とを分離して利用（リペア）するこ
とは困難であった。
合は、位置ずれが生じて不良品となったものを再度、半
導体素子と回路基板とを分離して利用（リペア）するこ
とは困難であった。
【００１０】本発明は、上記従来技術の問題点を解決す
るもので、半導体素子のバンプと回路基板の基板電極と
の位置合わせを正確に、しかも容易に行なう事を目的と
する。
るもので、半導体素子のバンプと回路基板の基板電極と
の位置合わせを正確に、しかも容易に行なう事を目的と
する。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、基板電極を備えた回路基板と、前記回路
基板の基板電極に対応した開孔部を有し、かつ回路基板
上に配設された樹脂シートと、前記開孔部を通して前記
基板電極に接合するバンプを有する半導体素子とを備え
たものである。
めに本発明は、基板電極を備えた回路基板と、前記回路
基板の基板電極に対応した開孔部を有し、かつ回路基板
上に配設された樹脂シートと、前記開孔部を通して前記
基板電極に接合するバンプを有する半導体素子とを備え
たものである。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。
て、図面を参照しながら詳細に説明する。
【００１３】図１、図２は、本発明の一実施の形態にお
ける回路基板を示すものであり、基板電極８を形成した
回路基板１１と、回路基板１１に形成した基板電極８に
対応する開孔部１５をなすように回路基板上に配設され
た中間部材１３と、中間部材１３上に配設された樹脂シ
ート６と、樹脂シート６を貫通し、かつ開孔部１５を通
して基板電極８に接合するバンプ３を有する半導体素子
１とを備えた半導体素子実装基板である。ここで図３に
示すように、基板電極８が回路基板１１に所定のパター
ンで形成されており、その一部（具体的にはバンプ３が
接合される箇所）を露出するように所定の大きさの開孔
部１５が設けられている。尚、図３では模式的に回路基
板に複数の半導体素子を接合する場合で説明している
が、一つの回路基板に一つの半導体素子を接合する場合
も同様の形態が可能である。
ける回路基板を示すものであり、基板電極８を形成した
回路基板１１と、回路基板１１に形成した基板電極８に
対応する開孔部１５をなすように回路基板上に配設され
た中間部材１３と、中間部材１３上に配設された樹脂シ
ート６と、樹脂シート６を貫通し、かつ開孔部１５を通
して基板電極８に接合するバンプ３を有する半導体素子
１とを備えた半導体素子実装基板である。ここで図３に
示すように、基板電極８が回路基板１１に所定のパター
ンで形成されており、その一部（具体的にはバンプ３が
接合される箇所）を露出するように所定の大きさの開孔
部１５が設けられている。尚、図３では模式的に回路基
板に複数の半導体素子を接合する場合で説明している
が、一つの回路基板に一つの半導体素子を接合する場合
も同様の形態が可能である。
【００１４】次に本実施形態の半導体素子実装基板の製
造工程について図２を用いて説明する。
造工程について図２を用いて説明する。
【００１５】図４（ａ）に示すように、キャピラリー４
の貫通孔を通して配設された金、アルミニウムなどの金
線（今回は直径２５μｍの金線）を放電させ、金属ボー
ルにした状態で半導体素子１の電極２に接触させ、加圧
及び超音波振動を加えることにより電極２と金属ボール
とを接合する。その後、キャピラリー４を上昇、横移
動、下降することにより金線の一部から破断して金属突
起となるバンプ３が電極２上に形成される。
の貫通孔を通して配設された金、アルミニウムなどの金
線（今回は直径２５μｍの金線）を放電させ、金属ボー
ルにした状態で半導体素子１の電極２に接触させ、加圧
及び超音波振動を加えることにより電極２と金属ボール
とを接合する。その後、キャピラリー４を上昇、横移
動、下降することにより金線の一部から破断して金属突
起となるバンプ３が電極２上に形成される。
【００１６】また、回路基板５の基板電極８を形成した
面上に、基板電極８に対応する開孔部１５を有する中間
部材１３を配設する。ここで開孔部１５の厚みは上記工
程で形成したバンプ３の高さよりも小さく、基板電極と
の接合の際に、バンプ３の変形、接合面積の広がりを助
長する。そして中間部材１３上に樹脂シート６を配置
し、貼付けツール７を用いて加熱、加圧を行なって半導
体素子の実装すべき領域に樹脂シート６を貼りつける
（図４（ｂ）参照）。この時、樹脂シートが硬化反応を
起こさずに、樹脂シートの軟化を起こさせて樹脂シート
を容易に貼り合わせるようにする。本実施形態の加熱温
度は６０度〜１００度で行う。
面上に、基板電極８に対応する開孔部１５を有する中間
部材１３を配設する。ここで開孔部１５の厚みは上記工
程で形成したバンプ３の高さよりも小さく、基板電極と
の接合の際に、バンプ３の変形、接合面積の広がりを助
長する。そして中間部材１３上に樹脂シート６を配置
し、貼付けツール７を用いて加熱、加圧を行なって半導
体素子の実装すべき領域に樹脂シート６を貼りつける
（図４（ｂ）参照）。この時、樹脂シートが硬化反応を
起こさずに、樹脂シートの軟化を起こさせて樹脂シート
を容易に貼り合わせるようにする。本実施形態の加熱温
度は６０度〜１００度で行う。
【００１７】次に、基板電極８とバンプ３とが対向する
ように、この樹脂シート６を貼りつけた回路基板５上に
バンプ３を有する半導体素子１を位置合わせし、図４
（ｃ）に示すように実装ヘッド９により加圧、加熱を行
なうことにより、樹脂シート６を貫通し、開孔部１５を
通して基板電極８にバンプが接触する。更に加圧される
ことにより、基板電極８にバンプ３がつぶれながら電気
的に、機械的に接合する。その際に樹脂シート６の溶
融、硬化反応を行われる（図４（ｄ）参照）。
ように、この樹脂シート６を貼りつけた回路基板５上に
バンプ３を有する半導体素子１を位置合わせし、図４
（ｃ）に示すように実装ヘッド９により加圧、加熱を行
なうことにより、樹脂シート６を貫通し、開孔部１５を
通して基板電極８にバンプが接触する。更に加圧される
ことにより、基板電極８にバンプ３がつぶれながら電気
的に、機械的に接合する。その際に樹脂シート６の溶
融、硬化反応を行われる（図４（ｄ）参照）。
【００１８】この際、基板電極からバンプがずれるよう
な移動が発生しても、中間部材の開孔部からなる段差に
より、バンプの移動は止まり、開孔部内でバンプは変形
する。
な移動が発生しても、中間部材の開孔部からなる段差に
より、バンプの移動は止まり、開孔部内でバンプは変形
する。
【００１９】このように中間部材の開孔部を通してバン
プが基板電極上に位置決めされるために従来のような、
位置決め精度に影響を与える要因に影響されることがな
く、バンプと基板電極との接合部で位置ずれを生じるこ
とを防止でき、接続不良も防止できる。中間部材として
はソルダーレジストなどの絶縁樹脂などを用いる。
プが基板電極上に位置決めされるために従来のような、
位置決め精度に影響を与える要因に影響されることがな
く、バンプと基板電極との接合部で位置ずれを生じるこ
とを防止でき、接続不良も防止できる。中間部材として
はソルダーレジストなどの絶縁樹脂などを用いる。
【００２０】また、半導体素子のバンプと基板電極との
接合精度の向上が図れるので、接合精度の向上に伴い基
板電極において接合のずれを補完するための予備的な領
域が不用となり半導体素子実装基板の小型化が図れる。
また従来のようなバンプ形成時の位置精度、実装時の位
置合わせ精度、基板電極の形状、圧着ツールの平行度な
どの位置精度に影響を与える要因をシビアに制御するこ
となくラフなものでも接合強度、接合精度の向上が図れ
る。
接合精度の向上が図れるので、接合精度の向上に伴い基
板電極において接合のずれを補完するための予備的な領
域が不用となり半導体素子実装基板の小型化が図れる。
また従来のようなバンプ形成時の位置精度、実装時の位
置合わせ精度、基板電極の形状、圧着ツールの平行度な
どの位置精度に影響を与える要因をシビアに制御するこ
となくラフなものでも接合強度、接合精度の向上が図れ
る。
【００２１】また、基板電極の形状を図１に示すように
台形状にすることによりバンプが基板電極に接合する際
に、基板電極の台形の周囲を覆い接合強度が増加する。
すなわち基板電極の側面と中間部材との間に形成される
隙間にバンプが変形、充填され接合強度が増加する。
台形状にすることによりバンプが基板電極に接合する際
に、基板電極の台形の周囲を覆い接合強度が増加する。
すなわち基板電極の側面と中間部材との間に形成される
隙間にバンプが変形、充填され接合強度が増加する。
【００２２】また、中間部材は回路基板と別体で形成さ
れているが回路基板と一体で形成してもよい。一体の場
合は回路基板の電極を中間基材で覆った状態で、開孔部
となる必要箇所をエッチングなどにより加工をおこなう
ことにより形成できる。すなわち、図５に示すように回
路基板１４に形成した凹部形状の開孔部１５と、開孔部
１５内に形成された基板電極８と、回路基板１４上に設
けられた樹脂部材６（本実施形態では樹脂シート）と、
樹脂部材を貫通し、かつ開孔部１５を通して基板電極８
に接合するバンプ３を有する半導体素子２とを備えた半
導体素子実装基板である。
れているが回路基板と一体で形成してもよい。一体の場
合は回路基板の電極を中間基材で覆った状態で、開孔部
となる必要箇所をエッチングなどにより加工をおこなう
ことにより形成できる。すなわち、図５に示すように回
路基板１４に形成した凹部形状の開孔部１５と、開孔部
１５内に形成された基板電極８と、回路基板１４上に設
けられた樹脂部材６（本実施形態では樹脂シート）と、
樹脂部材を貫通し、かつ開孔部１５を通して基板電極８
に接合するバンプ３を有する半導体素子２とを備えた半
導体素子実装基板である。
【００２３】また上記のように本発明では樹脂部材の実
施形態として樹脂シートを用いているが、樹脂材料の塗
布であってもよい。但し、生産性の面から開孔穴の位置
決めなどを容易に行なうには樹脂シートが好ましい。
施形態として樹脂シートを用いているが、樹脂材料の塗
布であってもよい。但し、生産性の面から開孔穴の位置
決めなどを容易に行なうには樹脂シートが好ましい。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
半導体素子のバンプと基板電極との接合精度の向上が図
れ、接合精度の向上に伴い基板電極において接合のずれ
を補完するための予備的な領域が不用となり半導体素子
実装基板の小型化が図れる。バンプと基板電極との接合
部で位置ずれを生じることを防止できる。
半導体素子のバンプと基板電極との接合精度の向上が図
れ、接合精度の向上に伴い基板電極において接合のずれ
を補完するための予備的な領域が不用となり半導体素子
実装基板の小型化が図れる。バンプと基板電極との接合
部で位置ずれを生じることを防止できる。
【図１】本発明の一実施の形態における半導体素子実装
基板の断面図
基板の断面図
【図２】同実施形態の回路基板の断面図
【図３】同実施形態における基板電極と開孔部を有する
中間部材とを示す図
中間部材とを示す図
【図４】同実施形態における半導体素子実装基板の製造
工程を示す図
工程を示す図
【図５】他の実施の形態における半導体素子実装基板の
断面図
断面図
【図６】従来の半導体素子実装基板の製造工程を示す図
１ 半導体素子 ３ バンプ ６ 樹脂部材（樹脂シート） ８ 基板電極 １１ 回路基板 １３ 中間部材 １４ 回路基板 １５ 開孔部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西川 英信 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 KK01 LL00 LL11 LL17
Claims (5)
- 【請求項１】 基板電極を形成した回路基板と、前記回
路基板の基板電極に対応した開孔部を有し、かつ回路基
板上に配設された中間部材と、前記中間部材上に配設さ
れた樹脂シートと、前記樹脂シートを貫通し、かつ前記
開孔部を通して前記基板電極に接合するバンプを有する
半導体素子とを備えた半導体素子実装基板。 - 【請求項２】 樹脂シートは加熱硬化し、半導体素子と
回路基板とを接合する請求項１記載の半導体素子実装基
板。 - 【請求項３】 回路基板の基板電極上に中間部材の開孔
部が位置するように回路基板上に中間部材を配設し、前
記中間部材上に樹脂シートを配置し、半導体素子に設け
たバンプを前記樹脂シートに貫通させ、かつ前記開孔部
を通して前記バンプを前記基板電極に接合する半導体素
子実装基板の製造方法。 - 【請求項４】 半導体素子、または回路基板を加圧、加
熱しながらバンプを樹脂シートに貫通させ、バンプを基
板電極に接合するとともに、樹脂シートを加熱硬化する
請求項３記載の半導体素子実装基板の製造方法。 - 【請求項５】 回路基板に形成した凹部形状の開孔部
と、前記開孔部内に形成された基板電極と、前記回路基
板上に設けられた樹脂部材と、前記樹脂部材を貫通し、
かつ前記開孔部を通して前記基板電極に接合するバンプ
を有する半導体素子とを備えた半導体素子実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001117838A JP2002313840A (ja) | 2001-04-17 | 2001-04-17 | 半導体素子実装基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001117838A JP2002313840A (ja) | 2001-04-17 | 2001-04-17 | 半導体素子実装基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002313840A true JP2002313840A (ja) | 2002-10-25 |
Family
ID=18968313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001117838A Pending JP2002313840A (ja) | 2001-04-17 | 2001-04-17 | 半導体素子実装基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002313840A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0348435A (ja) * | 1989-07-17 | 1991-03-01 | Oki Electric Ind Co Ltd | フリップチップ素子の実装構造 |
| JPH0429339A (ja) * | 1990-05-24 | 1992-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH08236577A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | フェイスダウン実装方法 |
| JPH09326419A (ja) * | 1996-06-07 | 1997-12-16 | Matsushita Electric Ind Co Ltd | 半導体素子の実装方法 |
-
2001
- 2001-04-17 JP JP2001117838A patent/JP2002313840A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0348435A (ja) * | 1989-07-17 | 1991-03-01 | Oki Electric Ind Co Ltd | フリップチップ素子の実装構造 |
| JPH0429339A (ja) * | 1990-05-24 | 1992-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH08236577A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | フェイスダウン実装方法 |
| JPH09326419A (ja) * | 1996-06-07 | 1997-12-16 | Matsushita Electric Ind Co Ltd | 半導体素子の実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2953424B2 (ja) | フェイスダウンボンディング用リードフレーム | |
| US6887738B2 (en) | Method of making semiconductor device with flip chip mounting | |
| JPH10233413A (ja) | 半導体装置およびその製造方法並びに配線基板 | |
| JP2735022B2 (ja) | バンプ製造方法 | |
| KR100198682B1 (ko) | 반도체 디바이스 제조방법 | |
| KR100379823B1 (ko) | 반도체집적회로장치의제조방법 | |
| JP3746719B2 (ja) | フリップチップ実装方法 | |
| JP2002313840A (ja) | 半導体素子実装基板及びその製造方法 | |
| KR19990068220A (ko) | 반도체장치 및 그 제조장치 및 그 제조방법 | |
| JP3456576B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001144141A (ja) | 半導体チップの実装方法 | |
| JP2699855B2 (ja) | 半導体装置のボンディング方法 | |
| JP2003007765A (ja) | Ｔａｂテープ及びボンディング方法 | |
| JP3058409B2 (ja) | 半導体チップの実装方法および実装構造 | |
| JP4520052B2 (ja) | 半導体装置およびその製造方法 | |
| WO2012147480A1 (ja) | 電子部品モジュールの製造方法及び電子部品モジュール | |
| JPH06140554A (ja) | 電子部品の引出しリードおよびその接合法 | |
| JP2001257305A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3314516B2 (ja) | 前成形ずみフィルムキャリアおよびその製造方法ならびに電子素子およびその製造方法 | |
| JP3915325B2 (ja) | 半導体装置の製造方法 | |
| JPH0677285A (ja) | Ｉｃ素子の実装方法 | |
| JP2003045911A (ja) | 半導体素子の実装構造および実装用配線基板 | |
| JP2001223306A (ja) | 半導体装置およびその製造方法 | |
| JP2000150556A (ja) | バンプ電極形成方法 | |
| JPH11121522A (ja) | 半導体装置、およびこの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110111 |