KR20020042409A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20020042409A
KR20020042409A KR1020010056974A KR20010056974A KR20020042409A KR 20020042409 A KR20020042409 A KR 20020042409A KR 1020010056974 A KR1020010056974 A KR 1020010056974A KR 20010056974 A KR20010056974 A KR 20010056974A KR 20020042409 A KR20020042409 A KR 20020042409A
Authority
KR
South Korea
Prior art keywords
lead
bump
semiconductor device
width
manufacturing
Prior art date
Application number
KR1020010056974A
Other languages
English (en)
Other versions
KR100485447B1 (ko
Inventor
사토고지
Original Assignee
후지야마 겐지
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지야마 겐지, 가부시키가이샤 신가와 filed Critical 후지야마 겐지
Publication of KR20020042409A publication Critical patent/KR20020042409A/ko
Application granted granted Critical
Publication of KR100485447B1 publication Critical patent/KR100485447B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Abstract

(과제) 리드와 범프 사이의 미끄럼이나 탈락을 방지하고, 반도체장치를 한층 소형화하고, 생산율을 향상한다.
(해결수단) 범프(10)의 오목부(10a)에 있어서의 유도경사면(10c)과, 리드(6)에 있어서의 피유도경사면(6b)과의 작용에 의하여 리드(6)가 범프(10)의 상면의 중앙으로 향하여 유도된다. 리드(6)의 자세가 교정되어 범프(10)의 상면으로부터의 탈락이 방지된다.

Description

반도체장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND A METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체장치 및 그 제조방법에 관하고, 특히, 반도체장치의 소형화와 생산율의 향상을 실현할 수 있는 방법에 관한다.
반도체 소자의 조립방식의 일종인 테이프 캐리어 방식은 도 7에 도시하는 바와 같이, 밴드형상의 내열성수지 필름으로 이루어지는 캐리어필름(2)의 상면에 도체층으로 이루어지는 다수개의 리드(76)를 형성하고, 이 리드(76)와 반도체칩(78)의 표면전극인 범프를 결합하고, 또 이들을 수지로 봉지하는 등의 각종 조립공정을 행하는 것이다.
이 테이프 캐리어 방식에서는 도 8에 도시하는 바와 같이, 캐리어 필름(2)의 표면에 형성된 리드(76)의 선단이 캐리어필름(2)의 창부(2a)로부터 돌출(내밀고)하고 있고, 이 리드(76)에 하방에서 반도체칩(78)을 접근시켜 상방에서 히터를 내장한 본딩툴로 가열하면서 가압함으로써, 리드(76)와 범프(80)를 열용융시켜 혹은 양자의 경계면에 도체분말을 분산유지시킨 용융수지재를 도포하고, 이를 경화시켜 결합한다. 또, 근년에는, 도 9에 도시하는 바와 같이, 캐리어 필름(82)의 표면에 리드(76)를 형성하고, 상하 반전한 반도체칩(78)을 상방에서 리드(76)에 접근시켜 결합하는 방식도 행해지고 있다(플립칩 방식).
그러나, 이 플립칩 방식에 의하여, 파인피치화를 진행시키려하면 불량품이 증가하고, 생산율이 나빠진다라는 문제점이 있었다. 이 불량품을 상세히 검사한 결과, 그 접합불량은 리드(76)가 범프(80)의 중앙을 벗어난 위치에 맞닿았을 경우에, 그대로 가압됨으로써 도 10에 도시하는 바와 같이 리드(76)가 범프(80)의 상면에서 미끄러지고, 어긋남 S가 확대되어 범프(80)의 상면에서 탈락하는 것에 기인하고 있는 것이 판명되었다.
여기서 본 발명의 목적은 리드와 범프와의 사이의 미끄럼이나 탈락을 방지하고, 이로써 반도체장치의 더 한층의 소형화나 생산율의 향상을 실현할 수 있는 수단을 제공하는 것에 있다.
도 1은 본 발명의 실시형태에 있어서, 범프의 형성공정을 도시하는 정면도,
도 2는 범프를 도시하는 사시도,
도 3은 리드측 범프의 형성공정을 도시하는 측면도이고, (a)는 하프에칭 전, (b)는 하프에칭 후의 상태를 도시한 도면,
도 4는 리드의 선단부를 도시하는 사시도,
도 5는 리드와 범프와의 접합공정을 도시하는 정면도이고, 양자를 대향시킨 상태를 도시한 도면,
도 6은 리드와 범프와의 접합공정을 도시하는 정면도이고, 양자를 가압한 상태를 도시한 도면,
도 7는 캐리어 필름을 이용한 반도체장치의 제조공정을 도시하는 평면도,
도 8은 캐리어 필름을 이용한 반도체장치의 제조공정을 도시하는 측면도,
도 9는 플립칩 방식에 의한 반도체장치의 제조공정을 도시하는 측면도, 및
도 10은 종래의 반도체장치에 있어서, 불량품의 발생원인을 도시하는 정면도.
(도면의 주요부분에 대한 부호의 설명)
2, 21: 캐리어 필름4, 7: 마스크층
6, 76: 리드6a: 리드측 범프
6b: 피유도경사면6c: 대향면의 폭
6d: 리드폭8, 78: 반도체칩
10, 80: 범프10a: 오목부
10b: 저부10c: 유도경사면
10d: 입구가장자리부
제 1의 본 발명은 반도체칩의 표면에 형성된 범프와 리드를 대향시켜 접합하여 이루어지는 반도체장치로서, 상기 범프에 있어서, 상기 리드와의 대향면에는 오목부가 형성되고, 상기 오목부는 그 저부와 입구가장자리부를 연결하는 유도경사면을 구비하고, 상기 리드는 상기 범프측으로부터 다른측을 향하여 외방으로 경사진피유도경사면을 구비한 것을 특징으로 하는 반도체장치이다.
제 1의 본 발명에서는 범프와 리드를 대향시켜서 가압하면, 범프의 오목부 있어서의 유도경사면과 리드에 있어서의 피유도경사면과의 작용에 의하여, 리드가 범프의 상면 중앙을 향하여 유도된다. 따라서, 리드가 범프의 중앙을 벗어난 위치에 맞닿은 경우에도, 리드의 범프의 상면으로 부터의 탈락이 방지되고, 또, 리드가 유도되는 결과로서 범프의 입구가장자리부측에서 리드를 향하여 응력이 작용하기 때문에, 리드가 범프 위에서 잘 유지된다. 따라서 접합이 보다 확실히 행해지고, 반도체장치의 더한층의 소형화와 생산율의 향상이 실현될 수 있다.
제 2의 본 발명은 제 1의 본 발명의 반도체장치로서, 상기 유도경사면이 상기 오목부의 전주에 걸쳐서 형성되고, 또한 상기 피유도경사면이 상기 리드의 상기 범프와의 접합점을 둘러싸는 전주에 걸쳐서 형성되어 있는 것을 특징으로 하는 반도체 장치이다.
제 2의 본 발명에서는 유도경사면이 범프의 오목부의 전주에, 또 피유도경사면이 리드의 범프와의 접합점을 둘러싸는 전주에 각각 형성되어 있으므로, 유도경사면과 피유도경사면에 의한 리드의 유도를 전주방향에 대하여 기대할 수가 있다.
제 3의 본 발명은 제 1 또는 제 2의 본 발명의 반도체장치로서, 상기 리드에 있어서, 상기 범프와의 대향면의 폭을 상기 리드의 폭 보다 좁게 형성한 것을 특징으로 하는 반도체장치이다.
제 3의 본 발명에서는 리드에 있어서 범프와의 대향면의 폭을 리드의 폭 보다 좁게 형성하였으므로, 리드에 있어서 범프와의 대향면의 측단이 범프의 유도경사면에 유도될 가능성이 향상하고, 이로써 리드를 충분히 유도할 수 있다. 또, 리드 자체의 폭이 대향면의 폭 보다 넓으므로, 리드의 강도를 확보하여 변형을 억제할 수 있고, 파인피치화에 알맞다.
제 4의 본 발명은 반도체칩의 표면에 형성된 범프와 리드를 대향시켜 접합하는 단계를 포함하는 반도체장치의 제조방법으로서, 상기 범프에 있어서, 상기 리드와의 대향면에 오목부이고 그 저부와 입구가장자리부를 연결하는 유도경사면을 구비한 오목부를 형성하는 단계와, 상기 리드에, 상기 범프측으로부터 타방측을 향하여 외방으로 경사진 피유도경사면을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법이다. 제 4의 본 발명에서는 제 1의 본 발명과 동일한 효과를 얻을 수가 있다.
제 5의 본 발명은 제 4의 본 발명의 반도체장치의 제조방법으로서, 상기 유도경사면을 상기 오목부의 전주에 걸쳐서 형성하고, 또한 상기 피유도경사면을 상기 리드의 상기 범프와의 접합점을 둘러싸는 전주에 걸쳐서 형성하는 것을 특징으로 하는 반도체장치의 제조방법이다. 제 5의 본 발명에서는 제 2의 본 발명의 동일한 효과를 얻을 수가 있다.
제 6의 본 발명은 제 4 또는 제 5의 본 발명의 반도체장치의 제조방법으로서, 상기 리드에 있어서, 상기 범프와의 대향면의 폭을 상기 리드의 폭보다 좁게 형성하는 것을 특징으로 하는 반도체장치의 제조방법이다. 제 6의 본 발명에서는 제 3의 본 발명과 동일한 효과를 얻을 수가 있다.
본 발명의 실시형태를 이하 도면에 따라 설명한다. 도 1은 범프(10)의 형성공정을 도시하는 정면도이다. 범프(10)는 전해도금에 의하여 형성한다. 즉, 우선 반도체칩(8)의 표면에 있어서 전극(도시하지 않음) 이외의 부분에, 수지로 이루어지는 마스크층(4)을 실크스크린법에 의하여 형성한다. 이로써, 마스크층(4)에는 관통구멍(4a)이 형성된다. 다음에, 이 반도체칩(8)에 전해도금을 실시함으로써, 전극 위에 금도금층을 성장시키지만, 이 금도금 층의 성장은 금도금 층이 마스크층(4)의 관통구멍(4a)의 구멍 가장자리에 닿기 까지는 행해지지 않고, 관통구멍(4a)의 깊이의 도중에서 종료된다. 여기서, 금도금층의 성장이 관통구멍(4a)의 주벽에 따라 진행하기 때문에, 범프(10)의 상면에는 오목부(10a)가 형성된다. 그리고 마스크층(4)을 용제에 의하여 제거한다.
도 2에 도시하는 바와 같이, 오목부(10a)는 각뿔 사다리꼴 형상으로 이루어지고, 그 저부(10b)와 입구가장자리부(10d)를 연결하는 유도경사면(10c)을 구비하고 있다.
도 3은 리드(6)에 있어서, 리드측 범프(6a)의 형성공정을 도시하는 측면도이다. 리드(6)는 메사 범프법에 의하여 형성한다. 즉, 우선 캐리어 필름(12)에 유지된 리드(6)의 범프(10)에 대면하는 면(도면에서 상면) 중, 길이방향의 선단부와 기부에 수지로 이루어지는 마스크층(7)을 실크스크린법에 의하여 형성한다(도 3(a)). 다음에, 이 리드(6)에 하프에칭을 실시한다(도 3(b)). 이로써, 리드(6)에 있어서 마스크층(7)에 마스크되어 있지 않는 부분이 식각(食刻)·제거된다. 여기서, 마스크층(7)에 마스크되어 있는 리드(6)의 선단부에는 리드측 범프(6a)가 형성되지만, 에칭이 리드(6)의 재료면에 균등하게 작용하기 때문에, 리드측 범프(6a)의 측면은범프(10)에 대면하는 상면측에서 하면측을 향하여 외방으로 경사진 피유도경사면(6b)이 형성된다. 그리고, 마스크층(7)을 용제에 의하여 제거한다.
도 4에 도시하는 바와 같이, 리드측 범프(6a)의 피유도경사면(6b)은 리드측 범프(6a)의 전주에 걸쳐서 형성되어 있다.
리드(6)와 범프(10)와의 결합은 하나의 반도체칩(8)에 대한 모든 접합을 동시에 행하는 일괄 본딩방식(gang bonding 방식)에 의하여 행해진다. 즉, 도 5에 도시하는 바와 같이, 캐리어 필름(12)과 반도체칩(8)을 상대적으로 위치결정하여 리드(6)와 범프(10)를 대향시켜, 이 상태로부터 도 6에 도시하는 바와 같이, 각 리드(6)와 범프(10)를 가열된 본딩툴(도시하지 않음)에 의하여 대향방향으로 가압한다. 도 5의 리드(6)에 있어서 범프(10)와의 대향면의 폭은 6 내지 8 마이크로미터(㎛) 정도이다.
여기서, 도 5 및 도 6에 있어서 중앙의 리드(6)는 그 중심이 범프(10)의 중심과 거의 일치하고 있기 때문에, 접합의 경우에 리드측 범프(6a)가 범프(10)의 저부(10b)에 처음부터 맞닿고, 범프(10)에 파고든 상태에서 접합된다.
다른 한편, 도 5 및 도 6에 있어서, 좌우의 리드(6)는 그 중심이 범프(10)의 중심에서 벗어나 있고, 예를들면 5 내지 7마이크로미터(㎛) 정도의 어긋남 S가 생긴 상태에서 범프(10)에 맞닿지만 가압에 따라, 범프(10)에 있어서의 유도경사면(10c)과 리드(6)에 있어서의 피유도경사면(6b)과의 작용에 의하여, 리드(6)가 범프(10)의 상면의 중앙을 향하여 유도되고, 그 자세가 교정된다. 또, 리드(6)가 유도되는 결과로서, 범프(10)의 입구가장자리부(10d) 측에서 리드측 범프(6a)의 피유도경사면(6b)을 향하여 응력이 작용하기 때문에, 리드(6)가 범프(10) 위에서 충분히 유지된다. 이때, 리드(6)의 자세의 변화는 캐리어 필름(12)을 변형시키면서 행해지든가 혹은 리드(6)가 캐리어 필름(12)으로부터 어긋남으로써 그 구속을 이탈하여 행해진다.
그리고, 이 상태에서 리드(6)와 범프(10)가 열용융함으로써 양자가 결합한다.
이상과 같이, 본 실시형태에서는 범프(10)의 오목부(10a)에 있어서의 유도경사면(10c)과 리드(6)에 있어서의 피유도경사면(6b)과의 작용에 의하여, 리드(6)가 범프(10)의 상면 중앙을 향하여 유도된다. 따라서, 리드(6)가 범프(10)의 중앙을 벗어난 위치에 맞닿았을 경우에도, 리드(6)의 범프(10)의 상면으로부터의 탈락이 방지되고, 또, 리드(6)가 유도되는 결과로서, 범프(10)의 구멍 가장자리 측에서 리드(6)를 향하여 응력이 작용하기 때문에, 리드(6)가 범프(10) 위에서 충분히 유지된다. 따라서, 접합이 보다 확실히 행해지고, 반도체장치의 더 한층의 소형화와 생산율의 향상을 실현할 수 있다.
또 본 실시형태에서는 유도경사면(10c)이 범프(10)의 오목부(10a)의 전주에 또 피유도경사면(6b)이 리드(6)의 범프(10)와의 접합점을 둘러싸는 전주에 각각 형성되어 있으므로, 유도경사면(10c)과 피유도경사면(6b)에 의한 리드(6)의 유도를 전주방향에 대하여 기대할 수가 있다.
또, 본 실시형태에서는 도 4에 도시하는 바와 같이, 리드(6)에 있어서 범프(10)와의 대향면의 폭(6c)을 리드(6)의 폭(6d) 보다 좁게 형성하였으므로, 리드(6)에 있어서 범프(10)와의 대향면의 측단이 범프(10)의 유도경사면(10c)에 유도되는 가능성이 향상하고, 이로써, 리드(6)를 충분히 유도할 수 있다. 또, 리드(6)의 폭(6d)이 대향면의 폭(6c) 보다 넓기 때문에, 리드(6)의 강도를 확보하여 변형을 억제할 수 있고, 파인피치화에 알맞다.
더욱이, 본 실시형태에서는 범프(10)의 금도금층의 형성을 중단함으로써 오목부(10a)를 형성하도록 하였지만, 오목부(10a)의 형성은 다른 방법, 예를들면 범프(10)의 상면에의 절삭이나 타각(打刻)에 의하여 행하여도 좋다.
또, 본 실시형태에서는 리드(6)에 하프에칭을 실시함으로써 리드측 범프(6a)를 형성하는 것으로 하였지만, 리드측 범프(6a)의 형성은 다른 방법, 예를 들면 리드측 범프(6a)로 되어야 할 부분을 남기고, 리드(6)를 절삭하는 방법이나, 별도로 형성한 리드측 범프(6a)를 리드(6)에 접착하는 방법에 의해서도 좋다.
또, 본 실시형태에서는 범프(10)의 오목부(10a)의 전주에 유도경사면(10c)을 또 리드측 범프(6a)의 전주에 피유도경사면(6b)을 형성하는 것으로 하였지만, 유도경사면(10c)이나, 피유도경사면(6b)은 어느 것이나 전주에 설치할 필요는 없고, 예를들면 리드(6)의 폭방향의 좌우면에만 피유도경사면(6b)을 또, 이에 대응하는 오목부(10a)의 두군데에 유도경사면(10c)을 각각 설치하도록하여도 좋다.
또, 본 실시형태에서는 리드(6)와 범프(10)를 열용융에 의하여 결합하는 것으로 하였지만, 양자는 공지의 다른 여러가지 방법, 예를들면 도체분말을 분산유지시킨 수지재를 사용하는 방법에 의하여 결합하여도 좋고, 이와같은 방법도 본 발명의 범주에 속하는 것이다.
본 발명에 의하면, 범프와 리드를 대향시켜서 가압하면, 범프의 오목부 있어서의 유도경사면과 리드에 있어서의 피유도경사면과의 작용에 의하여, 리드가 범프의 상면 중앙을 향하여 유도된다. 따라서, 리드가 범프의 중앙을 벗어난 위치에 맞닿은 경우에도, 리드의 범프의 상면으로 부터의 탈락이 방지되고, 또, 리드가 유도되는 결과로서 범프의 입구가장자리부측에서 리드를 향하여 응력이 작용하기 때문에, 리드가 범프 위에서 잘 유지된다. 따라서 접합이 보다 확실히 행해지고, 반도체장치의 더한층의 소형화와 생산율의 향상이 실현될 수 있다.
본 발명에 의하면, 유도경사면이 범프의 오목부의 전주에, 또 피유도경사면이 리드의 범프와의 접합점을 둘러싸는 전주에 각각 형성되어 있으므로, 유도경사면과 피유도경사면에 의한 리드의 유도를 전주방향에 대하여 기대할 수가 있다.
본 발명에 의하면, 리드에 있어서 범프와의 대향면의 폭을 리드의 폭 보다 좁게 형성하였으므로, 리드에 있어서 범프와의 대향면의 측단이 범프의 유도경사면에 유도될 가능성이 향상하고, 이로써 리드를 충분히 유도할 수 있다. 또, 리드 자체의 폭이 대향면의 폭 보다 넓으므로, 리드의 강도를 확보하여 변형을 억제할 수 있고, 파인피치화에 알맞다.

Claims (6)

  1. 반도체칩의 표면에 형성된 범프와 리드를 대향시켜 접합하여 이루어지는 반도체장치로서, 상기 범프에 있어서, 상기 리드와의 대향면에는 오목부가 형성되고, 상기 오목부는 그 저부와 입구가장자리부를 연결하는 유도경사면을 구비하고, 상기 리드는 상기 범프측으로부터 다른측을 향하여 외방으로 경사진 피유도경사면을 구비한 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서, 상기 유도경사면이 상기 오목부의 전주에 걸쳐서 형성되고, 또한 상기 피유도경사면이 상기 리드의 상기 범프와의 접합점을 둘러싸는 전주에 걸쳐서 형성되어 있는 것을 특징으로 하는 반도체장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 리드에 있어서 상기 범프와의 대향면의 폭을 상기 리드의 폭 보다 좁게 형성한 것을 특징으로 하는 반도체장치.
  4. 반도체칩의 표면에 형성된 범프와 리드를 대향시켜 접합하는 단계를 포함하는 반도체장치의 제조방법으로서, 상기 범프에 있어서, 상기 리드와의 대향면에 오목부로서 그 저부와 입구가장자리부를 연결하는 유도경사면을 구비한 오목부를 형성하는 단계 및 상기 리드에, 상기 범프측으로부터 타방측을 향하여 외방으로 경사진 피유도경사면을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 4 항에 있어서, 상기 유도경사면을 상기 오목부의 전주에 걸쳐서 형성하고, 또한 상기 피유도경사면을 상기 리드의 상기 범프와의 접합점을 둘러싸는 전주에 걸쳐서 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 4 항 또는 제 5 항에 있어서, 상기 리드에 있어서 상기 범프와의 대향면의 폭을 상기 리드의 폭보다 좁게 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
KR10-2001-0056974A 2000-11-30 2001-09-15 반도체장치 및 그 제조방법 KR100485447B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000364401A JP2002170838A (ja) 2000-11-30 2000-11-30 半導体装置およびその製造方法
JPJP-P-2000-00364401 2000-11-30

Publications (2)

Publication Number Publication Date
KR20020042409A true KR20020042409A (ko) 2002-06-05
KR100485447B1 KR100485447B1 (ko) 2005-04-27

Family

ID=18835354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0056974A KR100485447B1 (ko) 2000-11-30 2001-09-15 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US6879027B2 (ko)
JP (1) JP2002170838A (ko)
KR (1) KR100485447B1 (ko)
TW (1) TW499723B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102615180B1 (ko) 2022-10-18 2023-12-19 김정현 석탄재 선적시스템

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050208749A1 (en) * 2004-03-17 2005-09-22 Beckman Michael W Methods for forming electrical connections and resulting devices
US8470417B2 (en) 2004-04-02 2013-06-25 Curwood, Inc. Packaging inserts with myoglobin blooming agents, packages and methods for packaging
US8545950B2 (en) * 2004-04-02 2013-10-01 Curwood, Inc. Method for distributing a myoglobin-containing food product
US8741402B2 (en) * 2004-04-02 2014-06-03 Curwood, Inc. Webs with synergists that promote or preserve the desirable color of meat
US8029893B2 (en) 2004-04-02 2011-10-04 Curwood, Inc. Myoglobin blooming agent, films, packages and methods for packaging
US8110259B2 (en) 2004-04-02 2012-02-07 Curwood, Inc. Packaging articles, films and methods that promote or preserve the desirable color of meat
US7867531B2 (en) 2005-04-04 2011-01-11 Curwood, Inc. Myoglobin blooming agent containing shrink films, packages and methods for packaging
US10186478B2 (en) * 2016-12-30 2019-01-22 Texas Instruments Incorporated Packaged semiconductor device with a particle roughened surface

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
US4273859A (en) * 1979-12-31 1981-06-16 Honeywell Information Systems Inc. Method of forming solder bump terminals on semiconductor elements
JPS57120352A (en) * 1981-01-19 1982-07-27 Ricoh Elemex Corp Semiconductor device
JPS5935439A (ja) * 1982-08-24 1984-02-27 Fujitsu Ltd バンプ付リ−ドレスチツプキヤリアの基板搭載方法
JPS6031245A (ja) * 1983-08-01 1985-02-18 Nec Corp 半導体装置
US4701363A (en) * 1986-01-27 1987-10-20 Olin Corporation Process for manufacturing bumped tape for tape automated bonding and the product produced thereby
JPS648647A (en) * 1987-07-01 1989-01-12 Toshiba Corp Manufacture of semiconductor device
DE68927931T2 (de) * 1989-07-26 1997-09-18 Ibm Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
JPH0677233A (ja) * 1992-08-25 1994-03-18 Tanaka Kikinzoku Kogyo Kk 凹型バンプ及びその形成方法
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
JP3383081B2 (ja) * 1994-07-12 2003-03-04 三菱電機株式会社 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP2953424B2 (ja) * 1997-03-31 1999-09-27 日本電気株式会社 フェイスダウンボンディング用リードフレーム
JPH11224888A (ja) * 1998-02-05 1999-08-17 Hitachi Ltd 半導体装置およびその製造方法
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
JP2000022300A (ja) * 1998-07-02 2000-01-21 Toshiba Corp 配線基板および電子ユニット
JP2001144405A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd 実装基板
JP2001223243A (ja) * 2000-02-14 2001-08-17 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6664621B2 (en) * 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102615180B1 (ko) 2022-10-18 2023-12-19 김정현 석탄재 선적시스템

Also Published As

Publication number Publication date
KR100485447B1 (ko) 2005-04-27
US6692990B2 (en) 2004-02-17
US20020149093A1 (en) 2002-10-17
TW499723B (en) 2002-08-21
JP2002170838A (ja) 2002-06-14
US20020063316A1 (en) 2002-05-30
US6879027B2 (en) 2005-04-12

Similar Documents

Publication Publication Date Title
US20010035566A1 (en) Semiconductor device and process for producing the same
JPH10275827A (ja) フェイスダウンボンディング用リードフレーム
JP2002223004A (ja) パッケージ成形体と発光装置
KR980012316A (ko) 반도체 장치 및 그 제조 방법
KR100485447B1 (ko) 반도체장치 및 그 제조방법
US20010045668A1 (en) Plug structure
JP2001144334A (ja) 光半導体装置及び形成方法
EP0999587A3 (en) Production of semiconductor device
US6331738B1 (en) Semiconductor device having a BGA structure
JP2001053432A (ja) フリップチップ実装構造
JP2782870B2 (ja) リードフレーム
JP2005303107A (ja) リードフレームおよび半導体装置並びにそれらの製造方法
KR100791575B1 (ko) 테이프캐리어형 반도체 장치
JPH0744018Y2 (ja) 突起電極部構造
JP2005033043A (ja) リードフレームおよび半導体装置並びにそれらの製造方法
JP3824076B2 (ja) フィルムキャリアテープの製造方法
JP2002223003A (ja) パッケージ成形体とその製造方法及び発光装置
KR100348321B1 (ko) 반도체 패키지 제조용 리드프레임
JP3434226B2 (ja) 固定リードフレームおよびその製造方法
JP2003273148A (ja) フリップチップ実装方法
JPH0758271A (ja) 半導体装置用リードフレームおよびそれを用いた半導体装置の製造方法
JPH11121536A (ja) Ｂｇａ型半導体装置
KR940004278Y1 (ko) Cot 패키지
JPH03262141A (ja) バンプ付きリードの接合方法
JPH0382067A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080303

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee