JP2001053432A - フリップチップ実装構造 - Google Patents
フリップチップ実装構造Info
- Publication number
- JP2001053432A JP2001053432A JP22696499A JP22696499A JP2001053432A JP 2001053432 A JP2001053432 A JP 2001053432A JP 22696499 A JP22696499 A JP 22696499A JP 22696499 A JP22696499 A JP 22696499A JP 2001053432 A JP2001053432 A JP 2001053432A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- side electrode
- mounting
- flip
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】バンプ間のショートを防止したフリップチップ
実装構造を提供する。 【解決手段】半導体素子１の下面に設けた素子側電極４
には半田バンプ３が形成されている。一方、半田バンプ
３に対応する実装用基板２の部位には基板側電極５が形
成されており、各基板側電極５には凹部６が形成されて
いる。ここで、素子側電極４が設けられた半導体素子１
の面を実装用基板２に対向させ、素子側電極４と実装用
基板２に形成された基板側電極５の位置を合わせて、実
装用基板２上に半導体素子１を載置した後、半田バンプ
３を加熱、溶融させると、半導体素子１の素子側電極４
と実装用基板２の基板側電極５とが電気的且つ機械的に
接続される。この時、余分な半田は基板側電極５に形成
された凹部６内に流れ込む。
実装構造を提供する。 【解決手段】半導体素子１の下面に設けた素子側電極４
には半田バンプ３が形成されている。一方、半田バンプ
３に対応する実装用基板２の部位には基板側電極５が形
成されており、各基板側電極５には凹部６が形成されて
いる。ここで、素子側電極４が設けられた半導体素子１
の面を実装用基板２に対向させ、素子側電極４と実装用
基板２に形成された基板側電極５の位置を合わせて、実
装用基板２上に半導体素子１を載置した後、半田バンプ
３を加熱、溶融させると、半導体素子１の素子側電極４
と実装用基板２の基板側電極５とが電気的且つ機械的に
接続される。この時、余分な半田は基板側電極５に形成
された凹部６内に流れ込む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を実装
用基板にフリップチップ実装するフリップチップ実装構
造に関するものである。
用基板にフリップチップ実装するフリップチップ実装構
造に関するものである。
【０００２】
【従来の技術】半導体素子と実装用基板とを電気的に接
続する方法としてはワイヤボンディングが一般的である
が、近年、より高密度に実装でき、且つ、電気信号の高
速処理が可能となるフリップチップボンディング（ＦＣ
Ｂ）やテープオートメイテッドボンディング（ＴＡＢ）
などの技術が注目されている。
続する方法としてはワイヤボンディングが一般的である
が、近年、より高密度に実装でき、且つ、電気信号の高
速処理が可能となるフリップチップボンディング（ＦＣ
Ｂ）やテープオートメイテッドボンディング（ＴＡＢ）
などの技術が注目されている。
【０００３】ＦＣＢには、めっき法などによるウェハプ
ロセスを応用しためっきバンプと、ワイヤボンディング
を応用したスタッドバンプの２種類があるが、少量多品
種の半導体素子を製造する際には、マスクを製作する必
要のあるめっきバンプに比べて、スタッドバンプの方が
有利である。
ロセスを応用しためっきバンプと、ワイヤボンディング
を応用したスタッドバンプの２種類があるが、少量多品
種の半導体素子を製造する際には、マスクを製作する必
要のあるめっきバンプに比べて、スタッドバンプの方が
有利である。
【０００４】ここで、スタッドバンプの製造方法につい
て以下に簡単に説明する。まず半田ワイヤの先端を、Ａ
ｒ＋１０％Ｈ２ガスの雰囲気下でアーク放電により加熱
溶融してボールを形成した後、半導体素子に形成された
例えばアルミニウムからなる電極に、そのボールを超音
波併用熱圧着し、ボールの根元の再結晶脆弱部で破断さ
せることにより、スタッドバンプを形成する。
て以下に簡単に説明する。まず半田ワイヤの先端を、Ａ
ｒ＋１０％Ｈ２ガスの雰囲気下でアーク放電により加熱
溶融してボールを形成した後、半導体素子に形成された
例えばアルミニウムからなる電極に、そのボールを超音
波併用熱圧着し、ボールの根元の再結晶脆弱部で破断さ
せることにより、スタッドバンプを形成する。
【０００５】上述のようにして半導体素子の電極にスタ
ッドバンプを形成した後、半導体素子を反転させて電極
が形成された面を下向きにし、スタッドバンプにフラッ
クスを転写し、半導体素子の電極と実装用基板の電極の
位置を合わせて、実装用基板の実装位置に半導体素子を
載置する。この時、フラックスの粘性によって半導体素
子が実装用基板に仮止めされる（フリップチップ実装工
程）。
ッドバンプを形成した後、半導体素子を反転させて電極
が形成された面を下向きにし、スタッドバンプにフラッ
クスを転写し、半導体素子の電極と実装用基板の電極の
位置を合わせて、実装用基板の実装位置に半導体素子を
載置する。この時、フラックスの粘性によって半導体素
子が実装用基板に仮止めされる（フリップチップ実装工
程）。
【０００６】次に、酸素又は窒素の雰囲気下で半田溶融
温度以上になるよう加熱すると、半田バンプが溶融し
て、半導体素子の電極と実装用基板の電極とが電気的且
つ機械的に接続される（リフロー工程）。この時、窒素
雰囲気下では半田の酸化防止効果により、半田濡れ性が
向上する。
温度以上になるよう加熱すると、半田バンプが溶融し
て、半導体素子の電極と実装用基板の電極とが電気的且
つ機械的に接続される（リフロー工程）。この時、窒素
雰囲気下では半田の酸化防止効果により、半田濡れ性が
向上する。
【０００７】さらに、フラックスが洗浄タイプであれ
ば、超音波洗浄法やジェット洗浄法によりフラックスを
除去した後（フラックス洗浄工程）、半導体素子と実装
用基板の保護や接着強度を向上させるために、半導体素
子と実装用基板との間に樹脂を流し込んで硬化させる。
尚、フラックスが無洗浄タイプの場合はフラックス洗浄
工程は不要である（例えば特開昭５８−２８８４７号公
報参照）。
ば、超音波洗浄法やジェット洗浄法によりフラックスを
除去した後（フラックス洗浄工程）、半導体素子と実装
用基板の保護や接着強度を向上させるために、半導体素
子と実装用基板との間に樹脂を流し込んで硬化させる。
尚、フラックスが無洗浄タイプの場合はフラックス洗浄
工程は不要である（例えば特開昭５８−２８８４７号公
報参照）。
【０００８】
【発明が解決しようとする課題】上述のようなフリップ
チップ実装方法では、半導体素子と実装用基板との熱膨
張係数の差により発生する繰り返し熱応力がバンプに加
わるため、電気的接触の信頼性を確保するのが難しいと
いう問題があった。図８はフリップチップ実装方法によ
り、半導体素子１を実装用基板２に半田バンプ３を用い
て接合した実装構造を示す断面図であり、有限要素法で
シミュレーションを行い、最適な実装構造を分析した結
果、半田バンプ３の高さ寸法Ｈｇの、実装用基板と対向
する面の直径Ｄｓに対する比率（以下、この比率をアス
ペクト比と言う。）を略０．１以下とすることにより、
繰り返し熱応力によってバンプに生じる塑性ひずみを低
減できることが判明した。
チップ実装方法では、半導体素子と実装用基板との熱膨
張係数の差により発生する繰り返し熱応力がバンプに加
わるため、電気的接触の信頼性を確保するのが難しいと
いう問題があった。図８はフリップチップ実装方法によ
り、半導体素子１を実装用基板２に半田バンプ３を用い
て接合した実装構造を示す断面図であり、有限要素法で
シミュレーションを行い、最適な実装構造を分析した結
果、半田バンプ３の高さ寸法Ｈｇの、実装用基板と対向
する面の直径Ｄｓに対する比率（以下、この比率をアス
ペクト比と言う。）を略０．１以下とすることにより、
繰り返し熱応力によってバンプに生じる塑性ひずみを低
減できることが判明した。
【０００９】ところで、アスペクト比を略０．１以下に
するということは、半導体素子１と実装用基板２との間
の寸法、すなわち半田バンプ３の高さ寸法Ｈｇを小さく
することである。ここで、例えば直径が３５μｍの半田
ワイヤを用いてスタッドバンプを形成する場合、底面の
直径が１００μｍで高さが５０μｍの円錐バンプしか形
成することができなかった。したがって、アスペクト比
を略０．１以下とするためには、底面の直径が一定（約
１００μｍ）の場合、半田バンプ３の高さ寸法を１０μ
ｍ以下まで押し潰さなければならず、図９（ａ）（ｂ）
に示すように、隣接する半田バンプ３間がショートし、
特性不良が発生するという問題があった。
するということは、半導体素子１と実装用基板２との間
の寸法、すなわち半田バンプ３の高さ寸法Ｈｇを小さく
することである。ここで、例えば直径が３５μｍの半田
ワイヤを用いてスタッドバンプを形成する場合、底面の
直径が１００μｍで高さが５０μｍの円錐バンプしか形
成することができなかった。したがって、アスペクト比
を略０．１以下とするためには、底面の直径が一定（約
１００μｍ）の場合、半田バンプ３の高さ寸法を１０μ
ｍ以下まで押し潰さなければならず、図９（ａ）（ｂ）
に示すように、隣接する半田バンプ３間がショートし、
特性不良が発生するという問題があった。
【００１０】本発明は上記問題点に鑑みて為されたもの
であり、その目的とするところは、バンプ間のショート
を防止したフリップチップ実装構造を提供することにあ
る。
であり、その目的とするところは、バンプ間のショート
を防止したフリップチップ実装構造を提供することにあ
る。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明では、半導体素子と、半導体素子に
設けた複数の素子側電極がそれぞれ接合用金属を介して
電気的且つ機械的に接合される基板側電極を複数有する
実装用基板とで構成され、素子実装時に余分な接合用金
属を逃がすための逃がし部を基板側電極に設けたことを
特徴とし、半導体素子を実装用基板に実装する際に、余
分な接合用金属を逃がし部に逃がすことが出来るので、
半導体素子を実装用基板に実装した後、接合用金属のア
スペクト比が略０．１以下となるように、半導体素子と
実装用基板との間の隙間を小さくした場合でも、隣接す
る接合用金属がショートするのを防止できる。
に、請求項１の発明では、半導体素子と、半導体素子に
設けた複数の素子側電極がそれぞれ接合用金属を介して
電気的且つ機械的に接合される基板側電極を複数有する
実装用基板とで構成され、素子実装時に余分な接合用金
属を逃がすための逃がし部を基板側電極に設けたことを
特徴とし、半導体素子を実装用基板に実装する際に、余
分な接合用金属を逃がし部に逃がすことが出来るので、
半導体素子を実装用基板に実装した後、接合用金属のア
スペクト比が略０．１以下となるように、半導体素子と
実装用基板との間の隙間を小さくした場合でも、隣接す
る接合用金属がショートするのを防止できる。
【００１２】請求項２の発明では、請求項１の発明にお
いて、上記逃がし部は、基板側電極の表面に形成された
溝からなることを特徴とし、素子実装時に余分な接合用
金属は基板側電極に設けた溝内に流れ込むので、請求項
１の発明と同様の作用を奏する。
いて、上記逃がし部は、基板側電極の表面に形成された
溝からなることを特徴とし、素子実装時に余分な接合用
金属は基板側電極に設けた溝内に流れ込むので、請求項
１の発明と同様の作用を奏する。
【００１３】請求項３の発明では、請求項１の発明にお
いて、上記逃がし部は、基板側電極の表面を粗化するこ
とにより形成された凹凸部からなることを特徴とし、素
子実装時に余分な接合用金属は基板側電極に設けた凹凸
部に流れ込むので、請求項１の発明と同様の作用を奏す
る。
いて、上記逃がし部は、基板側電極の表面を粗化するこ
とにより形成された凹凸部からなることを特徴とし、素
子実装時に余分な接合用金属は基板側電極に設けた凹凸
部に流れ込むので、請求項１の発明と同様の作用を奏す
る。
【００１４】請求項４の発明では、請求項１の発明にお
いて、上記逃がし部は、穴開け加工により基板側電極に
形成された穴からなることを特徴とし、素子実装時に余
分な接合用金属は基板側電極に設けた穴の内部に流れ込
むので、請求項１の発明と同様の作用を奏する。
いて、上記逃がし部は、穴開け加工により基板側電極に
形成された穴からなることを特徴とし、素子実装時に余
分な接合用金属は基板側電極に設けた穴の内部に流れ込
むので、請求項１の発明と同様の作用を奏する。
【００１５】請求項５の発明では、請求項１の発明にお
いて、上記逃がし部は、基板側電極に形成された堀状の
溝からなることを特徴とし、素子実装時に余分な接合用
金属は基板側電極に設けた堀状の溝内に流れ込むので、
請求項１の発明と同様の作用を奏する。
いて、上記逃がし部は、基板側電極に形成された堀状の
溝からなることを特徴とし、素子実装時に余分な接合用
金属は基板側電極に設けた堀状の溝内に流れ込むので、
請求項１の発明と同様の作用を奏する。
【００１６】請求項６の発明では、請求項１の発明にお
いて、上記逃がし部は、接合用金属に対応する基板側電
極の部位に設けられた導電性を有する樹脂製の電極部か
らなることを特徴とし、素子実装時に接合用金属は樹脂
製の電極部内にめり込むので、余分な基板側電極が基板
側電極からはみ出すのを防止でき、請求項１の発明と同
様の作用を奏する。
いて、上記逃がし部は、接合用金属に対応する基板側電
極の部位に設けられた導電性を有する樹脂製の電極部か
らなることを特徴とし、素子実装時に接合用金属は樹脂
製の電極部内にめり込むので、余分な基板側電極が基板
側電極からはみ出すのを防止でき、請求項１の発明と同
様の作用を奏する。
【００１７】請求項７の発明では、請求項１の発明にお
いて、上記逃がし部は、基板側電極に形成されたスルー
ホールからなることを特徴とし、素子実装時に余分な接
合用金属は基板側電極に設けたスルーホールの内部に流
れ込むので、請求項１の発明と同様の作用を奏する。
いて、上記逃がし部は、基板側電極に形成されたスルー
ホールからなることを特徴とし、素子実装時に余分な接
合用金属は基板側電極に設けたスルーホールの内部に流
れ込むので、請求項１の発明と同様の作用を奏する。
【００１８】
【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。図１（ａ）は、半導体素子１をフリップ
チップ実装用基板（以下、実装用基板と略す）２に接合
する前の状態を示す断面図である。半導体素子（チッ
プ）１の下面には例えばアルミニウムからなる素子側電
極（チップ電極）４が複数設けられ、各素子側電極４に
は接合用金属としての半田バンプ３が夫々形成されてい
る。この半田バンプ３は、従来例で説明したように、ま
ず半田ワイヤの先端を、Ａｒ＋１０％Ｈ２ガスの雰囲気
下でアーク放電により加熱溶融してボール３ａを形成し
た後、半導体素子１に設けた素子側電極４に、そのボー
ル３ａを超音波併用熱圧着し、ボール３ａの根元の再結
晶脆弱部で破断させることにより、ボール３ａの根元部
分にネック３ｂが残った状態で形成される。一方、各半
田バンプ３（すなわち、素子側電極４）に対応する実装
用基板２の部位には基板側電極５がそれぞれ形成されて
おり、各基板側電極５には逃がし部たる凹部６が形成さ
れている。
して説明する。図１（ａ）は、半導体素子１をフリップ
チップ実装用基板（以下、実装用基板と略す）２に接合
する前の状態を示す断面図である。半導体素子（チッ
プ）１の下面には例えばアルミニウムからなる素子側電
極（チップ電極）４が複数設けられ、各素子側電極４に
は接合用金属としての半田バンプ３が夫々形成されてい
る。この半田バンプ３は、従来例で説明したように、ま
ず半田ワイヤの先端を、Ａｒ＋１０％Ｈ２ガスの雰囲気
下でアーク放電により加熱溶融してボール３ａを形成し
た後、半導体素子１に設けた素子側電極４に、そのボー
ル３ａを超音波併用熱圧着し、ボール３ａの根元の再結
晶脆弱部で破断させることにより、ボール３ａの根元部
分にネック３ｂが残った状態で形成される。一方、各半
田バンプ３（すなわち、素子側電極４）に対応する実装
用基板２の部位には基板側電極５がそれぞれ形成されて
おり、各基板側電極５には逃がし部たる凹部６が形成さ
れている。
【００１９】ここで、図１（ｂ）に示すように、素子側
電極４が設けられた半導体素子１の面を実装用基板２に
対向させ、素子側電極４と実装用基板２に形成された基
板側電極５の位置を合わせて、実装用基板２上に半導体
素子１を載置する。次に、酸素又は窒素の雰囲気下で半
田溶融温度以上になるよう加熱すると、半田バンプ３が
溶融して、半導体素子１の素子側電極４と実装用基板２
の基板側電極５とが電気的且つ機械的に接続される。こ
の時、余分な半田は基板側電極５に形成された凹部６内
に流れ込むため、半田バンプ３のアスペクト比が略０．
１以下となるように、半導体素子１と実装用基板２との
間の隙間を小さくして、半田バンプ３を押し潰した場合
でも、半田バンプ３のはみ出し量が少なくなり、隣接す
る半田バンプ３がショートするのを防止でき、且つ、ア
スペクト比を略０．１以下とすることにより、繰り返し
熱応力によって半田バンプ３に発生する塑性ひずみが低
減され、半田バンプ３の疲労寿命を延ばすことが出来
る。
電極４が設けられた半導体素子１の面を実装用基板２に
対向させ、素子側電極４と実装用基板２に形成された基
板側電極５の位置を合わせて、実装用基板２上に半導体
素子１を載置する。次に、酸素又は窒素の雰囲気下で半
田溶融温度以上になるよう加熱すると、半田バンプ３が
溶融して、半導体素子１の素子側電極４と実装用基板２
の基板側電極５とが電気的且つ機械的に接続される。こ
の時、余分な半田は基板側電極５に形成された凹部６内
に流れ込むため、半田バンプ３のアスペクト比が略０．
１以下となるように、半導体素子１と実装用基板２との
間の隙間を小さくして、半田バンプ３を押し潰した場合
でも、半田バンプ３のはみ出し量が少なくなり、隣接す
る半田バンプ３がショートするのを防止でき、且つ、ア
スペクト比を略０．１以下とすることにより、繰り返し
熱応力によって半田バンプ３に発生する塑性ひずみが低
減され、半田バンプ３の疲労寿命を延ばすことが出来
る。
【００２０】尚、本実施形態では基板側電極５に凹部６
を形成しているが、凹部６を形成する代わりに、図２
（ａ）（ｂ）に示すように、基板側電極５をダイシング
することによって、基板側電極５の表面に複数条の溝７
を形成し、溝７内に余分な半田を逃がすようにしても良
いし、図３に示すように、基板側電極５の表面をエッチ
ングすることによって、基板側電極５の表面を粗化して
凹凸部８を設け、この凹凸部８に余分な半田を逃がすよ
うにしても良い。
を形成しているが、凹部６を形成する代わりに、図２
（ａ）（ｂ）に示すように、基板側電極５をダイシング
することによって、基板側電極５の表面に複数条の溝７
を形成し、溝７内に余分な半田を逃がすようにしても良
いし、図３に示すように、基板側電極５の表面をエッチ
ングすることによって、基板側電極５の表面を粗化して
凹凸部８を設け、この凹凸部８に余分な半田を逃がすよ
うにしても良い。
【００２１】また、基板側電極５に凹部６を形成する代
わりに、図４（ａ）（ｂ）に示すように、基板側電極５
の表面にドリルで穴開け加工を行うことにより複数個の
穴９を形成し、この穴９内に余分な半田を逃がすように
しても良いし、図５（ａ）（ｂ）に示すように、基板側
電極５の表面に堀状の溝１０を形成して、この溝１０内
に余分な半田を逃がすようにしても良いし、図６に示す
ように、実装用基板２における半導体素子１側の面に設
けた基板側電極５と、反対側の面に設けた電極５′との
間を電気的に接続するスルーホール（ビア）１１を実装
用基板２に設け、このスルーホール１１内に余分な半田
を逃がすようにしても良い。また更に、図７に示すよう
に、各基板側電極５の半田バンプ３に対応する部位に凹
部６をそれぞれ設け、この凹部６内に導電性を有するシ
リコンを充填して、樹脂製の電極部１２を形成しても良
く、実装時に半田バンプ３のネック３ｂを電極部１２内
にめり込ませることによって、余分な半田を逃がすよう
にしても良い。
わりに、図４（ａ）（ｂ）に示すように、基板側電極５
の表面にドリルで穴開け加工を行うことにより複数個の
穴９を形成し、この穴９内に余分な半田を逃がすように
しても良いし、図５（ａ）（ｂ）に示すように、基板側
電極５の表面に堀状の溝１０を形成して、この溝１０内
に余分な半田を逃がすようにしても良いし、図６に示す
ように、実装用基板２における半導体素子１側の面に設
けた基板側電極５と、反対側の面に設けた電極５′との
間を電気的に接続するスルーホール（ビア）１１を実装
用基板２に設け、このスルーホール１１内に余分な半田
を逃がすようにしても良い。また更に、図７に示すよう
に、各基板側電極５の半田バンプ３に対応する部位に凹
部６をそれぞれ設け、この凹部６内に導電性を有するシ
リコンを充填して、樹脂製の電極部１２を形成しても良
く、実装時に半田バンプ３のネック３ｂを電極部１２内
にめり込ませることによって、余分な半田を逃がすよう
にしても良い。
【００２２】
【発明の効果】上述のように、請求項１の発明は、半導
体素子と、半導体素子に設けた複数の素子側電極がそれ
ぞれ接合用金属を介して電気的且つ機械的に接合される
基板側電極を複数有する実装用基板とで構成され、素子
実装時に余分な接合用金属を逃がすための逃がし部を基
板側電極に設けたことを特徴とし、半導体素子を実装用
基板に実装する際に、余分な接合用金属を逃がし部に逃
がすことが出来るので、半導体素子を実装用基板に実装
した後、接合用金属のアスペクト比が略０．１以下とな
るように、半導体素子と実装用基板との間の隙間を小さ
くした場合でも、隣接する接合用金属がショートするの
を防止できるという効果がある。
体素子と、半導体素子に設けた複数の素子側電極がそれ
ぞれ接合用金属を介して電気的且つ機械的に接合される
基板側電極を複数有する実装用基板とで構成され、素子
実装時に余分な接合用金属を逃がすための逃がし部を基
板側電極に設けたことを特徴とし、半導体素子を実装用
基板に実装する際に、余分な接合用金属を逃がし部に逃
がすことが出来るので、半導体素子を実装用基板に実装
した後、接合用金属のアスペクト比が略０．１以下とな
るように、半導体素子と実装用基板との間の隙間を小さ
くした場合でも、隣接する接合用金属がショートするの
を防止できるという効果がある。
【００２３】請求項２の発明は、請求項１の発明におい
て、上記逃がし部は、基板側電極の表面に形成された溝
からなることを特徴とし、素子実装時に余分な接合用金
属は基板側電極に設けた溝内に流れ込むので、請求項１
の発明と同様の効果を奏する。
て、上記逃がし部は、基板側電極の表面に形成された溝
からなることを特徴とし、素子実装時に余分な接合用金
属は基板側電極に設けた溝内に流れ込むので、請求項１
の発明と同様の効果を奏する。
【００２４】請求項３の発明は、請求項１の発明におい
て、上記逃がし部は、基板側電極の表面を粗化すること
により形成された凹凸部からなることを特徴とし、素子
実装時に余分な接合用金属は基板側電極に設けた凹凸部
に流れ込むので、請求項１の発明と同様の効果を奏す
る。
て、上記逃がし部は、基板側電極の表面を粗化すること
により形成された凹凸部からなることを特徴とし、素子
実装時に余分な接合用金属は基板側電極に設けた凹凸部
に流れ込むので、請求項１の発明と同様の効果を奏す
る。
【００２５】請求項４の発明は、請求項１の発明におい
て、上記逃がし部は、穴開け加工により基板側電極に形
成された穴からなることを特徴とし、素子実装時に余分
な接合用金属は基板側電極に設けた穴の内部に流れ込む
ので、請求項１の発明と同様の効果を奏する。
て、上記逃がし部は、穴開け加工により基板側電極に形
成された穴からなることを特徴とし、素子実装時に余分
な接合用金属は基板側電極に設けた穴の内部に流れ込む
ので、請求項１の発明と同様の効果を奏する。
【００２６】請求項５の発明は、請求項１の発明におい
て、上記逃がし部は、基板側電極に形成された堀状の溝
からなることを特徴とし、素子実装時に余分な接合用金
属は基板側電極に設けた堀状の溝内に流れ込むので、請
求項１の発明と同様の効果を奏する。
て、上記逃がし部は、基板側電極に形成された堀状の溝
からなることを特徴とし、素子実装時に余分な接合用金
属は基板側電極に設けた堀状の溝内に流れ込むので、請
求項１の発明と同様の効果を奏する。
【００２７】請求項６の発明は、請求項１の発明におい
て、上記逃がし部は、接合用金属に対応する基板側電極
の部位に設けられた導電性を有する樹脂製の電極部から
なることを特徴とし、素子実装時に接合用金属は樹脂製
の電極部内にめり込むので、余分な基板側電極が基板側
電極からはみ出すのを防止でき、請求項１の発明と同様
の効果を奏する。
て、上記逃がし部は、接合用金属に対応する基板側電極
の部位に設けられた導電性を有する樹脂製の電極部から
なることを特徴とし、素子実装時に接合用金属は樹脂製
の電極部内にめり込むので、余分な基板側電極が基板側
電極からはみ出すのを防止でき、請求項１の発明と同様
の効果を奏する。
【００２８】請求項７の発明は、請求項１の発明におい
て、上記逃がし部は、基板側電極に形成されたスルーホ
ールからなることを特徴とし、素子実装時に余分な接合
用金属は基板側電極に設けたスルーホールの内部に流れ
込むので、請求項１の発明と同様の効果を奏する。
て、上記逃がし部は、基板側電極に形成されたスルーホ
ールからなることを特徴とし、素子実装時に余分な接合
用金属は基板側電極に設けたスルーホールの内部に流れ
込むので、請求項１の発明と同様の効果を奏する。
【図１】（ａ）は本実施形態のフリップチップ実装構造
に用いる実装用基板に半導体素子を実装する前の状態を
示す断面図であり、（ｂ）は実装後の断面図である。
に用いる実装用基板に半導体素子を実装する前の状態を
示す断面図であり、（ｂ）は実装後の断面図である。
【図２】（ａ）は同上の別の実装用基板に半導体素子を
実装した状態を示す断面図であり、（ｂ）は実装用基板
に設けた基板側電極を上側から見た断面図である。
実装した状態を示す断面図であり、（ｂ）は実装用基板
に設けた基板側電極を上側から見た断面図である。
【図３】同上のまた別の実装用基板に半導体素子を実装
した状態を示す断面図である。
した状態を示す断面図である。
【図４】（ａ）は同上のさらに別の実装用基板に半導体
素子を実装した状態を示す断面図であり、（ｂ）は実装
用基板に設けた基板側電極を上側から見た断面図であ
る。
素子を実装した状態を示す断面図であり、（ｂ）は実装
用基板に設けた基板側電極を上側から見た断面図であ
る。
【図５】（ａ）は同上のまた更に別の実装用基板に半導
体素子を実装した状態を示す断面図であり、（ｂ）は実
装用基板に設けた基板側電極を上側から見た断面図であ
る。
体素子を実装した状態を示す断面図であり、（ｂ）は実
装用基板に設けた基板側電極を上側から見た断面図であ
る。
【図６】同上の別の実装用基板に半導体素子を実装した
状態を示す断面図である。
状態を示す断面図である。
【図７】同上のまた別の実装用基板に半導体素子を実装
した状態を示す断面図である。
した状態を示す断面図である。
【図８】従来のフリップチップ実装構造を示す断面図で
ある。
ある。
【図９】同上のフリップチップ実装構造を示し、（ａ）
は半導体素子を実装用基板に実装した状態の断面図、
（ｂ）はバンプを押し潰した状態の断面図である。
は半導体素子を実装用基板に実装した状態の断面図、
（ｂ）はバンプを押し潰した状態の断面図である。
１ 半導体素子 ２ 実装用基板 ３ 半田バンプ ４ 素子側電極 ５ 基板側電極 ６ 凹部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 智広 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 山本 政博 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 5E319 AA03 AB05 AC11 BB04 CC33 GG05 5E336 AA04 BC34 CC32 CC36 CC58 EE03 GG05 5F044 KK01 KK11 LL01 QQ01
Claims (7)
- 【請求項１】半導体素子と、半導体素子に設けた複数の
素子側電極がそれぞれ接合用金属を介して電気的且つ機
械的に接合される基板側電極を複数有する実装用基板と
で構成され、素子実装時に余分な接合用金属を逃がすた
めの逃がし部を基板側電極に設けたことを特徴とするフ
リップチップ実装構造。 - 【請求項２】上記逃がし部は、基板側電極の表面に形成
された溝からなることを特徴とする請求項１記載のフリ
ップチップ実装構造。 - 【請求項３】上記逃がし部は、基板側電極の表面を粗化
することにより形成された凹凸部からなることを特徴と
する請求項１記載のフリップチップ実装構造。 - 【請求項４】上記逃がし部は、穴開け加工により基板側
電極に形成された穴からなることを特徴とする請求項１
記載のフリップチップ実装構造。 - 【請求項５】上記逃がし部は、基板側電極に形成された
堀状の溝からなることを特徴とする請求項１記載のフリ
ップチップ実装構造。 - 【請求項６】上記逃がし部は、接合用金属に対応する基
板側電極の部位に設けられた導電性を有する樹脂製の電
極部からなることを特徴とする請求項１記載のフリップ
チップ実装構造。 - 【請求項７】上記逃がし部は、基板側電極に形成された
スルーホールからなることを特徴とする請求項１記載の
フリップチップ実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22696499A JP2001053432A (ja) | 1999-08-10 | 1999-08-10 | フリップチップ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22696499A JP2001053432A (ja) | 1999-08-10 | 1999-08-10 | フリップチップ実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001053432A true JP2001053432A (ja) | 2001-02-23 |
Family
ID=16853389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22696499A Withdrawn JP2001053432A (ja) | 1999-08-10 | 1999-08-10 | フリップチップ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001053432A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004040950A1 (en) * | 2002-10-30 | 2004-05-13 | Advanpack Solutions Pte Ltd | Method for constraining the spread of solder during reflow for preplated high wettability lead frame flip chip assembly |
| US6787700B2 (en) * | 2001-10-16 | 2004-09-07 | Yazaki Corporation | Structure of joining chip part to bus bars |
| JP2006310477A (ja) * | 2005-04-27 | 2006-11-09 | Akita Denshi Systems:Kk | 半導体装置及びその製造方法 |
| JP2010232259A (ja) * | 2009-03-26 | 2010-10-14 | Kyocera Corp | 熱電変換モジュールならびに光伝送モジュール、冷却装置、発電装置および温度調節装置 |
| JP2013098701A (ja) * | 2011-10-31 | 2013-05-20 | Daishinku Corp | 圧電振動デバイスおよび圧電振動デバイスの製造方法 |
| JP2015103713A (ja) * | 2013-11-26 | 2015-06-04 | トヨタ自動車株式会社 | 半導体装置 |
| WO2016114508A1 (ko) * | 2015-01-14 | 2016-07-21 | 엘지이노텍 주식회사 | 센서패키지 |
| WO2019206060A1 (zh) * | 2018-04-23 | 2019-10-31 | 东莞旺福电子有限公司 | 一种新型高像素影像传感器 |
-
1999
- 1999-08-10 JP JP22696499A patent/JP2001053432A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787700B2 (en) * | 2001-10-16 | 2004-09-07 | Yazaki Corporation | Structure of joining chip part to bus bars |
| WO2004040950A1 (en) * | 2002-10-30 | 2004-05-13 | Advanpack Solutions Pte Ltd | Method for constraining the spread of solder during reflow for preplated high wettability lead frame flip chip assembly |
| JP2006310477A (ja) * | 2005-04-27 | 2006-11-09 | Akita Denshi Systems:Kk | 半導体装置及びその製造方法 |
| JP2010232259A (ja) * | 2009-03-26 | 2010-10-14 | Kyocera Corp | 熱電変換モジュールならびに光伝送モジュール、冷却装置、発電装置および温度調節装置 |
| JP2013098701A (ja) * | 2011-10-31 | 2013-05-20 | Daishinku Corp | 圧電振動デバイスおよび圧電振動デバイスの製造方法 |
| JP2015103713A (ja) * | 2013-11-26 | 2015-06-04 | トヨタ自動車株式会社 | 半導体装置 |
| US9824961B2 (en) | 2013-11-26 | 2017-11-21 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US9953905B2 (en) | 2013-11-26 | 2018-04-24 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| WO2016114508A1 (ko) * | 2015-01-14 | 2016-07-21 | 엘지이노텍 주식회사 | 센서패키지 |
| KR20160087546A (ko) * | 2015-01-14 | 2016-07-22 | 엘지이노텍 주식회사 | 센서패키지 |
| KR102341840B1 (ko) * | 2015-01-14 | 2021-12-22 | 엘지이노텍 주식회사 | 센서패키지 |
| WO2019206060A1 (zh) * | 2018-04-23 | 2019-10-31 | 东莞旺福电子有限公司 | 一种新型高像素影像传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| US6756686B2 (en) | Semiconductor device | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| JP2003133508A (ja) | 半導体装置 | |
| KR20020076181A (ko) | 제1 반도체 펠릿의 평탄전극 및 평탄전극에 직접적으로접촉된 제2 반도체 펠릿의 돌출전극을 구비한 반도체장치 | |
| JP2001053111A (ja) | フリップチップ実装構造 | |
| JP2001053432A (ja) | フリップチップ実装構造 | |
| JP2000286304A (ja) | 半導体素子の製造方法、および半導体素子、および半導体装置の製造方法、および半導体装置、ならびに実装モジュール | |
| JP2005019431A (ja) | 半導体装置及びその製造方法 | |
| JP2004356129A (ja) | 半導体装置及びその製造方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JP2001053097A (ja) | スタッドバンプ形成方法 | |
| JP2005101165A (ja) | フリップチップ実装構造及びその実装用基板及び製造方法 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP2005197488A (ja) | 突起電極及びボンディングキャピラリ並びに半導体チップ | |
| JPH0997794A (ja) | フリップチップのバンプ | |
| JP2002261183A (ja) | 配線基板、半導体装置、及びその製造方法 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 | |
| JP2001127102A (ja) | 半導体装置およびその製造方法 | |
| JPH11135672A (ja) | 半導体パッケージ | |
| JPH0574853A (ja) | 半導体装置の接続構造 | |
| JP2001196417A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |