JP2005197488A - 突起電極及びボンディングキャピラリ並びに半導体チップ - Google Patents

突起電極及びボンディングキャピラリ並びに半導体チップ Download PDF

Info

Publication number
JP2005197488A
JP2005197488A JP2004002674A JP2004002674A JP2005197488A JP 2005197488 A JP2005197488 A JP 2005197488A JP 2004002674 A JP2004002674 A JP 2004002674A JP 2004002674 A JP2004002674 A JP 2004002674A JP 2005197488 A JP2005197488 A JP 2005197488A
Authority
JP
Japan
Prior art keywords
semiconductor chip
protruding
pedestal
bonding
convex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004002674A
Other languages
English (en)
Inventor
Etsuo Takagi
悦夫 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004002674A priority Critical patent/JP2005197488A/ja
Publication of JP2005197488A publication Critical patent/JP2005197488A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 バンプの台座部の側面まではんだが這い上がることを抑制し、隣接電極間の電気的ショートを低減する。
【解決手段】 半導体チップ２に設けられた電極３上に形成された台座部４と、この台座部の略中央部に形成された突起部５を備えるバンプ１において、台座部を囲繞すると共に突起部よりも高さが低い円形状の第１の凸部６と、台座部から突出して第１の凸部を囲繞すると共に突起部よりも高さが低い円形状の第２の凸部７を形成する。
【選択図】 図１

Description

本発明は突起電極及びボンディングキャピラリ並びに半導体チップに関する。詳しくは、突起電極の台座部の側面への接合材料の這い上がりを抑制することによって、隣接電極間の電気的ショートを抑制しようとした突起電極及びこうした突起電極を形成するためのボンディングキャピラリ並びにこうした突起電極が形成された半導体チップに係るものである。
電子機器の小型化や薄型化及び高機能化の動向に伴い、半導体チップの高速化、高集積化、多ピン化と同時に半導体チップを高密度に回路基板に実装するための高密度実装技術が益々進歩しており、その１つとして、フリップチップ方式による実装技術がある。
以下、図面を参酌しながら従来のフリップチップ方式による実装技術について説明を行う。
従来のフリップチップ方式による実装方式では、先ず、図８（ａ）で示す様に、半導体チップ１０１の電極１０２に、ＡｕやＣｕ等から成り、一般的にバンプと称される突起電極１０３（以下、バンプと称する。）を形成する。
また、バンプの形成とは別に、図８（ｂ）で示す様に、半導体チップを実装する回路基板１０４の端子１０５に接合材料であるはんだ１０６を搭載する。
次に、図８（ｃ）で示す様に、バンプが形成された半導体チップを反転して実装ノズル１０７で吸着固定を行い、半導体チップに形成されたバンプと回路基板の端子とを高度に位置あわせし、バンプと端子に搭載されたはんだとを接触させる。
この時、実装ノズルからは、はんだの溶融温度以上の熱が半導体チップに供給され、回路基板に搭載されたはんだが溶融し、半導体チップの電極に形成されたバンプの表面をはんだが這い上がり、はんだがバンプを包み込む現象が生じる。また、はんだとバンプの間で相互拡散が起こり、回路基板の端子と半導体チップの電極の間が金属結合により電気的に接続される。
次いで、図８（ｄ）で示す様に、回路基板と半導体チップの隙間に、樹脂塗布ノズル１０８によって熱硬化性の液状樹脂１０９を注入した後、図８（ｅ）で示す様に、オーブンで加熱して液状樹脂を硬化させて、回路基板の端子と半導体チップの電極の間の接合部及び半導体チップを衝撃等の外的ストレスから保護している。
ここで、上記したバンプの形成方法について説明を行う。バンプの形成は一般的にボールボンディング法により形成されており、ボールボンディング法では、一般的にＡｕやＣｕを主成分とするボンディングワイヤー１１０を挿通する挿通孔が形成されたボンディングキャピラリ１１２を用いて（例えば、特許文献１及び特許文献２参照。）、先ず、図９（ａ）で示す様に、一般にトーチ電極と称される放電電極１１３とボンディングワイヤーの先端部であるテール部との間にスパーク放電を行い、この放電エネルギーによってテール部を溶融させてボール状のイニシャルボール１１４を形成する。
次に、ボンディングヘッド１１５（図９（ｂ）以降は図示を省略）に備えられたリニアモーターやサポートモーター（いずれも図示せず）等を駆動させることにより、ボンディングキャピラリを下降させ、図９（ｂ）で示す様に、ボンディングキャピラリを用いてイニシャルボールを半導体チップの電極に押圧し、超音波や温度を印加することによってボンディングワイヤーと電極との接合を行う。
次に、図９（ｃ）で示す様に、次のボールボンディングにおけるイニシャルボールを形成するために必要なボンディングワイヤーがボンディングキャピラリの先端部から突出した状態となるまでボンディングヘッドに備えられたリニアモーターやサポートモーター等を駆動させることによりボンディングキャピラリを上方に移動し、所定のテール部を形成した状態でボンディングワイヤーを、ボンディングキャピラリの上方に形成されたワイヤクランパ１１６によって把持する。
次に、ボンディングワイヤーをワイヤクランパで把持した状態でボンディングキャピラリを上方に移動し、この移動動作により図９（ｄ）で示す様にボンディングワイヤーを切断するテールカットを行う。この様な工程を経て、半導体チップの電極に接合され、残ったイニシャルボールが一般的にバンプと称されている。
なお、ボールボンディング法により形成されたバンプは、図１０に示す様な、半導体チップの電極上に形成された台座部１１７と、この台座部の略中央部から突出する突起部１１８を備える（例えば、特許文献３参照。）。
特開２００３−１００７９５号公報 特開２００３−４５９１０号公報 特開平１１−４０６０６号公報
ところで、上記した様なフリップチップ方式による実装方法では、接合材料であるはんだ量、及び加熱時間や加熱温度といった実装条件を厳格に制御しなければ隣接する電極間がはんだでつながってしまい、電気的ショートを引き起こしてしまう。
即ち、はんだ量や実装条件を厳格に制御しなければ、図１１に示す様に、半導体チップの電極に形成されたバンプの台座部の側面にまではんだが這い上がり、図１１中符号Ａで示す箇所において隣接する電極間がはんだでつながってしまい、電気的ショートを引き起こしてしまう。
なお、近年の半導体チップの高集積化に伴い、半導体チップの電極ピッチは狭ピッチ化が加速しており、この電極ピッチの狭ピッチ化に伴ってより電気的ショートの問題が生じてくるものと考えられる。
本発明は、以上の点に鑑みて創案されたものであって、バンプの台座部の側面まで接合材料が這い上がることを抑制し、隣接電極間の電気的ショートを低減して組み立てにおける歩留の向上、及び信頼性の向上を図ることができる突起電極及びこうした突起電極を形成するためのボンディングキャピラリ並びにこうした突起電極が形成された半導体チップを提供することを目的とするものである。
上記の目的を達成するために、本発明に係る突起電極は、半導体チップに設けられた外部端子上に形成された台座部と、該台座部の略中央部に形成された突起部を備える突起電極において、前記台座部に凸部が形成され、該凸部は前記突起部よりも高さが低く形成されている。
また、上記の目的を達成するために、本発明に係る半導体チップは、半導体チップ本体に設けられた外部端子上に突起電極が形成された半導体チップにおいて、前記突起電極は、前記外部端子上に形成された台座部と、該台座部の略中央部に形成された突起部を備え、前記台座部に凸部が形成され、該凸部は前記突起部よりも高さが低く形成されている。
ここで、台座部に凸部が形成されたことによって、半導体チップに形成された突起電極と半導体チップを実装する回路基板の端子との接合の際に、接合材料が台座部の側面へ這い上がることを抑制することができる。
なお、接合材料が台座部の側面へ這い上がることを抑制するためには、突起部よりも高さが低い凸部を形成する必要がある。即ち、突起部よりも高さが高い凸部を形成した場合には、凸部が突起部よりも先に接合材料に接触し、凸部から接合材料の這い上がりが始まるために、接合材料が台座部の側面へと這い上がってしまうからである。
また、凸部は突起部を囲繞する様に形成された方が好ましい。これは、凸部が突起部の周囲に部分的に形成されるよりも、突起部を囲繞する様に形成された方がより効果的に接合材料の台座部の側面への這い上がりを抑制することができるからである。
更に、突起部を囲繞する２以上の凸部が形成された方が好ましい。これは、突起部を囲繞する凸部は一重よりも二重、複数重に形成された方がより効果的に接合材料の台座部の側面への這い上がりを抑制することができるからである。
また、本発明に係る突起電極は、半導体チップに設けられた外部端子上に形成された台座部と、該台座部の略中央部に形成された突起部を備える突起電極において、前記台座部に凹部が形成されている。
また、本発明に係る半導体チップは、半導体チップ本体に設けられた外部端子上に突起電極が形成された半導体チップにおいて、前記突起電極は、前記外部端子上に形成された台座部と、該台座部の略中央部に形成された突起部を備え、前記台座部に凹部が形成されている。
ここで、台座部に凹部が形成されたことによって、半導体チップに形成された突起電極と半導体チップを実装する回路基板の端子との接合の際に、接合材料が台座部の側面へ這い上がることを抑制することができる。
なお、凹部は突起部を囲繞する様に形成された方が好ましい。これは、凹部が突起部の周囲に部分的に形成されるよりも、突起部を囲繞する様に形成された方がより効果的に接合材料の台座部の側面への這い上がりを抑制することができるからである。
また、突起部を囲繞する２以上の凹部が形成された方が好ましい。これは、突起部を囲繞する凹部は一重よりも二重、複数重に形成された方がより効果的に接合材料の台座部の側面への這い上がりを抑制することができるからである。
また、上記の目的を達成するために、本発明に係るボンディングキャピラリは、ボンディングワイヤーを挿通する挿通孔が形成されたボンディングキャピラリにおいて、該ボンディングキャピラリの先端面に凸部若しくは凹部が形成されている。
ここで、ボールボンディングの際に、イニシャルボールに押圧するボンディングキャピラリの先端面に凸部若しくは凹部が形成されたことによって、ボールボンディングにより形成される突起電極の台座部に凹部若しくは凸部を形成することができ、半導体チップに形成された突起電極と半導体チップを実装する回路基板の端子との接合の際に、接合材料が台座部の側面へ這い上がることを抑制することができる。
なお、ボンディングキャピラリの先端面に、挿通孔を囲繞する凸部若しくは挿通孔を囲繞する凹部が形成された方が好ましい。これにより、ボールボンディングにより形成される突起電極の突起部を囲繞する凹部若しくは凸部を形成することができ、ボンディングキャピラリの先端面に、部分的に凸部若しくは凹部が形成された場合よりも効果的に接合材料の台座部の側面への這い上がりを抑制することができるからである。
また、ボンディングキャピラリの先端面に、挿通孔を囲繞する２以上の凸部若しくは挿通孔を囲繞する２以上の凹部が形成された方が好ましい。これは、ボールボンディングにより形成される突起電極の突起部を囲繞する凹部若しくは凸部は一重よりも二重、複数重に形成された方がより効果的に接合材料の台座部の側面への這い上がりを抑制することができるからである。
上記した突起電極及びボンディングキャピラリ並びに半導体チップでは、半導体チップに形成された突起電極と半導体チップを実装する回路基板の端子との接合の際に突起電極の台座部の側面への接合材料の這い上がりを抑制し、半導体チップ間の接合材料により電気的ショートを可及的に少なくでき、組み立て歩留や信頼性に優れた半導体装置を提供することができる。
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した突起電極の一例を説明するための模式図であり、ここで示すバンプ１はＡｕを主成分とし、ボールボンディング法やメッキ法によって形成されており、半導体チップ２の電極３上に形成された台座部４と、この台座部の略中央部から突出して形成された突起部５と、台座部から突出して突起部を囲繞すると共に突起部よりも高さが低い円形状の第１の凸部６と、台座部から突出して第１の凸部を囲繞すると共に突起部よりも高さが低い円形状の第２の凸部７とを備える。
ここで、台座部から突出する第１の凸部及び第２の凸部が形成されることによって、半導体チップに形成されたバンプと半導体チップを実装する回路基板の端子との接合の際に接合材料が台座部の側面に這い上がることを抑制するダムの役割を果たすことができれば充分であり、必ずしも突起部を囲繞する様に凸部が形成される必要は無く、例えば、図２（ａ）に示す様に、突起部の周囲に部分的に凸部が形成されても良いが、凸部が突起部を囲繞する様に形成された方がより効果的に接合材料が台座部の側面に這い上がることを抑制することができるために、凸部は突起部を囲繞する様に形成された方が好ましい。
同様に、突起部を囲繞する様に台座部から突出する凸部が形成されることによって、半導体チップに形成されたバンプと半導体チップを実装する回路基板の端子との接合の際に接合材料が台座部の側面に這い上がることを抑制することができれば充分であり、必ずしも第１の凸部及び第２の凸部の二重の凸部が形成される必要は無く、例えば、図２（ｂ）に示す様に一重の凸部が形成されても良いし、図２（ｃ）に示す様に三重の凸部が形成されても良い。但し、突起部を囲繞する凸部は一重よりも二重、複数重に形成された方がより効果的に接合材料の台座部の側面への這い上がりを抑制することができるために、突起部を囲繞する複数重の凸部が形成された方が好ましい。
更に、突起部を囲繞する様に台座部から突出する凸部が形成されることによって、半導体チップに形成されたバンプと半導体チップを実装する回路基板の端子との接合の際に接合材料の台座部の側面への這い上がりを抑制することができれば充分であり、第１の凸部及び第２の凸部は必ずしも円形状に形成される必要は無く、例えば多角形状に形成されていても構わない。
図３は本発明を適用した突起電極の他の一例を説明するための模式図であり、ここで示すバンプはＣｕを主成分とし、ボールボンディング法やメッキ法によって形成されており、半導体チップの電極上に形成された台座部と、この台座部の略中央部から突出して形成された突起部と、突起部を囲繞する様に台座部に形成された円形状の第１の凹部１１と、第１の凹部を囲繞する様に台座部に形成された円形状の第２の凹部１２とを備える。
ここで、台座部に第１の凹部及び第２の凹部が形成されることによって、半導体チップに形成されたバンプと半導体チップを実装する回路基板の端子との接合の際に接合材料の台座部の側面への這い上がりを抑制するダムの役割を果たすことができれば充分であり、必ずしも突起部を囲繞する様に凹部が形成される必要は無く、例えば、図４（ａ）に示す様に、突起部の周囲に部分的に凹部が形成されても良いが、凹部が突起部を囲繞する様に形成された方がより効果的に接合材料の台座部の側面への這い上がりを抑制することができるために、凹部は突起部を囲繞する様に形成された方が好ましい。
同様に、突起部を囲繞する様に台座部に凹部が形成されることによって、半導体チップに形成されたバンプと半導体チップを実装する回路基板の端子との接合の際に接合材料の台座部の側面への這い上がりを抑制することができれば充分であり、必ずしも第１の凹部及び第２の凹部の二重の凹部が形成される必要は無く、例えば、図４（ｂ）に示す様に一重の凹部が形成されても良いし、図４（ｃ）に示す様に三重の凹部が形成されても良い。但し、突起部を囲繞する凹部は一重よりも二重、複数重に形成された方がより効果的に接合材料の台座部の側面への這い上がりを抑制することができるために、突起部を囲繞する複数重の凹部が形成された方が好ましい。
更に、突起部を囲繞する様に台座部に凹部が形成されることによって、半導体チップに形成されたバンプと半導体チップを実装する回路基板の端子との接合の際に、接合材料の台座部の側面への這い上がりを抑制することができれば充分であり、第１の凹部及び第２の凹部は必ずしも円形状に形成される必要は無く、例えば多角形状に形成されていても構わない。
さて、図５（ａ）及び図５（ｂ）に、半導体チップの電極上に形成された上記の様な構成を有するバンプと、回路基板８の端子９に印刷法や転写法またはメッキ法等で搭載された接合材料であるはんだ１０を加熱によって相互拡散させて金属結合により接合した状態の模式図を示す。
上記の様に構成されたバンプでは、第１の凸部及び第２の凸部若しくは第１の凹部及び第２の凹部が形成されたことによって、接合の際にバンプの台座部の側面へのはんだの這い上がりを抑制するダムの役割を果たすことができ、バンプの台座部の側面まではんだが達し難いために、隣接する電極間における電気的ショートの発生を可及的に少なくできる。
以下、上記したバンプを形成するためのボンディングキャピラリについて説明する。即ち、本発明を適用したボンディングキャピラリについて説明する。
図６（ａ）は本発明を適用したボンディングキャピラリの一例を説明するための模式図であり、上記した本発明を適用した突起電極の一例を形成するためのボンディングキャピラリである。ここで示すボンディングキャピラリ１３は、アルミナ若しくはジルコニア等のセラミック、またはルビー、サファイアから成り、ＡｕやＣｕを主成分とするボンディングワイヤーを挿通する挿通孔１４が形成されており、ボールボンディングの際にイニシャルボールを押圧するボンディングキャピラリの先端面に挿通孔を囲繞する様に円形状の第１の窪み部１５が形成されると共に、第１の窪み部を囲繞する様に円形状の第２の窪み部１６が形成されている。
ここで、第１の窪み部は上記した第１の凸部を形成するために設けられており、第２の窪み部は上記した第２の凸部を形成するために設けられている。そして、上記した様に、凸部は必ずしも突起部を囲繞する様に形成される必要が無く、突起部の周囲に部分的に凸部が形成されても良いことから、窪み部についても必ずしも挿通孔を囲繞する様に形成される必要は無く、挿通孔の周囲に部分的に窪み部が形成されても良い。但し、上記した様に、凸部が突起部を囲繞する様に形成された方が好ましいために、窪み部についても挿通孔を囲繞する様に形成された方が好ましい。
また、上記した様に、必ずしも第１の凸部及び第２の凸部の二重の凸部が形成される必要は無いことから、窪み部についても必ずしも第１の窪み部及び第２の窪み部の二重の窪み部が形成される必要は無い。但し、上記した様に、突起部を囲繞する凸部は一重よりも二重、複数重に形成された方が好ましいために、窪み部についても挿通孔を囲繞する複数重の窪み部が形成された方が好ましい。
更に、上記した様に、第１の凸部及び第２の凸部は必ずしも円形状に形成される必要は無いことから、第１の窪み部及び第２の窪み部についても必ずしも円形状に形成される必要は無い。
なお、凸部が突起部よりも先に接合材料に接触することによって、凸部から接合材料の這い上がりが始まり、接合材料がバンプの台座部の側面に這い上がることを抑制すべく凸部は突起部よりも低い高さとする必要がある。従って、テールカットを行うことによって形成される突起部の高さを考慮して第１の窪み部及び第２の窪み部の深さを決定する必要がある。
上記の様に構成されたボンディングキャピラリを用いて上記した従来と同様のボールボンディング方法を行うことによって、図６（ｂ）で示す様にイニシャルボールに押圧して、図１に示す様なバンプを得ることができる。
図７（ａ）は本発明を適用したボンディングキャピラリの他の一例を説明するための模式図であり、上記した本発明を適用した突起電極の他の一例を形成するためのボンディングキャピラリである。ここで示すボンディングキャピラリは、アルミナ若しくはジルコニア等のセラミック、またはルビーまたはサファイアから成り、ＡｕやＣｕを主成分とするボンディングワイヤーを挿通する挿通孔が形成されており、ボンディングキャピラリの先端面から突出して挿通孔を囲繞する円形状の第１の凸状部１７が形成されると共に、第１の凸状部を囲繞する円形状の第２の凸状部１８が形成されている。
ここで、第１の凸状部は上記した第１の凹部を形成するために設けられており、第２の凸状部は上記した第２の凹部を形成するために設けられている。そして、上記した様に、凹部は必ずしも突起部を囲繞する様に形成される必要が無く、突起部の周囲に部分的に凹部が形成されていても良いことから、凸状部についても必ずしも挿通孔を囲繞する様に形成される必要は無く、挿通孔の周囲に部分的に凸状部が形成されても良い。但し、上記した様に、凹部が突起部を囲繞する様に形成された方が好ましいために、凸状部についても挿通孔を囲繞する様に形成された方が好ましい。
また、上記した様に、必ずしも第１の凹部及び第２の凹部の二重の凹部が形成される必要は無いことから、凸状部についても必ずしも第１の凸状部及び第２の凸状部の二重の凸状部が形成される必要は無い。但し、上記した様に、突起部を囲繞する凹部は一重よりも二重、複数重に形成された方が好ましいために、凸状部についても挿通孔を囲繞する複数重の凸状部が形成された方が好ましい。
更に、上記した様に、第１の凹部及び第２の凹部は必ずしも円形状に形成される必要は無いことから、第１の凸状部及び第２の凸状部についても必ずしも円形状に形成される必要は無い。
上記の様に構成されたボンディングキャピラリを用いて上気した従来と同様のボールボンディング方法を行うことによって、で図７（ｂ）示す様にイニシャルボールに押圧して、図３で示す様なバンプを得ることができる。
本発明を適用した突起電極の一例を説明するための模式図である。 本発明を適用した突起電極の一例の変形例を説明するための模式図である。 本発明を適用した突起電極の他の一例を説明するための模式図である。 本発明を適用した突起電極の他の一例の変形例を説明するための模式図である。 半導体チップと回路基板との接合状態を説明するための模式図である。 本発明を適用したボンディングキャピラリの一例を説明するための模式図である。 本発明を適用したボンディングキャピラリの他の一例を説明するための模式図である。 従来のフリップチップ方式による実装技術について説明するための模式的図である。 従来のボールボンディング法によるバンプの形成方法を説明するための模式図である。 従来のバンプを説明するための模式図である。 接合材料の這い上がりを説明するための模式図である。
符号の説明
１ バンプ
２ 半導体チップ
３ 電極
４ 台座部
５ 突起部
６ 第１の凸部
７ 第２の凸部
８ 回路基板
９ 端子
１０ はんだ
１１ 第１の凹部
１２ 第２の凹部
１３ ボンディングキャピラリ
１４ 挿通孔
１５ 第１の窪み部
１６ 第２の窪み部
１７ 第１の凸状部
１８ 第２の凸状部

Claims (11)

  1. 半導体チップに設けられた外部端子上に形成された台座部と、
    該台座部の略中央部に形成された突起部を備える突起電極において、
    前記台座部に凸部が形成され、
    該凸部は前記突起部よりも高さが低い
    ことを特徴とする突起電極。
  2. 前記凸部は、前記突起部を囲繞する様に形成された
    ことを特徴とする請求項１に記載の突起電極。
  3. 前記突起部を囲繞する２以上の凸部が形成された
    ことを特徴とする請求項２に記載の突起電極。
  4. 半導体チップに設けられた外部端子上に形成された台座部と、
    該台座部の略中央部に形成された突起部を備える突起電極において、
    前記台座部に凹部が形成された
    ことを特徴とする突起電極。
  5. 前記凹部は、前記突起電極を囲繞する様に形成された
    ことを特徴とする請求項４に記載の突起電極。
  6. 前記突起部を囲繞する２以上の凹部が形成された
    ことを特徴とする請求項５に記載の突起電極。
  7. ボンディングワイヤーを挿通する挿通孔が形成されたボンディングキャピラリにおいて、
    該ボンディングキャピラリの先端面に凸部若しくは凹部が形成された
    ことを特徴とするボンディングキャピラリ。
  8. ボンディングキャピラリの先端面に、前記挿通孔を囲繞する凸部若しくは前記挿通孔を囲繞する凹部が形成された
    ことを特徴とする請求項７に記載のボンディングキャピラリ。
  9. 前記挿通孔を囲繞する２以上の凸部若しくは前記挿通孔を囲繞する２以上の凹部が形成された
    ことを特徴とする請求項８に記載のボンディングキャピラリ。
  10. 半導体チップ本体に設けられた外部端子上に突起電極が形成された半導体チップにおいて、
    前記突起電極は、前記外部端子上に形成された台座部と、
    該台座部の略中央部に形成された突起部を備え、
    前記台座部に凸部が形成され、
    該凸部は前記突起部よりも高さが低い
    ことを特徴とする半導体チップ。
  11. 半導体チップ本体に設けられた外部端子上に突起電極が形成された半導体チップにおいて、
    前記突起電極は、前記外部端子上に形成された台座部と、
    該台座部の略中央部に形成された突起部を備え、
    前記台座部に凹部が形成された
    ことを特徴とする半導体チップ。
JP2004002674A 2004-01-08 2004-01-08 突起電極及びボンディングキャピラリ並びに半導体チップ Pending JP2005197488A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004002674A JP2005197488A (ja) 2004-01-08 2004-01-08 突起電極及びボンディングキャピラリ並びに半導体チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004002674A JP2005197488A (ja) 2004-01-08 2004-01-08 突起電極及びボンディングキャピラリ並びに半導体チップ

Publications (1)

Publication Number Publication Date
JP2005197488A true JP2005197488A (ja) 2005-07-21

Family

ID=34817800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004002674A Pending JP2005197488A (ja) 2004-01-08 2004-01-08 突起電極及びボンディングキャピラリ並びに半導体チップ

Country Status (1)

Country Link
JP (1) JP2005197488A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014023287A3 (de) * 2012-08-10 2014-04-03 Smartrac Technology Gmbh Kontakthöckerverbindung sowie kontakthöcker und verfahren zur herstellung einer kontakthöckerverbindung
WO2018033689A1 (fr) * 2016-08-18 2018-02-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de connection intercomposants à densité optimisée
US9953198B2 (en) 2015-12-09 2018-04-24 Smartrac Technology Gmbh Systems and methods for a cloud connected transponder
EP3319121A1 (en) * 2016-11-03 2018-05-09 Nexperia B.V. Leadless package with non-collapsible bump
US10727385B2 (en) 2018-03-15 2020-07-28 Nichia Corporation Light emitting device, light emitting element and method for manufacturing the light emitting element

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014023287A3 (de) * 2012-08-10 2014-04-03 Smartrac Technology Gmbh Kontakthöckerverbindung sowie kontakthöcker und verfahren zur herstellung einer kontakthöckerverbindung
CN104737286A (zh) * 2012-08-10 2015-06-24 斯迈达科技有限责任公司 接触凸块连接以及接触凸块和用于建立凸块接触连接的方法
JP2015532780A (ja) * 2012-08-10 2015-11-12 スマートラック・テクノロジー・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＳｍａｒｔｒａｃ Ｔｅｃｈｎｏｌｏｇｙ Ｇｍｂｈ コンタクトバンプ接続、コンタクトバンプ、およびコンタクトバンプ接続を作るための方法
CN104737286B (zh) * 2012-08-10 2018-09-25 斯迈达科技有限责任公司 接触凸块连接以及接触凸块和用于建立凸块接触连接的方法
US10292270B2 (en) 2012-08-10 2019-05-14 Smartrac Technology Gmbh Contact bump connection and contact bump and method for producing a contact bump connection
US9953198B2 (en) 2015-12-09 2018-04-24 Smartrac Technology Gmbh Systems and methods for a cloud connected transponder
WO2018033689A1 (fr) * 2016-08-18 2018-02-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de connection intercomposants à densité optimisée
FR3055166A1 (fr) * 2016-08-18 2018-02-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de connection intercomposants a densite optimisee
EP3319121A1 (en) * 2016-11-03 2018-05-09 Nexperia B.V. Leadless package with non-collapsible bump
US10727385B2 (en) 2018-03-15 2020-07-28 Nichia Corporation Light emitting device, light emitting element and method for manufacturing the light emitting element

Similar Documents

Publication Publication Date Title
JP3913134B2 (ja) バンプの形成方法及びバンプ
JP5366674B2 (ja) 実装構造体および実装方法
JP2006059814A (ja) ハンダコネクタを囲む圧縮性フィルム
US20100139970A1 (en) Wiring board having lead pin, and lead pin
KR20020076181A (ko) 제1 반도체 펠릿의 평탄전극 및 평탄전극에 직접적으로접촉된 제2 반도체 펠릿의 돌출전극을 구비한 반도체장치
JP2001053111A (ja) フリップチップ実装構造
JPH11312711A (ja) 電子部品の接続方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2002026067A (ja) 半導体装置及びその実装方法
JP2005197488A (ja) 突起電極及びボンディングキャピラリ並びに半導体チップ
JP2003273160A (ja) 半導体実装モジュール
JP2010000704A (ja) 記録ヘッド及び記録ヘッドの製造方法
JP3981817B2 (ja) 半導体装置の製造方法
JP4910408B2 (ja) 半導体装置
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP2001053432A (ja) フリップチップ実装構造
JP2009298118A (ja) 記録ヘッド及び記録ヘッドの製造方法
JP4386012B2 (ja) バンプ接合体の製造方法
JP2005101165A (ja) フリップチップ実装構造及びその実装用基板及び製造方法
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JP2007035863A (ja) 半導体装置
JP2006032791A (ja) 実装方法
JP5626460B2 (ja) 電子部品モジュールの製造方法及び電子部品モジュール
JP4696712B2 (ja) 半導体装置
JP2004253598A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090311