KR20020076181A - 제1 반도체 펠릿의 평탄전극 및 평탄전극에 직접적으로접촉된 제2 반도체 펠릿의 돌출전극을 구비한 반도체장치 - Google Patents

제1 반도체 펠릿의 평탄전극 및 평탄전극에 직접적으로접촉된 제2 반도체 펠릿의 돌출전극을 구비한 반도체장치 Download PDF

Info

Publication number
KR20020076181A
KR20020076181A KR1020020016480A KR20020016480A KR20020076181A KR 20020076181 A KR20020076181 A KR 20020076181A KR 1020020016480 A KR1020020016480 A KR 1020020016480A KR 20020016480 A KR20020016480 A KR 20020016480A KR 20020076181 A KR20020076181 A KR 20020076181A
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor
electrodes
flat
semiconductor device
Prior art date
Application number
KR1020020016480A
Other languages
English (en)
Other versions
KR100462563B1 (ko
Inventor
이케가미고로
나가이노부아키
Original Assignee
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴기 가부시끼가이샤 filed Critical 닛본 덴기 가부시끼가이샤
Publication of KR20020076181A publication Critical patent/KR20020076181A/ko
Application granted granted Critical
Publication of KR100462563B1 publication Critical patent/KR100462563B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

반도체장치는 제1 반도체 펠릿과 제2 반도체 펠릿을 구비한다. 제1 반도체 펠릿의 전극형성면에는 평탄한 면을 가진 평탄전극이 형성되며, 제2 반도체 펠릿의 전극형성면에는 돌출전극이 상기 평탄전극과 서로 대향된다. 또한, 평탄전극과 돌출전극은 서로 전기적으로 접속된다. 평탄전극을 형성하는 도전성 물질의 주성분은 돌출전극을 형성하는 도전성 물질의 주성분과 동일하다. 또한, 돌출전극의 경도는 평탄전극의 경도보다 높다. 따라서, 돌출전극과 평탄전극은 높은 신뢰성으로 서로 전기적으로 접속될 수 있다.

Description

제1 반도체 펠릿의 평탄전극 및 평탄전극에 직접적으로 접촉된 제2 반도체 펠릿의 돌출전극을 구비한 반도체장치{Semiconductor device having flat electrodes of a first semiconductor pellet and protruded electrodes of a second semiconductor pellet directly contacted with the flat electrodes}
본 발명은 제1 반도체 펠릿이 제2 반도체 펠릿 상에 위치되어 서로 접속되는 반도체장치에 관한 것이다.
휴대폰과 같은 컴팩트하고 경량의 휴대용 전자장치에 이용되는 전자부품은 소형화되거나, 그 외경의 크기는 동일하여도 집적도를 높게 함으로써 전자장치의 소형화에 실질적으로 기여하고 있다. 또한, 높은 집적도를 가진 컴팩트하고 경량성의 고기능의 반도체장치가 다른 기능을 가진 집적회로를 형성하는 둘 이상의 반도체 펠릿, 예를 들면, CPU나 메모리를 집적시킴으로써 실현되었다.
그러한 종래 반도체장치의 예에 대하여 도 5를 참조하여 이하에서 설명한다. 도면에 있어서, 참조번호 1은 내부에 반도체소자(미도시)를 구비한 제1 반도체기판의 일면에 복수개의 평탄전극(3)이 형성된 제1 반도체 펠릿(1)을 나타낸다. 또한, 외부접속을 위한 전극(미도시)이 제1 반도체 펠릿(1)의 주변부나 다른 면에 형성된다. 또한, 참조번호 4는 제1 반도체 기판(2)보다 작은 직경을 가진 제2 반도체기판(5)을 포함하는 제2 반도체 펠릿(4)을 나타낸다. 또한, 돌출전극(6)이평탄전극(3)에 각각 대향하도록 제2 반도체 기판(5)의 일측면 상에 돌출전극(6)이 장착된다. 따라서, 제1 및 제2 반도체기판(2, 5)은 한 기판의 각 전극이 다른 기판의 대응하는 전극 상에 위치하도록 각 전극형성면을 대향시킨 후, 이 중첩면을 가열, 가압함으로써 이들 기판(2, 5) 사이에 전기적으로 접속된 반도체장치(7)를 구성한다.
그러한 반도체장치(7)의 제조방법에 대하여 이하에서 설명한다.
먼저, 도 6에 나타낸 바와 같이, 제1 반도체 펠릿(1)이 준비된다. 도면에 나타낸 바와 같이, 제1 반도체 기판(2)의 일측면은 개구부로 형성된 요부를 가진 절연막(8)으로 피복된다. 다음, 평탄전극(3)이 반도체기판(2) 상에 형성된다. 즉, 알루미늄층(3a)이 절연막(8)의 개구부에 형성되고 제1 반도체 펠릿(1) 내의 내부회로(미도시)에 전기적으로 접속된다. 또한, 배리어금속층(즉, 티탄늄이나 니켈;3b)이 알루미늄층(3a) 상에 형성된다. 또한, 티탄늄층(3b)의 표면은 금층(3c)으로 피복되어 그 외부 접속을 용이하게 한다. 이 방법으로, 두 개 이상의 평탄전극(3)이 링 형상으로 반도체 펠릿(1)의 주면에 제공된다.
다음, 도 7에 나타낸 바와 같이, 제2 반도체 펠릿(4)이 준비된다. 제1 반도체 기판(2)과 마찬가지로, 제2 반도체 기판(5)의 일면은 절연막(9)으로 피복된다. 절연막(9)은 돌출전극(6)이 반도체기판(5) 상에 형성되는 개구부로 형성된 요부를 가진다. 즉, 알루미늄층(6a)이 스텝전극(6b)이 제공된 절연막(9)의 개구부에 형성된다. 본 실시예에 있어서, 반도체기판(5)의 면상에 큰 직경을 가지며 베이스부로부터 연장하는 작은 직경의 정점을 가진 스텝전극(6b)을 형성하기 위하여,전극(6b)은, 금와이어의 선단을 녹여서 볼모양으로 형성시키고, 모세관의 하단으로 볼모양의 금와이어 선단을 가압한 후, 가압된 부분 주위에서 금와이어를 인장(pull out)시킴으로써, 준비된다.
다음, 도 8에 나타낸 바와 같이, 도 6의 반도체 펠릿(1)은 가열되는 스테이지(10) 상이 정확히 위치된다. 따라서, 평탄전극(3)은 소정의 온도(예를 들면, 200 내지 300℃)로 가열된다. 한편, 도 9에 나타낸 바와 같이, 제2 반도체 펠릿(4)은 흡입 콜렛트(11)에 의하여 유지된 후 적절히 제1 반도체 펠릿(1)에 정렬된다. 다음, 흡입 콜렛트(11)는 반도체 펠릿(4) 상으로 하강되어 전극들(3, 6) 사이에 서로 접속을 이루게 한다. 흡입 콜렛트(11)는 돌출전극(6)을 소정의 온도(예를 들면, 200 내지 300℃)로 가열하기 위한 가열수단(미도시)을 포함한다.
보다 구체적으로, 반도체 펠릿(4)의 위치 정열은 다음과 같이 수행될 수 있다. 먼저, 흡입 콜렛트(11)는 흡입에 의하여 반도체 펠릿을 보지(保持)하기 위한 펠릿공급부(미도시)에 의하여 상하로 움직인다. 다음, 횡방향으로 움직일 수 있는 중앙 위치에서 화상모니터 시스템에 의하여 돌출전극(6)의 위치가 인식되어, 콜렛트(11)는 위치결정된 평탄전극(3)과의 위치편차량을 보정한다. 그 후, 콜렛트(11)는 소정의 압력으로 흡입상태를 유지하면서 반도체 펠릿(4)은 제1 반도체 펠릿(1)을 하강시킨다. 따라서, 반도체 펠릿(1, 4)들 사이의 정렬은 완성된다. 정렬 후, 흡입 콜렛트(11)는, 제2 전극(6)이 제1 전극(30에 접촉하도록 하강된다. 그 후, 흡입 콜렛트(11)는, 또한, 하강되어 제1 및 제2 전극들(3, 6) 사이에 가압-접촉되게 한다. 이 때, 돌출전극(6)이 가압-접촉되는 전체적인 힘은 포물면이 회전된 모양인부분과 같은 전극(6)의 작은 직경을 가진 정점부(즉, 극단적으로 작은 면적) 상에 집중된다. 그 결과, 작은 직경의 정점부인 전극(6)은 축방향으로 뭉개져 평탄전극(3)으로 압입되며, 정점부의 주변은 외측으로 연장된다. 즉, 전극(3, 6)들은 가열을 통하여 가압된 후, 접촉면에서 외측으로 연장되어 그것들 사이에 전기적 접촉을 이루게 됨으로써, 도 5에 나타낸 반도체장치(7)를 구성한다. 그 후, 흡입 콜렛트(11)는 제2 반도체 펠릿(4)으로부터 해방되고 가열은 멈추어진다. 다음, 흡입 콜렛트(11)는 상방향으로 이동하여 일체화된 제1 및 제2 반도체 펠릿(1, 4)들로 이루어진 반도체장치(7)를 가열스테이지(10)로부터 제거한다. 또는, 도면에는 도시하지 않았지만, 반도체장치(7)는 필요에 따라 수지로 제1 및 제2 반도체 펠릿(1, 4)들 사이에 봉지함으로써 준비될 수도 있다. 그러한 구성은 이들 펠릿들(1, 4)의 대향면들 상에 형성된 배선층(미도시)이 외부의 대기로부터 보호한다. 도면에 나타낸 바와 같이, 제1 반도체 펠릿(1)의 외경은 제2 반도체 펠릿(4)의 외경보다 크기 때문에, 평면도에서 반도체장치(7)의 외경은 제1 반도체 펠릿(1)의 외경으로 결정될 수 있다. 한편, 반도체장치(7)의 두께는 전극(3, 6)들을 구비한 두 개의 반도체 펠릿들(1, 4)의 총 두께로 결정될 수 있다. 따라서, 반도체장치(7)는 최소화되고 박형으로 될 수 있다.
이렇게 얻어진 반도체장치(7)는 일본 특개평5-13663(1993)과 11-135537(1999)과 같은 공보에 개시된 바와 같이 프린트회로기판 상에 단독으로 장착된다. 또는, 일본 특개평11-163256(1999)과 2000-232200과 같은 다른 공보에 개시된 바와 같이, 수지몰드형 전자부품은, 리드 프레임 상에 반도체장치(7)를 장착하고, 반도체 펠릿(1)의 주변에 형성된 반도체장치(7)의 외측연장전극을 리드 프레임의 대응 리드에 전기적으로 접속하고, 반도체 펠릿(1, 4)을 구비하는 리드 프레임 상의 요부를 수지로 피복하여 외부 클래드 수지를 형성하고, 외부 클래드 수지로부터 노출된 불필요한 부분을 제거한 후, 리드 프레임을 절단함으로써 각 수지 몰드형 전자부품으로 제조될 수 있다. 도면에 있어서, 이에 제한되는 것은 아니지만, 하나의 제2 반도체 펠릿(4)이 제1 반도체 펠릿(1) 상에 장착된다. 또는, 두 개 이상의 작은 직경을 가진 반도체 펠릿들이 큰 직경을 가진 반도체 펠릿 상에 형성될 수도 있다.
도 6 내지 9에서 설명된 열압축 접합 외에, 다른 접합방법이 도 5에 나타낸 반도체장치(7)의 전극들(3, 6) 사이에 접속을 위하여 적용될 수 있다. 그러한 방법에는 이러한 전극들(3, 6)에 전기적 접속을 위하여 흡입 콜렛트(11) 상에 초음파가 인가되는 초음파처리법과 열압축 접합과 초음파처리의 결합법이 있다. 이러한 각 방법에 있어서, 전극들(3, 6) 사이의 접합 강도는 전극들(3, 6) 사이의 하중에 의존하여 변할 수 있다. 하중이 너무 작으면, 접합 강도는 빈약하게 된다. 또한, 하중이 너무 크면, 반도체기판들(2, 5)의 손상으로 인하여 반도체장치(7)의 신뢰성이 저하된다. 따라서, 전극들(3, 6) 사이에 걸린 하중을 변수로 하여, 제1 반도체 펠릿(1)을 고정시키면서 제2 반도체 기판(2)의 일측면에 가압하여 전극들(3, 6)이 박리되기 직전의 가압력(즉, 응력 강도)의 관계를 조사함으로써, 전극과 반도체 기판 사이의 전기적 접속을 손상시키지 않으면서 충분한 응력이 얻어질 수 있도록 각 전극들(3, 6)상에 인가되는 하중이 설정된다.
상기 반도체 장치의 구성에 있어서, 각 반도체 펠릿(1, 4)은 그 동작 중에 열을 발생시킨다. 그 열은 그 외면으로 전송되어 외측으로 방사될 수 있다. 이 경우, 그러나, 가열의 발생은 높은 열전도도를 가진 전극들(3, 6)을 통하여 다른 펠릿에 열적으로 접속된 각 반도체 펠릿(1, 4)의 대향면의 온도를 급속하게 증가시키게 한다. 또한, 열의 발생은 그러한 부분의 동작 상태와 정지 상태 사이에 열팽창차이를 크게 한다. 그 결과, 많은 스트레스가 전극들(3, 6) 사이의 접촉면에 인가된다. 또한, 평탄전극(3)과 돌출전극(6)의 각 세트의 높이 변화가 존재한다는 것이 지적된다. 특히, 도금 수단에 의하여 일반적으로 형성되는 평탄전극(3)의 높이에 비하여 용융된 볼에 의하여 형성된 돌출전극(6)의 높이 변화가 크다.
전극(6)의 그러한 높이 변화는 전극(6)과 대응되는 각 전극(3) 사이의 접촉에 대하여 시간지연을 일으킨다. 즉, 모든 돌출전극(6)은 그에 대응하는 각 평탄전극(3)에 전기적으로 접속된다. 상대적으로 높은 돌출전극(6)은 먼저 각 전극93)상에 가압될 수 있으며, 그것들은 뭉개져 주변부의 외측으로 연장되어 제1 반도체 펠릿(1)을 제2 반도체 펠릿(4)에 접촉하게 한다. 따라서, 상대적으로 짧은 돌출전극(6)은 대응하는 각 평탄전극(3)에 접촉될 수 있다. 그러나, 이 경우, 많은 전극들(6)먼저 대응하는 각 전극들에 접촉하는 경우, 전극들(3, 6) 사이에 불충분한 접합 강도가 발생될 가능성이 있다. 이 경우, 즉, 반도체 펠릿(1)에 인가되는 압력은 나머지 전극들(6)이 나머지 전극들(3)에 접촉하기 전에 소정의 하중에 도달하게 된다. 따라서, 하중이 부가적으로 증가하지 않기 때문에, 반도체 펠릿(1)에 인가되는 압력은 일정하게 남아 있을 수 있다. 그 결과, 나중에 전극들(3, 6) 사이에 전기적 접속을 얻는 경우에도, 나중에 접속되는 전극(2, 6)들 사이의 접합 강도는 빈약하게 된다.
많은 응력이 반복해서 그와 같은 빈약한 접합 강도를 가진 접합부에 인가되는 경우, 전극들(3, 6)은 그 접합부에서 서로 박리되어 전극들(3, 6) 사이에 불안정한 전기적 접속을 야기할 수 있다. 따라서, 반도체장치(7)는 적당히 작동하지 못하거나 진동 또는 물리적 충격에 의하여 노이즈를 발생시키는 문제가 있다.
전극들 사이의 접속 강도에 관하여, 일본 특개소62-156827(1987)은 상대적으로 단단한 범프를 각 무른 범프에 위치시키기 위하여 다른 경도를 가진 범프(돌출전극)가 각 반도체 펠릿과 리드 프레임 상에 형성되는 TAB형 반도체장치를 개시하고 있다. 이 경우, 리드 프레임은, 범프들이 접속된 후 반도체 펠릿의 각 전극이 변형되는 것에 따라 변위될 수 있도록 하기 때문에, 열팽창에 따른 응력이 무시될 수 있도록 할 수 있다. 그러나, 상기 일본 특개소62-156827(1987)에 개시된 기술은, 이하의 이유 때문에, 도 5에 나타낸 반도체장치에 직접 적용할 수 없다. 도 5에 나타낸 반도체장치의 경우, 반도체 펠릿들은 서로 접합된다. 따라서, 전극들 사이의 경계로부터 열이 도망가지 못한 결과, 온도의 급격한 변화가 야기될 수 있다. 또한, 각 전극은 변위하지 않으면서 반도체 펠릿 상에 고정된다. 전기적 접속의 다른 구조가 일본 특개평2-4450(1990)의 도 1 내지 3 및 상세한 설명에 개시되어 있다. 이 참고 문헌에 의하면, 전기적 접속구조는: 인듐으로 이루어진 상대적으로 무른 범프전극(3); 및 범프전극(3)보다 작은 직경을 가진 구리전극(5)을 인듐막(6)으로 피복함으로써 준비된 상대적으로 단단한 범프전극을 포함한다.
상대적으로 단단한 범프전극은 상대적으로 무른 범프전극(3)으로 매입되도록 설치된다. 그러나, 인듐과 구리와 같은 다른 금속들 사이의 접속은 금속간화합물을 형성하려고 하기 때문에 파괴될 수 있게 된다. 따라서, 전극들을 통하여 서로 접속되는 각 대향 반도체 펠릿들이 동작 하에서 다른 열을 발생시키는 것을 나타내는 경우, 각 전극의 열팽창에 의하여 접속된 전극들에 큰 응력이 인가된다. 따라서, 금속간화합물이 형성되는 접합부에서 전극들 사이에 전기적 접속을 유지하기가 어렵게 된다.
따라서, 본 발명의 목적은 제1 반도체 펠릿 상에 형성된 전극과 서로 전기적으로 접속되는 제2 반도체 펠릿 상에 형성된 전극이 높은 신뢰성과 높은 패키징 밀도를 가질 수 있는 반도체장치를 제공하는 것이다.
도 1은 본 발명의 바람직한 실시예들 중의 하나로서 반도체장치의 측단면도;
도 2는 돌출전극과 평탄전극이 서로 접속된 반도체장치의 주요부분의 확대 측단면도;
도 3은 돌출전극과 평탄전극이 서로 접속된 반도체장치의 주요부분의 확대 측단면도;
도 4는 반도체장치의 전극들 사이의 접속강도를 설명하기 위한 특성도;
도 5는 반도체 펠릿을 적층시킨 구조를 갖는 반도체장치의 측단면도;
도 6은 도 5에 나타낸 반도체장치에 이용되는 평탄전극의 측단면도;
도 7은 도 5에 나타낸 반도체장치에 이용되는 돌출전극의 측단면도;
도 8은 도 5에 나타낸 반도체장치를 제조하는 방법을 설명하기 위한 측단면도; 및
도 9는 도 5에 나타낸 반도체장치를 제조하는 방법을 설명하기 위한 측단면도이다.
*도면의 주요부분에 대한 부호의 설명
12:반도체 펠릿13:반도체기판
14:평탄전극15:반도체 펠릿
16:반도체기판17:돌출전극
본 발명에 따른 반도체장치는: 적어도 평탄전극을 가진 제1 반도체 펠릿; 및
상기 평탄적극에 직접 접속되는 돌출전극을 적어도 가진 제2 반도체 펠릿을 포함하며,
상기 돌출전극의 도전성 물질의 주성분은 상기 평탄전극의 도전성 물질과 동일하며, 상기 돌출전극의 경도는 상기 평탄전극의 경도보다 높다.
전술한 반도체장치의 구성에 있어서, 상기 돌출전극의 경도는 상기 평탄전극의 경도보다 높다. 따라서, 돌출전극의 정점부는 용이하게 평탄전극으로 삽입될 수 있다. 또한, 평탄전극의 도전성물질의 주성분은 돌출전극의 주성분과 동일하기 때문에, 돌출전극과 평탄전극 사이에 강한 전기적 접속이 얻어질 수 있다.
여기서, 평탄전극은 어닐링처리를 받는 도전성 물질로 이루어져도 좋다.
그러한 구성의 반도체장치에 있어서, 도전성 물질은 평탄전극의 경도를 감소시킨다.
또한, 평탄전극과 돌출전극 사이의 경도차를 생기게 하기 위하여, 돌출전극과 평탄전극의 적어도 하나는 도금전극이어도 좋다.
그러한 구성의 반도체장치에 있어서, 소망의 경도를 가진 전극이, 도금액의 온도와 전류밀도와 같은 도금조건에 따라 도금에 의하여 형성되는 전극물질의 결정립 크기나 결정 모양을 제어함으로써 얻어질 수 있다.
본 발명의 상기 및 다른 목적은 이하의 상세한 설명과 첨부된 도면에 의하여 첨부된 청구범위로부터 당업자에게 명백해질 것이다.
이하 첨부된 도면들을 참조하여 본 발명의 제1 실시예를 상세히 설명한다. 도면에 있어서, 제1 반도체 펠릿(12)과 제2 반도체 펠릿(15)을 포함한다. 제1 반도체 펠릿(12)은 복수개의 평탄전극(14)이 형성된 면을 가진 반도체기판(13)을 구비한다. 제2 반도체 펠릿(15)은 복수개의 돌출전극(17)이 형성된 면을 가진 반도체기판(16)을 구비한다. 도 5에 나타낸 종래 반도체장치의 경우처럼, 각 돌출전극(17)은, 반도체기판(16)의 면상에 큰 직경을 가진 베이스부와 베이스부로부터 연장하는 작은 직경을 가진 정점부를 가진 스텝전극을 형성하기 위하여, 어떤 수단에 의하여 금와이어의 볼모양 선단을 가압하고 가압된 부분 주위에서 금와이어를 인출(pull out)함으로써 준비된다. 제1 및 제2 반도체 펠릿(12, 15)들은, 서로 대향하도록,설치된 후, 대응하는 전극(14)에 각 돌출전극(17)을 접속하고 접속부를 가압하여 전기적 접속을 이루게 한다. 전술한 종래 반도체장치와 대조적으로, 본 실시예에 따른 반도체장치는, 돌출전극(17)의 경도가 평탄전극(14)의 경도보다 높으며, 돌출전극(17)의 정점부의 직경은 평탄전극(14)의 직경보다 작다는 점에 특징이 있다. 돌출전극(17)의 정점부는 평탄전극(14)으로 삽입된 후 가압되어 정점부의 주변을 외측으로 연장하게 한다. 따라서, 각 전극(14, 17)들의 접촉면은 서로 확산되어 그것들 사이에 전기적 접속을 이루게 할 수 있다.
돌출전극(17)의 정점부를 평탄전극(14)으로 삽입하기 위하여, 평탄전극(14)과 돌출전극(17)의 경도 차이가 적어도 20Hv(Vickers hardness)로 하는 것이 좋다. 평탄전극(14)의 경도가 40 내지 60Hv인 경우, 돌출전극(17)의 경도는 60 내지 90Hv로 설정될 수 있다. 따라서, 상대적으로 단단한 돌출전극(17)이 상대적으로 무른 평탄전극(14)으로 삽입되는 경우, 돌출전극(17)의 정점부와 대향부가 평탄전극(14)을 통하여 반도체기판(13)에 압력을 인가할 때, 돌출전극(17)의 정점부의 주변에 인가된 압력은 방사선 방향으로 분산된다.
평탄전극(14)의 두께를 돌출전극(17)의 가압되어 삽입된 깊이 이상으로 설정함으로써 돌출전극(17)으로부터 반도체기판(13)에 인가되는 압력은 감소되어 알루미늄층(미도시) 아래에 있는 반도체기판(13)의 기저 물질이 파손되는 것을 방지할 수 있으며, 각 전극들(14, 17)에 손상을 방지할 수 있다.
돌출전극(17)의 압입된 깊이(즉, 돌출전극(17)의 선단이 도달하는 평탄전극면 아래의 거리)는 전극들(14, 17)의 모양과 직경 및 돌출전극(17)에 인가되는 압력이 일정할 때 전극(14)의 경도와 전극(17)의 경도에 기초하여 설정될 수 있다. 본 실시예에 있어서, 이에 한정되는 것은 아니지만, 제1 반도체 펠릿(12)상에 형성된 각 평탄전극(14)은 길이가 10㎛이고 두께가 20㎛이고 경도가 40Hv인 금도금으로 이루어져도 좋다. 한편, 제2 반도체 펠릿 상에 형성된 각 돌출전극(17)은 금와이어의 선단을 볼모양으로 녹이고, 볼모양의 금와이어 선단을 반도체기판(16)에 가압하고, 금으로 이루어진 볼의 주변에서 볼을 절단함으로써 준비되어도 좋다. 이렇게 생긴 돌출전극(17)은 반도체기판(16)의 면상에 큰 직경을 가진 부분(즉, 베이스부)과 베이스부로부터 연장된 작은 직경을 가진 부분을 구비한다. 큰 직경의 부분은 직경이 70 내지 80㎛이고 높이가 20 내지 25㎛인 것이 바람직하며, 작은 직경의 부분은 직경이 25㎛이고 높이가 50 내지 55㎛인 것이 바람직하다. 그러한 돌출전극(17)은 99%이상의 금에 1% 이하의 파라디움과 같은 귀금속을 혼합함으로써 90Hv의 경도를 가진 합금으로 준비될 수 있다.
다음, 다른 직경을 가진 부분들을 구비한 돌출전극(17)을 가진 제2 반도체 펠릿(15)은, 평탄전극(14)이 형성된 제1 반도체 펠릿(12)에 대향하도록 설치된다. 약 0.1 내지 0.9N(10 내지 60gf)의 압력이 각 돌출전극(17)에 인가된다. 그 결과, 돌출전극(17)의 작은 직경을 가진 부분이 줄어들어 높이가 약 30㎛인 전극으로 된다. 동시에, 돌출전극(17)의 작은 직경을 가진 부분은 수평방향으로 연장되어 직경이 30㎛정도인 전극으로 되며, 작은 직경을 가진 부분의 정점은 평탄전극(14)으로 눌려진 후 평탄전극(14)의 꼭대기면 아래로 5 내지 7㎛의 거리에 위치한다. 그러한 상태 하에서, 가압되어 연장되는 돌출전극(17)의 정점부와 반도체기판(16)의 표면사이의 공간은 13㎛ 이상으로 일정하게 유지될 수 있다. 또한, 돌출전극(17)의 정점부는 압력을 인가함으로써 단면이 원형으로 되기 때문에, 돌출전극(17)에 수직으로 인가되는 압력은 가압된 정점부에서 방사선 방향으로 변하고 반도체기판(16)의 표면상의 넓은 영역상에서 연장하기 때문에, 반도체기판(13)이 손상되는 것이 방지된다.
또한, 주성분으로서 동일한 물질(즉, 금)을 이용하여 돌출전극(17)과 평탄전극(14)이 준비되기 때문에, 어떤 금속간화합물 등이 발생될 가능성이 없다. 따라서, 전극들(14, 17) 사이에 강한 전기적 접속이 유지될 수 있다.
한편, 돌출전극(17)들의 높이 변화가 존재하는 경우, 돌출전극(17)들의 정점들은 다른 시간에 각각 그에 대응하는 각 평탄전극(14)에 가깝게 이동하여 접촉된다. 먼저 평탄전극(14)에 접촉된 돌출전극(17)의 정점은 압력이 그 정점에 집중되게 됨에 따라 평탄전극(14)으로 삽입된다. 이 단계에서, 돌출전극(17)의 정점은 그렇게 뭉개지지 않아도 좋다. 도 2에 나타낸 바와 같이, 제2 반도체 펠릿(15)이 아래로 이동함에 따라, 돌출전극(17)의 정점은 평탄전극(14)으로 더 삽입될 때, 수직방향으로 압축됨과 동시에 방사선 방향으로 연장된다. 따라서, 도 3에 나타낸 바와 같이, 다음 돌출전극(17)의 정점이 다른 평탄전극(14)에 가깝게 이동하여 접촉된 후 평탄전극(14)으로 가압된다. 이렇게 하여, 돌출전극(17)의 정점부를 그 축 방향으로 압축함과 동시에 돌출전극(17)의 주변부를 방사선 방향으로 연장하게 함으로써, 모든 돌출전극(17)이 최종적으로 그에 대응하는 각 평탄전극(14)에 삽입될 수 있다. 반도체 펠릿(15)에 인가되는 하중이 소정의 하중에 도달하는 경우, 이 상태는 소정의 시간 동안 유지될 수 있다. 전극들(14, 17) 사이의 마찰이 가열상태 하에서 발생되어 이들의 상호적인 분산을 용이하게 함으로써, 전극들(14, 17) 사이의 전기적 접속을 안정하게 한다.
도 4는 한 전극에 인가되는 하중이 0.1N정도부터 0.59N정도로 변하는 경우, 상기의 크기와 모양을 가진 312개의 전극들이 장착되는 한 반도체 펠릿에 대한 응력 강도(shear strength)의 변화를 설명하는 그래프이다. 그래프에 있어서, "A"는 스테이지온도가 200℃로 설정되고 흡입 콜렛트 온도가 200℃로 설정되는 특성곡선을 나타내며, "B"는 스테이지온도가 300℃로 설정되고 흡입 콜렛트 온도가 300℃로 설정되는 특성곡선을 각각 나타낸다. 그래프로부터 명백하듯이, 돌출전극(17) 측의 온도가 300℃로 설정되는 특성곡선"A"는 특성곡선"B"보다 우수하다. 온도를 100℃ 증가시킴으로써, 하중은 0.15N(15gf)정도 감소될 수 있기 때문에 반도체장치에 대한 손상도 감소될 수 있다.
본 발명에 의하면, 전술한 바와 같이, 돌출전극이 그 정점부의 직경이 평탄전극의 직경보다 작도록 구성된다. 또한, 돌출전극의 경도와 평탄전극의 경도는 서로에 대하여 적당히 설정된다. 따라서, 돌출전극들의 높이들이 다소 다르더라도 돌출전극들과 평탄전극들은 반도체기판에 어떤 손상을 일으키지 않고 서로 적당히 접속될 수 있다. 따라서, 본 발명은 상대적으로 작은 직경을 가진 다수의 전극들이 장착되는 반도체 펠릿 상에도 적용될 수 있기 때문에, 높은 패키징 밀도를 가진 반도체장치가 실현될 수 있다.
상기 실시예에 있어서, 또한, 돌출전극과 평탄전극이 주요하게 금이나 금합금과 같은 동일한 전도물질로 이루어진다. 본 발명에 의하면, 또한, 돌출전극과 평탄전극이 주요하게 동일한 물질로 이루어지나 다른 경도를 가지는 것이 바람직하다. 금, 구리나 은과 같은 우수한 도전성을 가진 물질들 중의 어느 것이 이용되어도 좋다. 또한, 도금처리가 평탄전극과 같은 경우처럼 돌출전극에 적용되어도 좋다. 예를 들면, 돌출전극의 높이와 거의 같은 두께를 가진 레지스트막이 반도체기판(반도체 웨이퍼)상에 형성된 후, 레지스트막이 에칭되어 평탄전극보다 작은 직경을 가진 개구를 형성한다. 그 후, 전극물질이 도금법에 의하여 개구의 안쪽에 증착된 후, 반도체기판으로부터 레지스트막을 제거한다. 또한, 돌출전극이 삽입될 수 있는 평탄전극은 경질의 금이나 금을 주성분으로 하는 합금으로 이루어지도록 하는 것이 바람직하다. 이 경우, 금이나 금합금의 경도는 돌출전극의 경도와 같아도 좋다. 또한, 평탄전극과 돌출전극을 동일한 물질로부터 구성하는 경우, 평탄전극은 평탄전극을 어닐링처리함으로써 돌출전극의 경도보다 연질로 되게 할 수 있다. 도금 수단에 의하여 평탄전극을 형성하는 경우, 평탄전극의 경도는 결정립의 크기나 결정 모양을 도금액의 온도와 전류밀도와 같은 도금조건에 따라 변하게 하여 다르게 할 수 있다. 금의 경우, 전류밀도가 기준레벨인 경우, 금의 물질은 도금온도에 관계없이 구형의 결정구조로 되어, 경도가 40 내지 60Hv로 되게 된다. 전류밀도가 기준 레벨보다 높고 도금액의 온도가 비교적 높은 경우, 즉, 60℃ 정도인 경우, 금의 물질은 다각형의 결정구조로 되어 경도가 60 내지 80Hv로 된다. 전류밀도가 기준레벨보다 높고 도금액의 온도가 비교적 낮은 경우, 즉, 45℃정도인 경우, 금의 물질은 바늘모양의 결정체로 되어 경도가 100Hv 이상으로 된다. 따라서, 전극의 경도는 상기 사실에 기초하여 결정될 수 있다.
본 발명의 바람직한 실시예를 설명하였지만, 본 발명은 상세한 설명의 관점과 균등한 첨부된 청구범위에 의하여 정의되어야 한다.
상술한 바와 같이, 본 발명에 의하면, 작은 직경을 가진 다수의 전극들이 장착되더라도 반도체기판에 어떤 손상도 주지 않으면서 패키징 밀도가 높은 반도체장치를 제공할 수 있다.

Claims (9)

  1. 적어도 평탄전극을 가진 제1 반도체 펠릿; 및
    상기 평탄적극에 직접 접속되는 돌출전극을 적어도 가진 제2 반도체 펠릿을 포함하며,
    상기 돌출전극의 도전성 물질의 주성분은 상기 평탄전극의 도전성 물질과 동일하며, 상기 돌출전극의 경도는 상기 평탄전극의 경도보다 높은 반도체장치.
  2. 제1항에 있어서, 상기 돌출전극의 경도는 상기 평탄전극의 경도보다 20Hv(Vickers hardness) 이상 높은 반도체장치.
  3. 제1항에 있어서, 상기 평탄전극은 금속으로 이루어진 전극이며, 상기 돌출전극은 상기 금속을 주성분으로 하는 합금으로 이루어진 전극인 반도체장치.
  4. 제3항에 있어서, 합금에 대한 상기 금속의 질량비가 99% 이상으로 구성되는 반도체장치.
  5. 제4항에 있어서, 상기 금속은 금인 반도체장치.
  6. 제3항에 있어서, 상기 합금은 파라디움을 구비하는 반도체장치.
  7. 제1항에 있어서, 상기 평탄전극은, 상기 평탄전극의 경도를 감소시키기 위하여 열처리를 받도록 하는 도전성 물질로 이루어진 반도체장치.
  8. 제1항에 있어서, 상기 평탄전극의 두께는 상기 돌출전극의 정점부가 평탄전극을 관통하는 것을 방지하기에 충분한 반도체장치.
  9. 제1항에 있어서, 상기 평탄전극과 상기 돌출전극 사이에 경도차가 있게 하기 위하여, 상기 돌출전극과 상기 평탄전극의 적어도 하나는 도금된 전극인 반도체장치.
KR10-2002-0016480A 2001-03-27 2002-03-26 제1반도체 펠릿의 평탄전극 및 평탄전극에 직접적으로 접촉된 제2반도체 펠릿의 돌출전극을 구비한 반도체장치 KR100462563B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001089614A JP2002289770A (ja) 2001-03-27 2001-03-27 半導体装置
JPJP-P-2001-00089614 2001-03-27

Publications (2)

Publication Number Publication Date
KR20020076181A true KR20020076181A (ko) 2002-10-09
KR100462563B1 KR100462563B1 (ko) 2004-12-17

Family

ID=18944523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0016480A KR100462563B1 (ko) 2001-03-27 2002-03-26 제1반도체 펠릿의 평탄전극 및 평탄전극에 직접적으로 접촉된 제2반도체 펠릿의 돌출전극을 구비한 반도체장치

Country Status (5)

Country Link
US (1) US6617688B2 (ko)
JP (1) JP2002289770A (ko)
KR (1) KR100462563B1 (ko)
CN (1) CN1236491C (ko)
TW (1) TW546812B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3787295B2 (ja) * 2001-10-23 2006-06-21 ローム株式会社 半導体装置
JP4146826B2 (ja) * 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
WO2006063474A1 (en) * 2004-12-16 2006-06-22 Vectronix Ag Not temperature stabilized pulsed laser diode and all fibre power amplifier
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
TW200924087A (en) * 2007-11-19 2009-06-01 Advanced Semiconductor Eng Chip structure, substrate structure, chip package structure and process thereof
US8969734B2 (en) 2009-04-01 2015-03-03 Advanced Interconnections Corp. Terminal assembly with regions of differing solderability
US8119926B2 (en) * 2009-04-01 2012-02-21 Advanced Interconnections Corp. Terminal assembly with regions of differing solderability
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
WO2020237629A1 (zh) 2019-05-31 2020-12-03 京东方科技集团股份有限公司 显示背板及制作方法、显示面板及制作方法、显示装置
EP4016630A4 (en) * 2019-08-16 2022-08-24 BOE Technology Group Co., Ltd. DISPLAY BACKPLATE AND METHOD FOR MAKING IT, AND DISPLAY DEVICE
CN117542818B (zh) * 2024-01-10 2024-04-05 深圳市联合蓝海应用材料科技股份有限公司 一种金银合金凸块及其制备方法和应用

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629642A (ja) * 1985-07-05 1987-01-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS62156827A (ja) 1985-12-28 1987-07-11 Toshiba Corp 半導体装置
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
JP2555875B2 (ja) 1988-06-24 1996-11-20 日本電気株式会社 バンプ電極結合の形成方法
JPH0513663A (ja) 1991-07-09 1993-01-22 Fujitsu Ltd 半導体装置と半導体チツプの実装方法
EP0821407A3 (en) * 1996-02-23 1998-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
JP3371240B2 (ja) 1997-12-02 2003-01-27 ローム株式会社 樹脂パッケージ型半導体装置
JPH11135537A (ja) 1997-10-29 1999-05-21 Rohm Co Ltd 半導体チップの実装構造および半導体装置
JP3418134B2 (ja) * 1999-02-12 2003-06-16 ローム株式会社 チップ・オン・チップ構造の半導体装置

Also Published As

Publication number Publication date
CN1236491C (zh) 2006-01-11
TW546812B (en) 2003-08-11
US6617688B2 (en) 2003-09-09
JP2002289770A (ja) 2002-10-04
CN1378284A (zh) 2002-11-06
KR100462563B1 (ko) 2004-12-17
US20020140066A1 (en) 2002-10-03

Similar Documents

Publication Publication Date Title
KR100462563B1 (ko) 제1반도체 펠릿의 평탄전극 및 평탄전극에 직접적으로 접촉된 제2반도체 펠릿의 돌출전극을 구비한 반도체장치
US7745943B2 (en) Microelectonic packages and methods therefor
JP5366674B2 (ja) 実装構造体および実装方法
US6380620B1 (en) Tape ball grid array semiconductor
JPH10233413A (ja) 半導体装置およびその製造方法並びに配線基板
KR100376336B1 (ko) 반도체 장치 및 그의 제조 방법
JP3981817B2 (ja) 半導体装置の製造方法
KR20020026854A (ko) 반도체 장치 제조 방법
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
JPH10189657A (ja) 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造
JP2001053432A (ja) フリップチップ実装構造
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JP2997255B1 (ja) 樹脂封止型半導体装置およびその製造方法
JP3494357B2 (ja) 半導体装置
JP2699855B2 (ja) 半導体装置のボンディング方法
JP2003303849A (ja) プリント配線板およびプリント配線板へのベアチップ半導体素子の接続方法
JP4213499B2 (ja) 半導体装置及びその製造方法
JP2000252323A (ja) 半導体装置及びその製造方法
JP2004103935A (ja) 半導体装置およびその製造方法
JP2002270629A (ja) 電子部品およびその製造方法
JPH10209218A (ja) 異方性導電膜を有する半導体チップの製造方法、およびこの半導体チップの実装方法
JP2000214216A (ja) 半導体検査装置
JP2000150556A (ja) バンプ電極形成方法
JP2002261183A (ja) 配線基板、半導体装置、及びその製造方法
JP2002026181A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee