CN117542818B - 一种金银合金凸块及其制备方法和应用 - Google Patents

一种金银合金凸块及其制备方法和应用 Download PDF

Info

Publication number
CN117542818B
CN117542818B CN202410033246.2A CN202410033246A CN117542818B CN 117542818 B CN117542818 B CN 117542818B CN 202410033246 A CN202410033246 A CN 202410033246A CN 117542818 B CN117542818 B CN 117542818B
Authority
CN
China
Prior art keywords
gold
silver alloy
layer
chip
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410033246.2A
Other languages
English (en)
Other versions
CN117542818A (zh
Inventor
任长友
王彤
邓川
刘松
邓威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen United Blue Ocean Applied Materials Technology Co ltd
Original Assignee
Shenzhen United Blue Ocean Applied Materials Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen United Blue Ocean Applied Materials Technology Co ltd filed Critical Shenzhen United Blue Ocean Applied Materials Technology Co ltd
Priority to CN202410033246.2A priority Critical patent/CN117542818B/zh
Priority to CN202410545738.XA priority patent/CN118352327A/zh
Publication of CN117542818A publication Critical patent/CN117542818A/zh
Application granted granted Critical
Publication of CN117542818B publication Critical patent/CN117542818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/62—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/64—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of silver
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

本发明公开了一种金银合金凸块及其制备方法和应用，属于半导体倒装芯片封装技术领域。所述金银合金凸块由两层金银合金层组成，分别为连接层和防护层；所述连接层金的含量为20‑50wt%；所述防护层的厚度远小于连接层，金的含量为60wt%以上。本发明提供的金银合金凸块，具有与纯金凸块相当的硬度、粗糙度和抗硫化性能，能够满足倒装芯片封装的技术需求，同时能够大幅降低成本。本发明提供的金银合金凸块方法，可以通过同一设备和镀液，仅改变电流密度，即可获得本发明的双层结构金银合金凸块，简化制备工艺，提高生产效率，降低生产成本。

Description

一种金银合金凸块及其制备方法和应用
技术领域
本发明属于半导体倒装芯片封装技术领域，涉及一种金银合金凸块及其制备方法和应用。
背景技术
倒装芯片封装技术是通过芯片上的凸块，直接将元器件朝下互连到基板、载体或者电路板上。倒装芯片避免了多余的封装工艺，同时具有缩小尺寸、可高频运行、低寄生效应和高I/O 密度等优点。倒装芯片封装技术适用于液晶显示、图像传感器、记忆体、微处理器及微波射频等多种芯片，具体应用产品包括手机、电视、电脑、平板和相机等。
倒装芯片使用的凸块，为了保障芯片性能，基于金的优异特性，通常使用纯金制备。银作为另外一种贵金属，也具备良好的电导率和导热性，同时价格远低于金；但是使用纯银制备凸块，存在出现银针、银迁移以及容易氧化及硫化等问题，不能满足芯片性能需求。如果能用银部分替代金，可以大大降低金凸块的成本；并且金银合金凸块相较于纯金凸块具有更低的电阻和更高的导热系数，有助于提升芯片的散热性能，增加电器互连密度。然而，使用电镀工艺制备金银合金凸块替代金凸块，存在以下技术问题需要解决。
首先，金银合金凸块在退火后的硬度要匹配使用纯金凸块的退火硬度，在Chip-on-Film(COF)封装中，因为凸块要通过焊锡层和聚酰亚胺薄膜上的铜线路直接压合，因此凸块的硬度不能太高，一般退火后要求45-75HV，否则凸块可能导致导电线路的破裂；在Chip-on-Glass(COG)封装中，凸块通过各向异性导电膜和玻璃基板铜线路进行连接，凸块要有足够的硬度能促进各向异性导电膜的压合，一般要求凸块的硬度在75-105HV之间。其次，相比金而言，银表面在空气中很容易硫化，一旦形成硫化物后，和锡焊料或各向异性导电膜连接性都不太好，可能影响银和铜线路的电器连接，因此需要解决金银合金凸块的抗硫化性能。最后，电镀后凸块的表面粗糙度不能太高，一般要求粗糙度Ra小于100nm，太高的话可能影响和铜线路的电器互连。
公告号为CN104099653B的发明专利，公开了一种半导体结构及其制造方法，并具体公开制备银合金凸块的电镀银合金电镀液，该电镀液含有氰化银钾，和/或氰化亚金钾以及氰化钯钾，电镀液的pH控制在6到8的范围，镀液还包含少量的草酸盐。众所周知，银离子是光敏性物质，如果没有添加银离子的稳定剂，电镀液会很快析出银金属，也就是说该电镀液是不稳定的。
该发明专利还公开了使用银合金凸块替代纯金凸块的三种结构。第一种是直接使用银合金凸块本体替代金凸块，由于银合金或部分表面无抗氧化或抗硫化保护，后续可能由于银的氧化或硫化产生可靠性的问题，特别是该专利强调银合金凸块以银为主体，金原子比应该控制在25%以下。第二种是叠层结构，首先制备银合金凸块本体，然后在银合金凸块的顶表面再制备一定厚度的金凸块结构，制备顶表面的金属例如纯金，需要第二种电镀液及其装置，增加工艺复杂性以及设备成本。第三种是包围结构，首先制备银合金凸块，然后再使用电镀或化学镀的方法在银合金凸块的顶面及侧面形成金属包围层。相比纯金而言，银合金容易氧化或硫化，因此使用第一种或第二种结构，而使用第三种结构，虽然由于用金的包围结构解决了银合金氧化或硫化的问题，但该工艺需要两次光刻胶曝光显影，同时需要两种不同的电镀液，增加了工艺的复杂性和成本。
公告号为CN101225536B的发明专利，公开了一种金-银合金电镀液，镀液由金含量1-30g/L的氰化金钾、以银含量1-200ppm的氰化银钾、30-100g/L的焦磷酸钾、20-50g/L的硼酸和0.05-150g/L的乙二胺、乙二胺四乙酸、二乙烯三胺、三乙烯四胺、四乙烯五胺或五乙烯六胺组成，其中电镀金银合金中包含0.3-2.0wt%的银，金银合金的硬度在150-200HV。该专利主要针对连接器应用，并不适合制备倒装芯片凸块。
公告号为CH412508的发明专利，公开了一种制备金银合金的电镀液，除了氰化金钾和氰化银钾外，镀液包含60g/L的氰化钾，大量的游离氰化物可能导致光刻胶的渗镀或溶胀，破坏凸块的结构，同时大量游离氰化物的存在也不利于环保。
发明内容
本发明的首要目的是提供一种金银合金凸块，发明人经过潜心研究，通过对金银合金凸块结构的设计、金银比例的优化和金银合金中晶粒尺寸的调控，使得到的金银合金凸块在保留金银合金优异的导电和导热性能的同时，硬度、抗硫化和表面粗糙度等性能均满足倒装芯片封装的技术要求，从而替代纯金凸块，大幅降低凸块成本。这一目的通过以下具体技术方案实现。
一种金银合金凸块，其特征在于，所述金银合金凸块由两层金银合金层组成，分别为连接层和防护层；所述连接层金的含量为20-50wt%；所述防护层的金含量为60wt%以上。金银合金凸块的整体形状和大小，与现有用于倒装芯片封装的纯金凸块一致。
进一步的，所述金银合金层中晶粒的平均粒径为0.10-0.30μm。测量金银合金层中晶粒尺寸，可以采用EBSD（Electron Back Scattered Diffraction，电子背散射衍射）方法，也可以采用其他可行的方法。
发明人通过大量探索发现，金银合金凸块的退火硬度以及粗糙度，与金银合金中金的含量以及晶粒尺寸大小密切相关，金含量为20-50wt%，晶粒平均粒径为0.10-0.30μm时，金银合金凸块的退火硬度为45-105HV之间，镀层粗糙度Ra小于100nm，能够满足倒装芯片封装对凸块硬度和粗糙度的需求。而金银合金凸块的抗硫化性能，则需要金银合金中金含量在60wt%以上时，才能达到倒装芯片封装的要求。为此，发明人创造出上述由两层金银合金构成的金银合金凸块，连接层与基板、载体或者电路板连接，其特定的金含量和晶粒尺寸，使得凸块的硬度和粗糙度满足要求；防护层将金含量提高到60wt%以上，使得凸块整体的抗硫化性能满足要求，同时防护层的厚度远小于连接层，对整体的硬度和粗糙度几乎没有影响。
进一步的，连接层金银合金中金的含量为20-40wt%，使得其硬度为45-75HV，满足COF封装要求。
进一步的，连接层金银合金中金的含量为30-50wt%，使得其硬度为75-105HV，满足COG封装要求。
进一步的，所述连接层的厚度为7-20μm，所述防护层的厚度为10-500nm。
本发明的另一目的是提供一种金银合金凸块的制备方法，通过优化电镀液的成分，通过同一电镀液，仅改变电流密度就可以获得不同的金含量，从而可以在同一设备中、不改变镀液即可获得本发明的双层结构金银合金凸块，简化制备工艺，提高生产效率，降低生产成本。这一目的通过以下具体技术方案实现。
一种金银合金凸块的制备方法，其特征在于，包括以下步骤：
S1 对待封装芯片预处理，准备电镀液，所述电镀液包括以下组分：氰化亚金钾（分子式KAu(CN)2）、氰化银钾（分子式KAg(CN)2）、焦磷酸钾和乙内酰脲，pH值8-10；
S2将待封装芯片置于步骤S1的电镀液中，采用低电流密度电镀，制备金银合金凸块的连接层；
S3使用同一电镀液和设备，采用高电流密度电镀，制备金银合金凸块的防护层；
S4去除待封装芯片的辅助材料；
S5对金银合金凸块退火处理。
进一步的，步骤S2中所述低电流密度为0.3-0.6A/dm2（ASD），电镀时间为30-60min。
进一步的，步骤S3中所述高电流密度为1.1-1.3ASD，电镀时间为20-40s。
进一步的，步骤S4中去除待封装芯片的辅助材料包括使用去胶液去除待封装芯片的光刻胶，使用刻蚀液去除待封装芯片硅衬底上的金种子层，去除待封装芯片硅衬底上的钛钨（TiW）层；所述去胶液为N-甲基吡咯烷酮，所述刻蚀液为硫脲溶液，去除钛钨层的物质为H2O2溶液。相对于常用的碘/碘化钾刻蚀液，硫脲溶液在去除金种子层的同时，不会刻蚀金银合金凸块。
进一步的，步骤S5中的退火温度为270-300℃，退火时间为5-60min。
本发明的再一目的是提供上述金银合金凸块的应用，所述金银合金凸块用于倒装芯片封装。
进一步的，所述倒装芯片包括液晶显示、图像传感器、记忆体、微处理器或微波射频芯片。
本发明的又一目的是提供通过本发明提供的制备方法所获得的金银合金凸块，以及该金银合金凸块的应用，所述金银合金凸块用于倒装芯片封装。
进一步的，所述倒装芯片包括液晶显示、图像传感器、记忆体、微处理器或微波射频芯片。
本发明具有以下有益技术效果：本发明提供的金银合金凸块，具有与纯金凸块相当的硬度、粗糙度和抗硫化性能，能够满足倒装芯片封装的技术需求，同时能够大幅降低成本。本发明提供的金银合金凸块制备方法，可以通过同一设备和镀液，仅改变电路密度，即可获得本发明的双层结构金银合金凸块，简化制备工艺，提高生产效率，降低生产成本。
附图说明
图1是金银合金中金含量和退火硬度的关系图。
图2是金银合金中金含量和镀层粗糙度的关系图。
图3和图4是显示电镀液和光刻胶兼容性的照片。
图5和图6是金银合金凸块去除光刻胶后的扫描电镜照片。
图7是实施例1和实施例2的EDSB晶体结构解析结果图。
图8是不同金含量的金银合金的抗硫化性能图。
图9是本发明的金银合金凸块制备方法的流程示意图。
具体实施方式
下面结合说明书附图，对本发明的技术方案进行清楚、完整的描述。显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明的保护范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或数量或位置。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
发明人系统研究了金银合金中金含量和退火硬度的关系，如图1所示，可以看出，当金银合金中金含量为20-50wt%时，退火硬度在45-105HV范围内，符合倒装芯片封装对凸块硬度的要求。
发明人系统研究了金银合金中金含量和粗糙度的关系，如图2所示，可以看出，当金银合金中金含量为20-50wt%时，粗糙度在100nm以下，符合倒装芯片封装对粗糙度的要求。
如图1和图2所示，并不是所有比例的金银合金均能满足倒装芯片封装对硬度和粗糙度的要求，金重量含量在50%以上，金银合金退火后的硬度可能超过105HV；同时，当金重量含量低于20%或者高于50%时，镀层的粗糙度Ra高于100nm。因此，符合要求的金银合金凸块中金的重量含量应该在20%-50%之间。在图1中，进一步划分了低硬度（45-75HV）和高硬度（75-105HV）的金银合金操作区间，分别用于COF和COG的封装。可以看出，符合低硬度金银合金电镀的金重量含量应该操作在20%-40%之间，符合高硬度金银合金电镀的金重量含量应该操作在30%-50%之间。因为退火硬度受到退火温度和退火时间的影响，因此对于30%-40%金含量之间的金银合金凸块，可通过退火条件调节退火硬度，使其满足COF或COG的封装要求。
本发明的金银合金凸块制备方法的流程如图9所示，待封装芯片的结构包括硅衬底晶体管层101、铝电极102、钝化层103、TiW粘附层104、金种子层105和光刻胶106。将待封装芯片放入电镀液中进行第一次低电流密度、长时间电镀，获得连接层金银合金层107，然后进行第二次高电流密度、短时间电镀，获得防护层金银合金层108。电镀液的成分和浓度：氰化亚金钾6-10g/L、氰化银钾4-7g/L、焦磷酸钾50-70g/L、乙内酰脲20-40g/L，pH值8-10。连接层金银合金层107厚度为7-20 μm，金的含量为20-50wt%；防护层金银合金层108的厚度为10-500nm，金的含量为60wt%以上。通过EBSD方法检测晶粒的平均等效圆直径为0.10-0.30μm。电镀完成后，采用去胶液NMP去除待封装芯片的光刻胶106，使用刻蚀液去除待封装芯片硅衬底上的金种子层105，使用H2O2溶液去除待封装芯片硅衬底上的TiW层104。最后对金银合金凸块退火处理，退火温度为270-300℃，退火时间为5-60min。
实施例1
制备低硬度的金银合金凸块，包括以下步骤。
S1对待封装芯片预处理，配制电镀液，包括以下组分：氰化亚金钾6g/L、氰化银钾7g/L、焦磷酸钾60g/L、乙内酰脲30g/L，pH值9，温度30℃。
S2 将待封装芯片置于步骤S1的电镀液中，采用低电流密度电镀，制备金银合金凸块的连接层金银合金。电流密度为0.4ASD，电镀45分钟，电镀高度为10μm，金含量为30wt%，粗糙度Ra为65nm。
S3使用同一电镀液和设备，采用高电流密度电镀，制备金银合金凸块的防护层金银合金。电流密度为1.2ASD，电镀时间为30秒，这一层的金银厚度约200nm，金含量为67wt%，金银合金凸块的整体粗糙度为74nm。
S4使用去胶液去除待封装芯片的光刻胶；
S5使用刻蚀液去除待封装芯片硅衬底上的金种子层；
S6去除待封装芯片硅衬底上的TiW层；
S7 对金银合金凸块退火处理，退火温度290℃，退火时间30min，退火后金银合金凸块的硬度为65HV。
用于纯金的金凸块电镀液一般pH操作在5-7之间，而本发明使用的金银合金电镀液操作在8-10之间。光刻胶在pH高时，可能导致光刻胶的溶胀或者降低光刻胶和基底的结合力造成渗镀，从而影响电路的制造精度。如图3（放大倍数为200）和图4（放大倍数为500）所示，金银合金凸块的宽度为20μm，凸块之间的光刻胶（JSRTHB-126N）宽度为8μm，电镀高度为10μm，使用本发明的金银电镀液并没有观察到渗镀发生或者光刻胶的溶胀。图5和图6展示了使用本发明制备的金银合金凸块，使用NMP去除了光刻胶，金银合金凸块的表面平整，结晶均匀，没有粗大结晶的发生造成局部粗糙度过高。
实施例2
制备高硬度的金银合金凸块，包括以下步骤。
S1对待封装芯片预处理，配制电镀液，包括以下组分：氰化亚金钾10g/L、氰化银钾4g/L、焦磷酸钾60g/L、乙内酰脲30g/L，pH值9，温度30℃。
S2 将待封装芯片置于步骤S1的电镀液中，采用低电流密度电镀，制备金银合金凸块的连接层。电流密度为0.5ASD，电镀36分钟，电镀高度为10μm，金含量为42wt%，粗糙度Ra为71nm。
S3使用同一电镀液和设备，采用高电流密度电镀，制备金银合金凸块的防护层。电流密度为1.2ASD，电镀时间为20秒，这一层的金银厚度约150nm，金含量为72wt%，金银合金凸块的整体粗糙度为82nm。
S4使用去胶液去除待封装芯片的光刻胶；
S5使用刻蚀液去除待封装芯片硅衬底上的金种子层；
S6去除待封装芯片硅衬底上的TiW层；
S7 对金银合金凸块退火处理，退火温度290℃，退火时间30min，退火后金银合金凸块的硬度为95HV。
实施例3
检测实施例1和实施例2得到的金银合金凸块的晶粒尺寸。
使用EBSD对实施例1和实施例2得到的金银合金凸块的金银合金镀层进行了微观结构分析，如图7所示，EDSB晶体结构解析：a1和a2是实施例1退火前的IPF图以及晶粒分布图，b1和b2是实施例1退火后的IPF图以及晶粒分布图。c1和c2是实施例2退火前的IPF图以及晶粒分布图，d1和d2是实施例2退火后的IPF图以及晶粒分布图。
实施例1的金银合金，在未退火时晶粒等效圆直径的中位数为0.23μm，对应±2个标准差（2.5%-97.5%的数据范围）的晶粒等效圆直径为0.14-0.69μm；退火后晶粒等效圆直径的中位数为0.28μm，对应±2个标准差的晶粒等效圆直径为0.14-0.89μm。实施例2的金银合金，在未退火时晶粒等效圆直径的中位数为0.18μm，对应±2个标准差的晶粒等效圆直径为0.14-0.34μm；退火后晶粒等效圆直径的中位数为0.27μm，对应±2个标准差的晶粒等效圆直径为0.14-1.75μm。从以上的数据可以看出，增加镀层中金的含量，晶粒的整体尺寸变得更小了，这和增加镀层内金含量、镀层的硬度增加的结论是相对应的；对比退火前后的晶粒尺寸，退火后的镀层中的晶粒尺寸大的部分占比更多了。对比专利CN104099653B，晶粒的平均直径为0.7-0.8μm，标准差为0.2-0.4μm，可见使用本发明的方法可以制备晶粒更小及分布更均匀的金银合金。此外，从CN104099653B描述的晶粒分布（图2）可以看出，尺寸大的晶粒占比更大，而在本发明中，尺寸小的晶粒占比更大，二者存在显著区别。
实施例4
测试不同金含量的金银合金凸块的抗硫化和抗氧化性能。
相比纯金而言，银镀层的抗硫化或抗氧化能力没有金镀层好，因此评估了不同含金量的金银合金的抗硫化或抗氧化能力。配置1%的硫化钠溶液，将电镀好的电镀金银合金放置该溶液30分钟后，然后水洗吹干，通过对比试样浸泡前后的颜色用来评估镀层的抗硫化能力；在同样1%的硫化钠溶液里，将电镀好的电镀金银合金放置1分钟，然后不冲洗直接放到空气中放置10分钟，然后水洗吹干，通过对比试样浸泡前后的颜色用来评估镀层的抗氧化能力。如图8所示，纯银镀层的抗氧化和抗硫化能力均不好，在泡完NaS溶液后镀层的颜色变化明显。金含量30wt%以上的金银镀层的抗硫化能力改善很多，在泡完NaS溶液30分钟后，镀层的颜色几乎没有变化。但是对于镀液的抗氧化能力，也就是泡完NaS溶液1分钟，然后在空气中氧化10分钟，对于60%以下的金含量的镀层，镀层还是有些变色，说明抗氧化能力依然不足。对于金含量为60%以上的镀层，已经很接近纯金的颜色，镀层的抗氧化和抗硫化能力均得到了明显的改善。
尽管上面已经示出和描述了本发明的实施方式，可以理解的是，上述实施方式是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施方式进行变化、修改、替换和变型。本发明的保护范围由权利要求书及其等同技术方案限定。

Claims (10)

1.一种金银合金凸块的制备方法，其特征在于，所述金银合金凸块由两层金银合金层组成，分别为连接层和防护层；所述连接层金的含量为20-50wt%；所述防护层的金含量为60wt%以上；所述金银合金层中晶粒的平均粒径为0.10-0.30μm，所述连接层的厚度为7-20μm，所述防护层的厚度为10-500 nm；
所述制备方法包括以下步骤：
S1 对待封装芯片预处理，准备电镀液，所述电镀液包括以下组分：氰化亚金钾、氰化银钾、焦磷酸钾和乙内酰脲，pH值8-10；
S2 将待封装芯片置于步骤S1的电镀液中，采用低电流密度电镀，制备金银合金凸块的连接层；
S3 使用同一电镀液和设备，采用高电流密度电镀，制备金银合金凸块的防护层；
S4 去除待封装芯片的辅助材料；
S5对金银合金凸块退火处理。
2.根据权利要求1所述的制备方法，其特征在于，所述连接层金的含量为20-40wt%。
3.根据权利要求1所述的制备方法，其特征在于，所述连接层金的含量为30-50wt%。
4.根据权利要求1所述的制备方法，其特征在于，步骤S2中所述低电流密度为0.3-0.6A/dm2，电镀时间为30-60min。
5. 根据权利要求1所述的制备方法，其特征在于，步骤S3中所述高电流密度为1.1-1.3A/dm2，电镀时间为20-40s。
6.根据权利要求1所述的制备方法，其特征在于，步骤S4中去除待封装芯片的辅助材料包括使用去胶液去除待封装芯片的光刻胶，使用刻蚀液去除待封装芯片硅衬底上的金种子层，去除待封装芯片硅衬底上的钛钨层；所述去胶液为N-甲基吡咯烷酮，所述刻蚀液为硫脲溶液，去除钛钨层的物质为H2O2溶液。
7.根据权利要求1所述的制备方法，其特征在于，步骤S5中的退火温度为270-300℃，退火时间为5-60min。
8.根据权利要求1-7任一项所述的制备方法所制备的金银合金凸块。
9.根据权利要求8所述的金银合金凸块的应用，其特征在于，所述金银合金凸块用于倒装芯片封装。
10.根据权利要求9所述的应用，其特征在于，所述倒装芯片包括液晶显示、图像传感器、记忆体、微处理器或微波射频芯片。
CN202410033246.2A 2024-01-10 2024-01-10 一种金银合金凸块及其制备方法和应用 Active CN117542818B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202410033246.2A CN117542818B (zh) 2024-01-10 2024-01-10 一种金银合金凸块及其制备方法和应用
CN202410545738.XA CN118352327A (zh) 2024-01-10 2024-01-10 替代纯金凸块封装倒装芯片的金银合金凸块及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410033246.2A CN117542818B (zh) 2024-01-10 2024-01-10 一种金银合金凸块及其制备方法和应用

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410545738.XA Division CN118352327A (zh) 2024-01-10 2024-01-10 替代纯金凸块封装倒装芯片的金银合金凸块及其制备方法

Publications (2)

Publication Number Publication Date
CN117542818A CN117542818A (zh) 2024-02-09
CN117542818B true CN117542818B (zh) 2024-04-05

Family

ID=89794282

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410033246.2A Active CN117542818B (zh) 2024-01-10 2024-01-10 一种金银合金凸块及其制备方法和应用
CN202410545738.XA Pending CN118352327A (zh) 2024-01-10 2024-01-10 替代纯金凸块封装倒装芯片的金银合金凸块及其制备方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410545738.XA Pending CN118352327A (zh) 2024-01-10 2024-01-10 替代纯金凸块封装倒装芯片的金银合金凸块及其制备方法

Country Status (1)

Country Link
CN (2) CN117542818B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118398588A (zh) * 2024-06-28 2024-07-26 深圳市联合蓝海应用材料科技股份有限公司 一种用于半导体器件的金银合金结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4088549A (en) * 1976-04-13 1978-05-09 Oxy Metal Industries Corporation Bright low karat silver gold electroplating
CN1378284A (zh) * 2001-03-27 2002-11-06 日本电气株式会社 具有扁平电极和与其直接接触的突起电极的半导体器件
JP2008133533A (ja) * 2006-11-01 2008-06-12 Ne Chemcat Corp 金−銀合金めっき液
CN101908516A (zh) * 2009-06-04 2010-12-08 中芯国际集成电路制造(上海)有限公司 倒装芯片锡银凸块结构及其制造方法
CN102695819A (zh) * 2009-12-09 2012-09-26 美泰乐科技(日本)股份有限公司 电解硬质金镀敷液及使用该镀敷液的镀敷方法
CN104099653A (zh) * 2013-11-12 2014-10-15 南茂科技股份有限公司 半导体结构及其制造方法
JP2020053601A (ja) * 2018-09-27 2020-04-02 日亜化学工業株式会社 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
CN114059112A (zh) * 2021-08-04 2022-02-18 中国科学院宁波材料技术与工程研究所 一种无氰镀银的电镀液及其应用

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4088549A (en) * 1976-04-13 1978-05-09 Oxy Metal Industries Corporation Bright low karat silver gold electroplating
CN1378284A (zh) * 2001-03-27 2002-11-06 日本电气株式会社 具有扁平电极和与其直接接触的突起电极的半导体器件
JP2008133533A (ja) * 2006-11-01 2008-06-12 Ne Chemcat Corp 金−銀合金めっき液
CN101908516A (zh) * 2009-06-04 2010-12-08 中芯国际集成电路制造(上海)有限公司 倒装芯片锡银凸块结构及其制造方法
CN102695819A (zh) * 2009-12-09 2012-09-26 美泰乐科技(日本)股份有限公司 电解硬质金镀敷液及使用该镀敷液的镀敷方法
CN104099653A (zh) * 2013-11-12 2014-10-15 南茂科技股份有限公司 半导体结构及其制造方法
JP2020053601A (ja) * 2018-09-27 2020-04-02 日亜化学工業株式会社 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
CN114059112A (zh) * 2021-08-04 2022-02-18 中国科学院宁波材料技术与工程研究所 一种无氰镀银的电镀液及其应用

Also Published As

Publication number Publication date
CN118352327A (zh) 2024-07-16
CN117542818A (zh) 2024-02-09

Similar Documents

Publication Publication Date Title
CN117542818B (zh) 一种金银合金凸块及其制备方法和应用
KR101545402B1 (ko) 반도체 구조 및 이의 제조 방법
TWI532131B (zh) 半導體結構及其製造方法
US9721913B2 (en) Semiconductor package and method of manufacturing thereof
US4935312A (en) Film carrier having tin and indium plated layers
US7709938B2 (en) Arrangement for electrically connecting semiconductor circuit arrangements to an external contact device and method for producing the same
JP5636122B1 (ja) 半導体構造およびその製造方法
US5540378A (en) Method for the assembly of an electronic package
US5478973A (en) Semiconductor chip contact bump structure
US20150311171A1 (en) Electronic component and electronic device
US8168890B2 (en) Printed circuit board and component package having the same
JP2001110832A (ja) 回路基板の実装方法及び金めっき液並びに金めっき方法
JP3412969B2 (ja) 半導体装置及びその製造方法
CN101567353A (zh) 球栅阵列基板及其制造方法
CN217507312U (zh) 半导体封装装置
CN118398588A (zh) 一种用于半导体器件的金银合金结构及其制备方法
TW200937599A (en) Semiconductor package substrate having fine-pitch circuitry and fabrication method thereof
JP3453054B2 (ja) 半導体素子の電極構造および電極形成方法
CN114783974A (zh) 一种改善倒晶封装芯片爬锡的凸点结构及其制备工艺
CN112670238A (zh) 在电气部件与电子部件之间形成互连的方法
CN109686714A (zh) 一种具有复合钯钨镀层的银合金线及其制造方法
JPH09199628A (ja) Ｉｃパッケージ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant