JP3412969B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3412969B2 JP3412969B2 JP18044095A JP18044095A JP3412969B2 JP 3412969 B2 JP3412969 B2 JP 3412969B2 JP 18044095 A JP18044095 A JP 18044095A JP 18044095 A JP18044095 A JP 18044095A JP 3412969 B2 JP3412969 B2 JP 3412969B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- barrier metal
- semiconductor device
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
特に回路配線基板上にフリップチップ実装する半導体チ
ップのボンディングパッド上に形成するバンプ電極及び
その製造方法に関する。
て、実装技術も高密度化が求められている。半導体装置
の高密度実装技術にはワイヤボンディング技術、TAB
技術などが代表的には挙げられるが、最も高密度の実装
技術として、フリップチップ実装技術が、コンピュータ
機器などの半導体装置を高密度実装する技術として、多
く用いられている。このフリップチップ実装技術は、米
国特許第3401126号公報及び米国特許第3429
040号公報が開示されて以来、広く公知の技術となっ
ている。
に、半導体チップのボンディングパッド上に突起形状を
有するバンプ電極を形成して、このバンプ電極を介し
て、半導体チップのボンディングパッドと回路配線基板
の電極パッドとを、図30に示す様に、電気的、機械的
に相互接続する技術である。
プの熱膨張係数と回路配線基板の熱膨張係数が一般的に
は互いに異なるため、半導体チップの動作中に発生した
熱がバンプ電極を通して回路配線基板に伝達し、熱膨張
係数の相異に起因する変位が、半導体チップと回路配線
基板に発生する。発生した変位は、半導体チップと回路
配線基板を接続するバンプ電極に、応力歪を発生させ
る。この熱膨張係数の相異に起因する変位による応力歪
は、発熱した半導体装置が冷却した場合にも発生する。
場合にも、上述と同様の応力歪が、バンプ電極部分に発
生する。バンプ電極部分の応力歪は、フリップチップ実
装されたバンプ電極を破壊させることになり、信頼性寿
命を低下させる。
velop.,13;251(1969)に記載されて
いる様にNf=Cf1/3 γmax -2.exp(1428/
Tma x )で表されるサイクル寿命の式(C;定数、f;
周波数、Tmax ;最大温度)から、バンプ部分に発生す
る最大剪断歪γmax を減少させることにより信頼性寿命
が向上することが知られている。更に、信頼性寿命の式
に示すバンプ電極に発生する最大剪断歪は、以下の式で
表される。
積、h;ハンダ高さ、Δα;熱膨張係数の差、ΔT;温
度差、d;チップ中心からバンプ中心までの距離) 従って、フリップチップ実装の信頼性を向上させるため
に、(1)半導体チップの中心点からバンプ電極の中心
点までの距離を小さくする、(2)半導体チップの熱膨
張係数と回路配線基板の熱膨張係数の差を小さくする、
(3)温度差が大きくならない様に放熱性を向上させ
る、(4)半導体チップと回路配線基板の隙間に樹脂充
填してフリップチップ実装構造を強固にする、(5)バ
ンプ電極構造と材料を応力歪に対し強固な構造にするな
どの手段を用いることにより解決されてきた。
体チップの中心点からバンプ電極の中心点までの距離を
小さくする(1)の方法は、特願平4−19855号公
報において記載されている。また、回路配線基板の材料
を考慮し、熱膨張係数を半導体チップの熱膨張係数と類
似また一致させる(2)の提案は、特にMCM(Mul
tichip Module)において、広く公知の技
術になっている。
て発生する変位量を小さくする(3)の方法は、例え
ば、特開昭58−23462号公報において、半導体チ
ップの裏面に放熱フィンを設ける提案などが行われてお
り、公知の技術となっている。
に樹脂充填し、実装構造を強固する方法(4)は、特開
昭61−194732号、特開昭62−252946
号、特開昭61−13337号、特開平4−21994
4号公報などに提案されている。
強固にする方法(5)は、米国特許3401126号公
報、特開昭60−38839号公報、特開昭59−56
37号公報に記載されている。このバンプ電極構造を制
御する方法は、これまで多くの提案が行われているが、
例えば特開昭62−117346号公報、特開昭59−
218744号公報では、バンプ電極の構成を、高融点
と低融点の2層の組み合わせで構成してリフローするこ
とにより、バンプ構造をつづみ型にしている。
た剪断歪の式から明らかな様に、材料の定数に対しても
依存しているため、ハンダ材料を最適範囲内に限定して
信頼性を向上させる提案が行われている。ハンダ材料に
ついては、Proc.26th ECC,67,(19
76)に記載されている様に、Pb−5%Sn系合金が
信頼性に対して有効である報告が行われている。更に、
特開昭61−65442号公報、及び特開昭61−80
828号公報では、Snの含有量を65〜80%、又は
50%にすることにより信頼性が向上するなど、実情に
即した方法で、応力緩和が行われている。
用いるときは、ボンディングパッド材料であるアルミニ
ウムとハンダとの拡散を防止するため、ハンダ拡散を防
止するバリア金属を形成する必要がある。
に、バリア金属部分での残留応力に対する剥離問題の解
決策を提案するものであり、バリア金属に酸素が分散さ
れたチタン層を用いて、バリア金属に内在する引張応力
を緩和する方法を開示している。チタンを接着金属とし
て用いるバリア金属構造は、基本的に引張応力を内在し
ているが、ここでは、酸素を分散させたチタン膜が圧縮
応力を内在していることを発見したことにより、この酸
素分散チタン膜をバリア金属に適応して、引張応力に起
因する剥離不良を減少させることを提案している。
特許5137845号公報は、Cr/Cu/Auから構
成されるバリア金属端部を傾斜を有する構造にして、バ
リア金属端部に集中する応力を緩和させるものである。
図29は、端部に傾斜を有するバリア金属を用いた図で
あり、この様な構成では、応力歪がバリア金属に集中し
ても、発生する応力は、順次上方に向かって緩和できる
ため、バリア金属部分に対する信頼性は向上するもので
ある。
は、バンプサイズが近年の様に、特に微細化してくると
重要な問題となっている。
許4290079号公報はバリア金属の接着強度を向上
させるために、バリア金属をCr/Cr−Cu/Cu/
Auとすることにより、従来剥離が生じていたバリア金
属の信頼性を向上させている。尚、この構成では、最上
層のAuはリフロー時にハンダ中に拡散しているため、
最終的には、ハンダと接する界面には銅が配置されてい
る。
有されるSn量が多い場合は、Cu−Sn合金が形成さ
れ、密着強度が低下して、バンプ電極に応力が加わった
場合は、バリア金属部分で剥離が生じ、フリップチップ
実装の不良が発生する問題があった。
合物が生成して密着強度が低下する報告も行われてお
り、例えば、The International J
ounal of Microcircuit and
Electronic Packaging Vo
l.16 No.1 First Quater 19
93,では、Cu−Sn拡散と接着強度低下の関係が記
載されている。この論文ではCu3 Sn,Cu6 Sn5
などが、ハンダと銅の界面に形成され、特に銅上にCu
3 Snが形成された後、Cu6 Sn5 が成長することに
より接着強度が低下する結果が記載されている。図31
にはCu−Sn状態図を示す。
ハンダと銅の合金成長を抑えるために、ハンダ中に銅を
含有させ、バリア金属部分における合金生成を防止する
提案が行われている。また、1992年電子情報通信学
会秋季大会予稿集p5−13では、銅がハンダ中に拡散
して接着強度が低下しない様に、銅柱材をハンダ中に配
置する提案を行っている。このハンダ中に柱材を形成す
る提案は特開平5−235102号、米国特許第330
3393号公報、特開昭60−57957号公報におい
ても提案されている。
の拡散進行は抑えられるものではなく、長時間における
電子機器使用ではバリア金属拡散が進行して、バンプ電
極のバリア金属部分で剥離が生じる問題が残っていた。
関する問題は、ハンダの拡散バリア金属として一般的に
用いられるニッケルにおいても発生し、図32に示す様
にNi3 Sn4 の生成によりバンプ電極破壊が生じて信
頼性が低下する問題があった。
チップ上にバンプ電極を形成することは可能であるもの
の、ハンダとバリア金属の合金化により、信頼性が必ず
しも充分に確保できない問題があった。特にバリア金属
の最上層に銅、またはニッケルを用いた場合において
は、重要な問題となっていた。
高速実装を可能にするフリップチップ実装方法では、半
導体チップと回路配線基板の熱膨張係数の相異に起因す
る応力歪がバンプ電極部分に発生してバンプ電極を破壊
させる信頼性上極めて重要な問題があった。
(1)半導体チップの中心点からバンプ電極の中心点ま
での距離を短くする、(2)半導体チップの熱膨張係数
と回路配線基板の熱膨張係数の差を小さくする、(3)
温度差が大きくならない様に放熱性を向上させる、
(4)半導体チップと回路配線基板の隙間に樹脂充填し
てフリップチップ構造を強固にする、(5)バンプ電極
構造を応力歪に対して強固な構造にする、などの方法が
提案され、ある程度その効果が発揮されてきた。
固にする提案は多く行われており、バンプ電極構造を高
融点と低融点のハンダ材料を積層してつづみ型にした
り、ハンダ材料中のSn量を一定範囲組成に制御する提
案などが行われている。
ディングパッド材料のアルミニウムとの拡散を防止して
バリア金属密着性を向上させるために、形成するバリア
金属構造とその材料を特定化することにより、信頼性を
向上させる提案が行われている。
金属として用いるチタンに酸素を分散させることにより
密着性を向上させる方法、バリア金属端部に傾斜を形成
して応力歪を順次緩和させる方法などが挙げられるが、
バンプサイズが近年の様の微細化してくるとバリア金属
部分での剥離に関する問題は必ずしも容易に解決される
ものではなかった。
を向上させる方法としては、積層するバリア金属の各金
属層間に積層する金属の合金層を形成する方法が提案さ
れているが、ハンダとの拡散により密着力が低下するた
め、バンプ電極が破壊される問題は解決されていなかっ
た。
は、バリア金属に銅を用いた場合において特に顕著であ
り、バンプ電極を高くするため銅を柱材として用いる場
合は重要な問題であった。銅とハンダの拡散により接着
力が低下する問題は良く知られており、ハンダ中に銅を
含有させる提案も行われているが、ハンダ中に含有させ
る錫量が多い場合には、銅と錫の金属間化合物が形成さ
れるため、接着力が低下する問題は解決されていなかっ
た。同様の問題はバリア金属としてニッケルを用いた場
合においても発生しており、信頼性を向上させるために
は問題があった。
な、熱伝導率が低くチップサイズが大きな半導体チップ
をリフロー接続するときは、全体が均一に溶融するまで
長時間を必要とするため、一部のバンプ電極のみが溶融
されて長時間のリフローによりバリア金属のうちハンダ
濡れの良好な金属がハンダ中に溶融され、ハンダ濡れの
悪いバリア金属全体が露出して、ハンダとの密着力が低
下するという問題もあった。
接着力を向上させる提案は行われていたが、これらの提
案は、積層するバリア金属の強度向上を行うものであ
り、ハンダとバリア金属との拡散により生成する金属間
化合物のため接着力が低下する問題に関する提案は行わ
れておらず、バリア金属部分でバンプ電極が破壊される
問題は解決されていなかった。
のであり、半導体チップを回路配線基板にフリップチッ
プ実装する半導体装置のバンプ電極において、バンプ材
料であるハンダ組成を考慮して、ハンダとバリア金属と
の拡散を防ぎ、従来の構造以上に最適にバンプ電極の構
造を特定化することにより、信頼性の高い半導体装置を
提供実現するものである。
体チップ、該半導体チップ上に設けられたボンディング
パッド、及び該ボンディングパッド上に突出形成された
ハンダバンプを有するバンプ電極を具備する半導体装置
において、前記バンプ電極は、ボンディングパッド上に
形成されたバリア金属層と、該バリア金属層上に形成さ
れ、ハンダバンプ材料と安定合金化する第1の接続層
と、該第1の接続層上に形成され、該ハンダバンプ材料
のうち、該バリア金属層と安定合金化しない金属を、ハ
ンダバンプよりも高濃度に含む第2の接続層と、該第2
の接続層上に形成されたハンダバンプとを含むことを特
徴とする半導体装置を提供する。
体チップ上に設けられたボンディングパッド、及び該ボ
ンディングパッド上に突出形成されたハンダバンプを有
するバンプ電極を具備する半導体装置を製造する方法で
あって、前記ボンディングパット上に、バリア金属層を
形成する工程、該バリア金属層上にハンダバンプ材料と
安定合金化する第1の接続層を形成する工程、該第1の
接続層上に、該ハンダバンプ材料のうち、該バリア金属
層と安定合金化しない金属を、ハンダバンプよりも高濃
度に含む第2の接続層を形成する工程、及び該第2の接
続層上に、ハンダバンプを形成する工程を含むことを特
徴とする半導体装置の製造方法を提供する。
形成する金属の、特にバリア金属とハンダバンプが接す
る界面に拡散進行を防止する安定な合金の層と、ハンダ
バンプを構成する金属のうち安定な合金を形成する元素
以外の元素の層とが形成配置されているために、この新
規に形成される2種類の金属層が金属拡散ストッパー膜
として作用し、金属間化合物層を必要以上に形成させな
いため、接続強度を向上させることが可能になる。
て使用していた場合に問題となっていたバリア金属部分
の剥離に起因するバンプ電極破壊を防止することがで
き、フリップチップ実装した半導体装置の信頼性を極め
て向上させることが可能になる。
ダ融点以上に加熱してリフロー接続するとき、バリア金
属として形成した最上層金属がハンダに溶解され、下地
バリア金属が露出することにより密着力が低下するなど
の問題を解決することが可能になる。
明する。
構造を示す断面構成図である。図2は、本発明に係る半
導体装置をフリップチップ実装した電子回路装置の基本
的構造を示す部分構成図である。
導体チップ1と、半導体チップ1上に設けられたボンデ
ィングパッド7と、ボンディングパッド7上に形成され
るバリア金属層2と、バリア金属層2及びハンダバンプ
材料と安定合金化する第1の接続層4と、ハンダバンプ
材料のうちバリア金属層2と安定合金化しない金属を高
濃度に含み、かつ第1の接続層4と安定合金化する第2
の接続層5と、第2の接続層5上に形成されたハンダバ
ンプ3とから基本的に構成される。バリア金属層2とし
ては、例えばCu,Ni,Au,W,Ag,Al,C
r,及びTi等から選択される少なくとも1種の金属を
含む層を用いることができる。また、ハンダバンプ材料
としては、Pb、Sn、In、Sb、Bi、Ga、及び
Geから選択される少なくとも1種の金属を含む層を用
いることができる。
路基板21上の接続端子23に、そのハンダバンプ3を
介して接続してフリップチップ実装することにより、電
子回路装置に適用し得る。なお、ここでは、バリア金属
層2、第1の接続層4、及び第2の接続層5をまとめて
積層体61として表す。
形態に係る半導体装置の概略断面図を、図3に示す。
2は銅からなり、ハンダバンプ3の材料が少なくとも錫
鉛を含有するハンダ合金からなる。ここでは、バリア金
属層2上に、第1の接続層として、Cu3 Sn層31、
Cu6 Sn5 層32の順に形成された2層積層構造の金
属合金層が形成され、この上に、鉛が高濃度に分散され
た第2の接続層5が形成され、その上に、ハンダバンプ
3が形成されている。第1の実施の態様では、第1の接
続層を構成するCu3 Sn層31は、Cu6 Sn5 層3
2に比較して膜厚が厚く設定される。
ンダ合金、バリア金属の最上層として銅を形成する場合
において、銅上にCu3 Sn合金、Cu6 Sn5 合金を
順次形成することにより、安定な金属間化合物を形成
し、鉛層をCu6 Sn5 上に形成しているため、錫/鉛
ハンダと銅との拡散進行を防止することが可能になる。
また、銅上に形成するCu3 Sn合金膜厚層は、Cu6
Sn5 膜厚層に比較して大きく形成することが好まし
く、この構成にすることにより、合金層は一定の膜厚以
上に拡散が進行しない構造となり、さらに安定化され
る。
向かって鉛濃度が増加する組成にすることが好ましく、
この組成により、ハンダ中に存在する錫とCu6 Sn5
合金の拡散進行を防止することができるため、鉛反応防
止ストッパーとしてより効果的に作用し、Cu6 Sn5
の生成を抑えることが可能となり、接続信頼性はさらに
向上する。
実施の形態を表す概略断面図を図4に示す。この半導体
装置は、図4に示す様に、バリア金属層2がニッケルを
含有する合金からなり、ハンダバンプ3が少なくとも錫
鉛を含有するハンダ合金からなる。ここでは、バリア金
属層2上に、Ni3 Sn4 からなる第1の接続層41が
形成されており、第1の接続層41上に、鉛が高濃度に
分散された合金層からなる第2の接続層5が形成され、
その上にハンダバンプ3が形成されている。
成し、鉛層をNi3 Sn4 上に形成しているため、ハン
ダとバリア金属の拡散が進行しない安定な構造となって
いる。
3 Sn4 側に向かって鉛濃度が増加する組成とすること
が好ましく、この組成により、ハンダ中に存在する錫と
Ni3 Sn4 合金の拡散を防止し、鉛反応防止ストッパ
ーとして作用し、Ni3 Sn4 の反応生成を抑えること
が可能になり、接続信頼性が向上する。
下していた原因は、ハンダと、銅またはニッケル等との
拡散が進行して、ハンダと濡れ性の良くないチタンと接
するようになり、ハンダとチタン間に剥離が生じてい
た。ところが、本発明によれば、拡散を防止するストッ
パーとして、ハンダと例えば銅またはニッケル等から形
成され得る合金層を予め形成しているため、金属拡散が
必要以上に進行せず、バリア金属部分で剥離が生じな
い。従って剪断強度を充分確保することができるため信
頼性を向上させることが可能になった。
態を製造するための方法の一例について説明する。
導体装置の製造工程を図5ないし図16に示す。
上にボンディングパッド7が形成され、ボンディングパ
ッド7の一部分を除いて例えばPSG(リン・シリカ・
ガラス)またはSiN(窒化シリコン)から構成される
パッシベーション膜6が形成されている例えばシリコン
製のウエハ1を用意し、このシリコンウエハ1上に、バ
リア金属層2として例えばCu/Tiを全面に蒸着す
る。(Cu=1μm、Ti=0.1μm) このCu/Ti膜は、バンプを電気メッキで形成する場
合のカソード金属として用いられる。更に、このCu/
Ti膜はハンダバンプ3を電気メッキで形成後、必要部
分をエッチングすることで最終的にはハンダバンプ3の
バリア金属層2となる。
着されたシリコンウエハ1上に、厚膜レジストAZ49
03(ヘキストジャパン社製)をスピンコートして、膜
厚が100μm厚のレジスト層51を形成する。このレ
ジスト層51には、露光/現像により、90μm平方の
開口寸法を有するボンディングパッドよりも一辺が5μ
mずつ大きい寸法を有する100μmの開口部をCu/
Ti膜上に形成する。
量の露光エネルギーを照射して行なわれ、現像はAZ4
00Kデベロッパー(ヘキストジャパン社製)により行
われる。薄膜金属と接する部分のレジスト膜の壁面角度
調整は、例えば13th IEMT Symp.pp2
08,1992に記載されているような既知の方法で行
なわれ、露光エネルギー、レジスト面とガラスマスクと
の距離、及び現像液の濃度を調整することにより制御す
る。
対応する部分に、ボンディングパッド7よりも大きな寸
法で、レジスト膜51が開口形成されているシリコンウ
エハ1を、下記の混合溶液からなる硫酸銅メッキ液に浸
漬し、浴温度25℃でCu/Tiを陰極として、リン含
有(0.03〜0.08重量%)高純度銅板を陽極とし
て、電流密度1〜5(A/dm2 )で緩やかに攪拌しな
がら、図7に示すように、Cu/Ti膜上に銅52を3
5μm電気メッキする。
必要はなく、必要に応じて膜厚は任意に設定できる。従
って、銅をCu/Ti膜上に厚付けする必要は必ずしも
なく、Cu/Ti膜のままであっても良い。
は必ずしもメッキ法である必要はなく、公知の技術であ
るEB蒸着法、スパッタ法を用いて、所定の膜厚を有す
るCuを形成しても何ら問題はない。
て形成したAZ4093からなるレジスト層51を、ア
セトンに浸漬し、図8に示すように、剥離除去する。こ
のとき剥離液として例えばAZリムーバー(ヘキストジ
ャパン社製)を用いることも可能である。
nを5μm、及びCu6 Sn5 を2μm順次スパッタ法
により堆積形成し、図9に示すように、第1の接続層4
を設ける。第1の接続層4は二層積層構造を有するが、
簡略して一層で示されている。このCu3 Sn及びCu
6 Sn5 の堆積方法は、スパッタ法に限定されるもので
はなく、電気メッキ法によりCuとSnを必要な当量膜
厚を堆積させて、Cu3 SnあるいはCu6 Sn5 形成
する様に熱処理により形成しても良い。
積させる。この鉛含有層5は、ハンダバンプとしてその
上に形成されるべきハンダ合金中の鉛含有量を予め考慮
して、その鉛含有層5中に含まれる鉛濃度を、ハンダバ
ンプに近付く程順次低下させ、ハンダ合金と接する界面
においてはバンプ金属材料と同量の鉛組成を有する構成
になっていることが最も好ましい。
されるものではないが、例えば電気メッキ法により1〜
4A/dm2 の範囲で電流密度を変える公知の技術によ
り組成を順次変化させる方法が比較的容易である。
てハンダを選択形成する前に、上記と同様の方法を用い
てメッキレジストAZ4903を用いて、図10に示す
ように、100μm厚のレジスト膜を形成し、予め形成
された銅突起よりも2μm幅広い開口寸法でパターンニ
ングする。
ン酸ハンダメッキ液に変えて、電気銅メッキの場合と同
様に、Cu/Tiを陰極としてメッキ液に対応する組成
の、例えば高純度共晶ハンダ液を陽極として電気メッキ
を行う。
緩やかに攪拌しながらハンダ組成(Pb/Sn)が共晶
組成にほぼ等しい、あるいはPb側またはSn側にわず
かに移行した組成のハンダ合金層3を、図11に示すよ
うに、銅52上に65μm析出させる。
金層3がボンディングパッド7上に連続的にメッキ形成
される。次いで、図12に示すように、ウエハ1上のレ
ジストAZ4903をアセトンを用いて除去する。
3が形成されているウエハ1上に例えばメッキレジスト
と同じAZ4903(ヘキストジャパン社製)またはO
FPR−800(東京応化社製)の粘度調整を行った溶
液をスピンコートし、ハンダバンプ3表面に、レジスト
膜53を形成する。粘度調整は、メッキ金属厚が厚い場
合でも、メッキ突起電極の側面までレジスト膜53が形
成される様に高粘度にする。
を表面に有しており、形成したレジスト膜3は、バンプ
金属上で10μm、バンプ金属が形成されていないPb
/Cu6 Sn5 /Cu3 Sn/Cu/Tiで構成される
カソード金属の部分で55μmの膜厚を有していた。
口寸法が2μm大きい一辺が104μmの開口パターン
を有するガラスマスクを必要位置に位置合わせした後に
露光する。露光は露光エネルギー2000mJで行い、
露光後150℃でウェハーをホットプレート上でベーク
する。
して現像する。
うに、レジスト膜53がハンダバンプ3上に選択的に形
成される。このときのレジスト膜53は、薄膜金属と接
する下方部分で55μm、上方部分で75μm幅であっ
た。
含有層5をエッチング後、過硫酸アンモニウム、硫酸、
エタノールから構成される混合溶液でCu3 Sn及びC
u6Sn5 からなる積層体4を同時にエッチング除去す
る。さらに、過硫酸アンモニウム、硫酸、エタノールか
ら構成される混合溶液、またはクエン酸、過酸化水素
水、界面活性剤から構成される混合溶液で銅52の必要
部分をエッチング除去後、アンモニア、エチレンジアミ
ン4酢酸、過酸化水素水から構成される混合溶液でチタ
ン2の必要部分をエッチング除去し、図14に示すよう
な、半導体チップを得る。最後に、図15に示すよう
に、被覆したエッチング用レジスト層53をアセトンを
用いて溶解除去する。その後、リフローを行なうことに
より、図16に示すように、半導体チップ上に、銅を最
上層にするバリア金属上にCu3 Sn、Cu6 Sn5 及
び鉛含有層が順次形成されたハンダバンプが得られる。
す形状に限るものではない。図17及び図18に、銅形
状の他の例を表す図を示す。例えば図17または図18
に示すように、銅の厚さを少し大きくして、バンプの高
さを規定することができる。
実施の形態に係る半導体装置の製造工程について説明す
る。
リコンウエハ上に、バリア金属層2としてNi/Tiを
全面蒸着する。この金属構成はCu/Tiの場合と同様
に、特に限定されるものではない。
用いてメッキレジストAZ4903を必要部分のみ選択
形成して、ボンディングパッド部分のみを開口する。
択開口されたレジストを有するシリコンウエハ1を下記
の混合溶液からなるニッケルメッキ液に浸漬し、浴温度
50℃で、Ni/Tiを陰極として、高純度ニッケル板
を陽極として、電流密度1〜6(A/dm2 )で緩やか
に攪拌しながら、35μm厚のニッケルを電気メッキす
る。
3 Sn4 を例えばスパッタ法により全面形成し、第1の
接続層41を形成する。続いて、第1の実施の形態と同
様にして鉛含有層5を形成する。この鉛層の組成は第1
の実施の形態と同様に、ハンダバンプ金属に向かって濃
度が順次減少する組成が好ましい。さらに第1の実施の
形態と同様の方法を用いてハンダ合金を堆積させる。
て、カソード金属をエッチングするためのレジストであ
るAZ4903またはOFPR−800からなるレジス
ト層をハンダバンプ上に選択形成する。
液を用いて鉛含有層5をエッチングし、Ni3 Sn4 及
びNi層を、硫酸銅5水和物、メタノール、塩酸、過酸
化水素水、及び純水を混合した溶液でエッチングした
後、Tiを第1の実施の形態と同様の溶液を用いてエッ
チングする。
トンを用いて溶解除去する。
構成のバンプ電極を形成する。
るニッケルの形状は必ずしも限定されるものではなく、
例えば図17及び図18に示す様な構造を有するもので
あっても良い。
置を回路配線基板に実装する工程について、図19ない
し図21を用いて説明する。
板は例えば米国特許第4811082号あるいは通常の
積層ガラスエポキシ基板の様に公知の方法である技術を
用いて形成する。
に限定されないが、ここでは例としてガラスエポキシ基
板上に絶縁層と導体層をビルドアップさせた方式の、プ
リント基板SLC(Surface Laminar
Circuit)基板を用いる。
は、半導体チップのバンプ電極に対応する接続端子23
に、110μmφの開孔が設けられ、Cuが露出されて
いる。基板の端子23以外にはソルダレジスト22が被
覆されている。
有して位置合わせを行うフリップチップボンダーを用い
て半導体チップと回路配線基板の位置合わせを行い、図
20に示すように、バンプ電極24と回路配線基板21
の接続端子23を電気的、機械的に接触させる。このと
き回路配線基板21は加熱機構を有するステージ上に保
持され、Pb/Sn=40/60の融点よりも高い20
0℃に窒素雰囲気中で予備加熱されている。
が接触された状態で、半導体チップ1を保持するコレッ
ト54を基板21を搭載するステージと同じ温度200
℃に窒素雰囲気中で加熱して、バンプ24表面に設けら
れているハンダを溶融することで、半導体チップ1と回
路配線基板21の電極23とを、電気的、機械的に仮接
続させる。
加熱されたリフロー炉中に半導体チップを搭載した回路
配線基板を通過させることで、電気的、機械的接続を実
現させる。このとき、ハンダの表面張力により、セルフ
ァライン効果が発生し、マウント時に発生した多少の位
置ずれは修正され、正確な位置にボンディングが可能に
なる。
及び図2に示す様な半導体装置及び半導体装置をフリッ
プチップ実装した電子回路装置を実現することができ
る。
リップチップ実装した半導体装置1と回路配線基板21
が作る隙間部分に公知の技術である樹脂を封止すること
も可能である。
実装した電子回路装置の信頼性を評価したところ、以下
の結果を得た。
ップ上にPb/Sn=40/60のバンプ電極を256
個、径100μmφで形成し、SLC基板上にフリップ
チップ実装した試料の信頼性を評価した結果である。2
56ピンの中で1箇所でも接続がオープンになった場合
を不良と評価して、縦軸に信頼性寿命(Nf50)、横軸
に温度サイクルを示した。サンプル数は1000個、温
度サイクルは条件は(−55℃(30min)〜25℃
(5min)〜125℃(30min)〜25℃(5m
in))で行った。
Cu(1μm)/Ti(0.1μm)を形成した場合、
232は、Ni(1μm)/Ti(0.1μm)を形成
した場合、233は、Pb(5μm)/Cu6 Sn
5 (0.2μm)/Cu3 Sn(5μm)/Cu(1μ
m)/Ti(0.1μm)を形成した場合、234は、
Pb(5μm)/Ni3 Sn4 (0.3μm)/Ni
(1μm)/Ti(0.1μm)を形成した場合、23
5は、Cu/Tiの構成でさらに樹脂封止を行った場
合、236は、Ni/Tiの構成でさらに樹脂封止を行
なった場合、237は、Pb/Cu6 Sn5 /Cu3 S
n/Cu/Tiにさらに封止樹脂を行なった場合、23
8は、Pb/Ni3 Sn4 /Ni/Tiにさらに封止樹
脂を行なった場合を各々示す。なお、各々これらの積層
体上にPb:Sn=40:60の割合のPb−Sn合金
からなるハンダバンプを設けた。
Ti(0.1μm)を形成した試料は20サイクルで不
良が発生し100サイクルで100%不良になったが、
Pb(5μm)/Cu6 Sn5 (0.2μm)/(Cu
3 Sn(5μm)/Cu(1μm)/Ti(0.1μ
m)形成した試料は1000サイクルまで不良は発生せ
ず、2000サイクルで100%不良となった。さら
に、この試料を公知の方法によりエポキシ樹脂で封止し
た試料の信頼性を評価した結果、3500サイクルまで
不良は発生せず、従来のCu/Tiのみの構成で樹脂封
止を行った試料が3000サイクルで不良が発生した場
合に比較して信頼性を極めて向上することが解った。
m)/Ti(0.1μm)を形成した試料は50サイク
ルで不良が発生して、200サイクルで100%不良に
なったが、Pb(5μm)/Ni3 Sn4 (0.3μ
m)/Ni(1μm)/Ti(0.1μm)形成した試
料は、1500サイクルまで不良は発生せず、2500
サイクルで100%不良となった。
脂で封止した試料の信頼性を評価した結果、4500サ
イクルまで不良は発生せず従来のNi/Tiのみの構成
で樹脂封止した試料が3700サイクルで不良発生した
場合に比較して信頼性は極めて向上した。
しては、従来のCu/TiまたはNi/Tiのみを形成
した試料はCu/TiまたはNi/Ti部分で破断が生
じていたが、本発明による構成ではいずれの場合もハン
ダ部分で破断が生じておりバリア金属部分で破断するこ
とはなかった。
0℃の高温保存試験を行って測定した結果である。実線
241、242、243は、Cu(1μm)/Ti
(0.1μm)を形成した後、その上にCuを、その膜
厚を各々1μm、5μm、30μmに変化させて形成し
た場合を示し、実線244、245は、各々Cu(1μ
m)/Ti(0.1μm)を形成した後、その上にCu
3 Sn、Cu6 Sn5 及びPbを各々1000オングス
トローム/2μm/5μm、2μm/1000オングス
トローム/5μm堆積させた場合を示す。なお、これら
の積層体上には、さらに各々Pb:Sn=40:60の
割合のPb−Sn合金からなるハンダバンプが設けられ
ている。
ェア強度は急激に低下し、Cu=5μmのときは400
時間で低下する。更にCu膜厚を厚くした30μmのと
きはシェア強度が低下するまで時間は増加するが、80
0時間で急激な減少を示す。これらの破断モードはCu
がハンダ中に拡散して、ハンダとTiの界面で発生して
いるものであった。
に、Cu3 Sn Cu6 Sn5 をCu上に形成し、その
上に高濃度Pb層を形成した試料は保存時間が増加して
もシェア強度は急激に減少しない。特に、Cu3 Sn膜
厚がCu6 Sn5 膜厚に比較して厚い場合はシェア強度
はほとんど低下しないことが解った。
と同様の試験をバリア金属がNi/Tiの場合に関して
実施した結果である。実線251、252、及び253
は、Ni(1μm)/Ti(0.1μm)を形成した
後、その上にNiを、その膜厚を各々1μm、5μm、
30μmに変化させて形成した場合を示し、実線254
は、Ni(1μm)/Ti(0.1μm)を形成した
後、その上にNi3 Sn4(1μm)/Pb(5μm)
形成した場合を示す。なお、これらの積層体上には、さ
らに各々Pb:Sn=40:60の割合のPb−Sn合
金からなるハンダバンプが設けられている。
ほどシェア強度は急激に低下しないことが解る。特に、
Ni/Ti上にNi3 Sn4 を形成し、Ni3 Sn4 上
に高濃度Pb層を形成した試料のシェア強度はほとんど
低下しない。
μm)上に形成されるCu3 Sn/Cu6 Sn5 または
Ni/Ti上に形成されるNi3 Sn4 の膜厚とシェア
強度との関係を示した結果である。図中、261、26
2は、各々Cu3 Sn膜厚<Cu6 Sn5 膜厚すなわち
Cu3 Snを0.1μm、Cu6 Sn5 を2μm形成し
た場合、Cu3 Sn膜厚>Cu6 Sn5 膜厚すなわちC
u3 Snを2μm、Cu6 Sn5 を0.1μm形成した
場合を示し、263は、Ni3 Sn4 を1μm形成した
場合を示す。なお、これらの積層体上には、さらに、P
b層5μm及び各々Pb:Sn=40:60の割合のP
b−Sn合金からなるハンダバンプが設けられている。
膜厚>Cu6 Sn5 膜厚の場合の方がCu3 Sn<Cu
6 Sn5 の場合に比較して強度が高いことが解った。
5μm〜10μmの範囲内において強度が高く、別途行
なった同様の試験からCu6 Sn5 膜厚は0.02μm
〜5μmの範囲においてシェア強度が高いことも解っ
た。
金属の鉛濃度とシェア強度との関係を示した図である。
実線271、272,273は、各々、ハンダ組成P
b:Sn=10:90、Pb:Sn=40:60、P
b:Sn=90:10のときの鉛濃度とバンプ剪断強度
との関係を表すグラフ図を示す。図示するように、形成
するハンダ組成に合わせて、鉛濃度がハンダ組成中の鉛
濃度>鉛濃度の範囲内において増加するが、鉛濃度が、
ハンダ組成<鉛濃度において高い一定値を示すことが解
る。
で構成するとき、第2の接続層として構成する金属は、
バンプ電極材料を構成するハンダ中の鉛濃度<第2の接
続層中の鉛の組成であることが良いことが解った。
した場合と、ハンダバンプ層に向かって段階的に鉛含有
量を低下させた段階的鉛層を形成した場合について、そ
の信頼性の評価結果を示す。ここでは、10mm×10
mmの半導体チップのボンディングパッド上にPb(5
μm)/Cu6 Sn5 (0.1μm)−Cu3 Sn(2
μm)/Cu(1μm)/Ti(0.1μm)の積層体
を形成し、その上にPb/Sn=60/40のバンプ電
極を256個、径100μmφで形成し、SLC基板上
にフリップチップ実装した試料の信頼性を評価した結果
である。
ンになった場合を不良と評価して、縦軸に信頼性寿命
(Nf50)、横軸に温度サイクルを示した。サンプル数
は1000個、温度サイクルは条件は(−55℃(30
min)〜25℃(5min)〜125℃(30mi
n)〜25℃(5min))で行った。
合、282は段階的鉛層を形成した場合を各々示す。
一定の値を有する均一層よりも段階的にハンダ層に向か
って低下する場合の方が高い信頼性を示すことが解っ
た。
置の信頼性は従来の方法に比較して充分であることが確
認された。
行った場合において、特に信頼性が著しく向上すること
も確認された。
は、Cu,Niに限定するものではなく、例えばAu,
W,Ag,Al,Cr,あるいはTi等を使用すること
ができる。また、形成するハンダバンプ材料は、例えば
Pb−Sn合金のみならず、Sb,Bi,In,Ga,
Geなどが混合されたものであっても良く、その効果は
何ら変わるものではない。
金属の、特にバリアメタルとハンダバンプとの間に拡散
進行を防止する安定な合金からなる第1の接続層と、ハ
ンダバンプを構成する金属のうち安定な合金を形成する
元素以外の元素を高濃度に含む第2の接続層が形成配置
されているために、これらの2種類の金属層がバリアメ
タルとハンダバンプ間の金属拡散ストッパーとして作用
し、金属間化合物が必要以上に生成することを防ぎ、拡
散による接続強度の低下を防止することが可能となる。
また、ハンダバンプをハンダ融点以上に加熱してリフロ
ー接続するとき、バリアメタルとして形成した最上層金
属がハンダに溶解され、ハンダと濡れ性のよくない下地
バリアメタルがハンダと接触し、密着力が低下すること
も防ぐことができる。
置を長期間に渡って使用した場合に問題となっていたバ
リアメタル部分の剥離に起因するバンプ電極破壊を防止
することができ、フリップチップ実装した半導体装置の
信頼性を極めて向上させることが可能となり、高密度に
半導体チップを実装し、シェア強度が低下しない信頼性
の高い半導体装置を容易に実現することが可能である。
断面構成図
装した電子回路装置の基本的構造を示す部分構成図
態に係る半導体装置の概略断面図
態を表す概略断面図
体装置の製造工程を説明するための図
体装置の製造工程を説明するための図
体装置の製造工程を説明するための図
体装置の製造工程を説明するための図
体装置の製造工程を説明するための図
導体装置の製造工程を説明するための図
導体装置の製造工程を説明するための図
導体装置の製造工程を説明するための図
導体装置の製造工程を説明するための図
導体装置の製造工程を説明するための図
導体装置の製造工程を説明するための図
導体装置の製造工程を説明するための図
状の一例を示す図
状の他の一例を示す図
を説明するための図
を説明するための図
を説明するための図
装置の他の例を示す図
回路装置の信頼性を表すグラフ図
る電子回路装置の信頼性を表すグラフ図
る電子回路装置の信頼性を表すグラフ図
強度との関係を表すグラフ図
度とシェア強度との関係を表すグフ図
結果を示すグラフ図
Claims (6)
- 【請求項1】 半導体チップ、該半導体チップ上に設け
られたボンディングパッド、及び該ボンディングパッド
上に突出形成されたハンダバンプを有するバンプ電極を
具備する半導体装置において、前記バンプ電極は、ボン
ディングパッド上に形成されたバリア金属層と、該バリ
ア金属層上に形成され、ハンダバンプ材料と安定合金化
する第1の接続層と、該第1の接続層上に形成され、該
ハンダバンプ材料のうち、該バリア金属層と安定合金化
しない金属を、ハンダバンプよりも高濃度に含む第2の
接続層と、該第2の接続層上に形成されたハンダバンプ
とを含むことを特徴とする半導体装置。 - 【請求項2】 前記第1の接続層は、前記バリア金属に
含まれる金属成分の少なくとも1つと、前記ハンダバン
プ材料に含まれる金属成分の少なくとも1つとを含有す
ることを特徴とする請求項1に記載の半導体装置。 - 【請求項3】 前記第2の接続層は、前記バリア金属層
と安定合金化しない金属の濃度が、前記第1の接続層側
から前記ハンダバンプ側にかけて低下する組成であるこ
とを特徴とする請求項1または2に記載の半導体装置。 - 【請求項4】 半導体チップ、該半導体チップ上に設け
られたボンディングパッド、及び該ボンディングパッド
上に突出形成されたハンダバンプを有するバンプ電極を
具備する半導体装置を製造する方法であって、前記ボン
ディングパット上に、バリア金属層を形成する工程、該
バリア金属層上にハンダバンプ材料と安定合金化する第
1の接続層を形成する工程、該第1の接続層上に、該ハ
ンダバンプ材料のうち、該バリア金属層と安定合金化し
ない金属を、ハンダバンプよりも高濃度に含む第2の接
続層を形成する工程、及び該第2の接続層上に、ハンダ
バンプを形成する工程を含むことを特徴とする半導体装
置の製造方法。 - 【請求項5】 前記第1の接続層は、前記バリア金属に
含まれる金属成分の少なくとも1つと、前記ハンダバン
プ材料に含まれる金属成分の少なくとも1つとを含有す
ることを特徴とする請求項4に記載の半導体装置の製造
方法。 - 【請求項6】 前記第2の接続層は、前記バリア金属層
と安定合金化しない金属の濃度が、前記第1の接続層側
から前記ハンダバンプ側にかけて低下する組成であるこ
とを特徴とする請求項4または5に記載の半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18044095A JP3412969B2 (ja) | 1995-07-17 | 1995-07-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18044095A JP3412969B2 (ja) | 1995-07-17 | 1995-07-17 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0936120A JPH0936120A (ja) | 1997-02-07 |
JP3412969B2 true JP3412969B2 (ja) | 2003-06-03 |
Family
ID=16083279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18044095A Expired - Lifetime JP3412969B2 (ja) | 1995-07-17 | 1995-07-17 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3412969B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100311975B1 (ko) * | 1999-12-16 | 2001-10-17 | 윤종용 | 반도체소자 및 그 제조방법 |
JP4656275B2 (ja) | 2001-01-15 | 2011-03-23 | 日本電気株式会社 | 半導体装置の製造方法 |
US8884361B2 (en) | 2002-07-19 | 2014-11-11 | Renesas Electronics Corporation | Semiconductor device |
ATE502398T1 (de) * | 2006-01-24 | 2011-04-15 | Nxp Bv | Spannungspufferungsgehäuse für ein halbleiterbauelement |
JP4431606B2 (ja) | 2007-10-05 | 2010-03-17 | シャープ株式会社 | 半導体装置、半導体装置の実装方法、および半導体装置の実装構造 |
JP5715281B2 (ja) * | 2014-04-18 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6431442B2 (ja) * | 2015-03-17 | 2018-11-28 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
-
1995
- 1995-07-17 JP JP18044095A patent/JP3412969B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
Max Hansen & Kurt Anderko,Constitution of Binary Alloys second edition,米国,1958年10月 8日,p775−776,p1193−1194,特許庁資料館受入第16038号 |
Also Published As
Publication number | Publication date |
---|---|
JPH0936120A (ja) | 1997-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3378334B2 (ja) | 半導体装置実装構造体 | |
US5937320A (en) | Barrier layers for electroplated SnPb eutectic solder joints | |
US8497200B2 (en) | Method to form solder alloy deposits on substrates | |
KR100334593B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100454381B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TWI275144B (en) | Method of manufacturing semiconductor device | |
KR20010098699A (ko) | 납 없는 범프 배선의 형성 방법 | |
KR100476301B1 (ko) | 전기도금법에 의한 반도체 소자의 플립칩 접속용 ubm의형성방법 | |
US6444562B1 (en) | Nickel alloy films for reduced intermetallic formation in solder | |
US20020009869A1 (en) | Reflow of low melt solder tip C4's | |
TW201444004A (zh) | 半導體結構及其製造方法 | |
JP3412969B2 (ja) | 半導体装置及びその製造方法 | |
JPH10294337A (ja) | 半導体装置及びその製造方法 | |
JP3171477B2 (ja) | 半導体装置 | |
JP2002280407A (ja) | 半導体チップ及び半導体装置、回路基板並びに電子機器 | |
JP3400263B2 (ja) | 半導体装置、回路配線基板及び半導体装置実装構造体 | |
US20080119056A1 (en) | Method for improved copper layer etching of wafers with c4 connection structures | |
JPH09205096A (ja) | 半導体素子およびその製造方法および半導体装置およびその製造方法 | |
JP3397553B2 (ja) | 半導体装置 | |
JP2000349111A (ja) | はんだ接合用電極 | |
JPH09186161A (ja) | 半導体装置のはんだバンプ形成方法 | |
US20060266446A1 (en) | Whisker-free electronic structures | |
TW418470B (en) | Method for forming solder bumps on flip chips and devices formed | |
JPH0574778A (ja) | バンプおよびその形成方法 | |
JP3373752B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080328 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |