KR20010098699A - 납 없는 범프 배선의 형성 방법 - Google Patents

납 없는 범프 배선의 형성 방법 Download PDF

Info

Publication number
KR20010098699A
KR20010098699A KR1020010020765A KR20010020765A KR20010098699A KR 20010098699 A KR20010098699 A KR 20010098699A KR 1020010020765 A KR1020010020765 A KR 1020010020765A KR 20010020765 A KR20010020765 A KR 20010020765A KR 20010098699 A KR20010098699 A KR 20010098699A
Authority
KR
South Korea
Prior art keywords
tin
silver
copper
solder
alloy
Prior art date
Application number
KR1020010020765A
Other languages
English (en)
Inventor
쳉에드윈와이밍
카림자히드사드루딘
Original Assignee
추후제출
어드밴스트 인터커넥트 테크놀로지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 어드밴스트 인터커넥트 테크놀로지 리미티드 filed Critical 추후제출
Publication of KR20010098699A publication Critical patent/KR20010098699A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/224—Anti-weld compositions; Braze stop-off compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

플립칩 응용분야용 칩 또는 웨이퍼상에의 솔더 범프의 형성 방법은 칩 또는 웨이퍼에 전기적 접속을 제공하는 복수의 금속 접착패드를 갖는 칩 또는 웨이퍼를 제공하는 단계, 순주석 또는 주석-구리, 주석-은, 주석-비스무트 또는 주석-은-구리중에서 선택된 주석 합금을 전기도금법으로 도포하는 단계, 및 범프 용융점 위의 온도로 가열함으로써 솔더 범프를 용융시켜 리플로우를 형성하는 단계를 포함한다.

Description

납 없는 범프 배선의 형성방법{METHOD OF FORMING LEAD-FREE BUMP INTERCONNECTIONS}
본 발명은 플립칩 접착 응용분야에 대해 반도체 웨이퍼상에 납 없는 솔더 범프 접속을 형성하는 방법에 관한 것이다.
플립칩 배선 기술로써, "범프" 라고 부르는 상승형 도전성 콘택트는 종래의 유선 접착 또는 납을 사용하지 않고 후속으로 결합된 페이스 다운 (또는 "플립칩" 접착) 인 집적 회로 (IC) 의 입력/출력 접속 패드상으로 우선 형성된다. 금, 납-주석 솔더, 니켈, 구리 및 도전성 폴리머를 포함하여 다양한 범프 배선 매개체가 제안되었다. 납-주석 범프는 더욱 강력하고 제조가능한 부착 공정을 가능하게 하는 솔더의 셀프 얼라인먼트 및 셀프 플래너라이징 특성 (리플로우시) 때문에 특히 효과적이다. 전기적 콘택트를 제공하는 외에도, 솔더 범프는 칩과 기판 사이에 기계적이고 열적인 접속을 형성한다. 납-주석 솔더 범프의 사용은 1960 년대에 IBM 에 의해 범프의 제조시 증착법을 사용하여 C4 (controlled-collapse-chip-connection) 에서 처음 도입되었다.
다른 배선 기술과 비교하여 플립칩 기술의 주요한 이점은 다음과 같다.
i) 특정의 응용분야에 대해 칩의 표면상의 어느 지점에서 또한 편리한 지점에서 소형의 범프 콘택트를 실제로 설치할 수 있기 때문에 플립칩에 형성할 수 있는 총 접속의 수를 현저하게 증가시킬 수 있는 능력 (유선 접착 및 테이프 자동화 접착 (TAB) 과 같은 "주변만의" 접착법과는 다름).
ⅱ) 다이 크기를 수축시키고 IC 제조 수율 및 신뢰성 모두에 좋은 영향을 미치는 주변의 패드로 유도하는 긴 금속화 라인에 대한 필요를 제거하는 포텐셜.
ⅲ) 급속 배선 속도 및 저전력 소비를 유발하는 더욱 낮은 전기적 저항 및 인덕턴스값.
ⅳ) 플립칩 접착 후 IC 의 솔더 범프 및 노출된 배면을 통해 전도에 기인한 더 좋은 열 손실 성능.
ⅴ) 전체 핀당 패키징 비용이 저가인 더 작고, 밝고, 간단한 패키지의 제공.
솔더 범프 재료의 정확한 조성의 선택은 다양한 요소, 특히 용융점에 의해 통상 영향받는다. 솔더 용융점에 주의를 요하며, 특히 상대적으로 낮은 Tg (유리 전이 온도) 로 저비용 유기 재료로 주로 형성되는 기판에 플립칩을 접착하는 점에 주의를 요한다. IC 를 플립칩 접착을 할 때, 솔더의 용융점보다 통상 20 ~ 30 ℃ 높은 온도로 가열한다. 솔더 범프의 용융점을 너무 높이는 것은 기판의 손상을 유발할 수 있다.
플립칩 접착 응용분야에 주로 사용되는 2 개의 통상의 범프 재료는 순금 및 납-주석 기초 합금으로 이루어진다. 전자는 액정 표시 장치 (LCD) 상에 또는TAB 패키지내에 실리콘 IC 를 플립칩하는데 주로 사용된다. 납-주석 솔더 범프는 플립칩 온 보드 또는 플립칩 인 패키지에 주로 사용된다. 솔더 범프는 저가 및 더욱더 제조가능하고 강력한 플립칩 접착 공정을 제공하는 셀프 플래너라이징 및 셀프 얼라이닝 리플로우 특성 때문에 금 범프에 대해 통상 바람직하다.
솔더 범프로써 채택되는 납-주석 합금은 특히 95중량%Pb/5중량%Sn, 97중량%Pb/3중량%Sn 및 공융 37중량%Pb/63중량%Sn 을 포함한다. In, Ag 및 Bi 가 부가된 납 기초 솔더가 또한 제안되었다.
환경에 대한 인식이 증가함에 따라, 통상 매립지에서 폐기되는 전자 제품으로부터의 납이 결국 식수 시스템으로 도달되기 때문에 전자 제품에 납 함유 솔더의 사용에 대한 전세계적인 금지가 고려중에 있다. 전자 제품에의 납의 사용을 제한하는 법률은 EC 에서 발효될 수 있고, 유사한 납 금지 법안이 미국 및 일본에서 계류중에 있다. 전자 부재에 대해 적합한 납 없는 최종품을 확인하는 노력은 배선 회로 기판, 리드프레임 패키지 상에 또한 솔더 패이스트의 선택에 주로 초점이 맞추어져 있다. 플립칩 응용분야에 대한 범프 배선의 제조에 주의를 기울이지 않았다.
납 없는 솔더는 인듐에 기초한 솔더, 및 비스무트, 주석, 안티몬, 아연 및 은으로 이루어진 합금을 포함하여 제안되었다.
요구되는 것은 플립칩 응용분야에 종래 사용된 납-주석 합금을 직접 대체할 수 있는 납 없는 솔더 범프 조성, 및 납 없는 솔더 범프 조성을 채택한 제조 방법이다.
Motorola 에 부여된 미국 특허 번호 제 5410184 호 공보에는 2 ~ 8 중량% 또는 더욱 바람직하게는 3 ~ 5 중량% 구리 및 1.5 중량% 이하의 은을 주요한 성분으로서 납 없는 솔더 합금을 사용하는 것이 제안되었다. 이 솔더는 접착도에 대한 일정 정도의 금속간의 형성을 유지하도록 바람직하게는 3 ~ 5 중량% 의 구리가 존재하는 것이 요구된다. 주석-구리 금속간의 과도한 형성 때문에 이 조성은 접착 균열의 문제를 일으킬 수도 있다.
본 발명의 목적은 상술한 문제점을 해결하는 솔더 범프의 형성 방법을 제공하는데 있다.
본 발명의 실시예들을 다음과 같은 도면을 참조하여 예로서만 설명한다.
도 1 은 패키지내의 플립칩의 단면도,
도 2 는 솔더 범프의 증착의 제 1 의 4 개의 단계를 설명하는 도,
도 3 은 도 2 의 단계 후의 증착 단계를 나타내는 도,
도 4 는 본 발명에 따라 형성된 주석-구리 범프의 주사 전자 현미경 사진를 나타내는 도,
도 5 는 본 발명에 따라 형성된 주석-비스무트 범프의 주사 전자 현미경 사진를 나타내는 도,
도 6 는 순주석 범프의 주사 전자 현미경 사진를 나타내는 도,
도 7 는 본 발명에 따른 주석-은 범프의 주사 전자 현미경 사진를 나타내는 도, 및
도 8 는 본 발명에 따른 주석-은-구리 범프의 주사 전자 현미경 사진를 나타내는 도이다.
※ 도면의 주요 부분에 대한 부호의 설명
2 : 집적 회로 4 : 기판
6 : 금속화 콘택트 7 : 추가 솔더 볼
8 : 웨이퍼 9 : 인쇄 회로 기판
10 : 접착 패드 12 : 유리 패시베이션층
14 : 금속층 18 : 하부 범프 금속
20 : 범프
본 발명의 제 1 태양에 따르면, 플립칩 응용분야용 칩 또는 웨이퍼상에의 솔더 범프의 형성방법은 칩 또는 웨이퍼에 전기적 접속을 제공하는 복수의 금속 접착 패드를 갖는 칩 또는 웨이퍼를 제공하는 단계, 순주석 또는 주석-구리, 주석-은, 주석-비스무트 또는 주석-은-구리중에서 선택된 주석 합금을 포함하는 솔더 범프를 전기도금법에 의해 도포하는 단계, 범프 용융점 위의 온도까지 가열함으로써 솔더 범프를 용융시켜 리플로우를 형성하는 단계를 포함한다.
솔더는 순주석, 2중량% 미만의 구리 또는 더욱 바람직하게는 약 0.7중량% 의 구리를 갖는 주석-구리 합금, 20중량% 미만의 은 또는 더욱 바람직하게는 3.5중량% 의 은, 또는 10중량% 의 은을 갖는 주석-은 합금, 5중량% 내지 25중량% 사이의 비스무트 또는 더욱 바람직하게는 약 20중량% 의 비스무트를 갖는 주석-미스무트, 또는 5중량% 미만의 은, 바람직하게는 3.5중량% 의 은, 2중량% 미만의 구리, 바람직하게는 0.7중량% 의 구리를 갖고 나머지는 주석인 주석-은-구리 합금중의 하나이다.
순주석 또는 주석 합금이 종래의 납-주석 합금을 직접 대체할 수도 있지만, 전기도금법을 사용하여 솔더 범프를 형성하여 특별히 잘 형성된 규칙적인 범프를 제공할 수 있다.
2원합금 주석-구리, 주석-은 및 주석-비스무트의 경우에서, 성분은 단일 도금액으로부터 합금으로서 동시에 공동 증착될 수 있다.
대체적인 기술에서 성분은 각각의 도금액으로부터 순차적으로 증착될 수 있고, 리플로우 공정시 가열하여 요구되는 합금을 형성할 수 있다. 이 순차적인 도금은 특히 3원합금 주석-은-구리에 또한 적용할 수 있다. 이 경우, 합금은 단일 도금액으로부터 주석-구리 합금의 일 또는 다른 것을 증착함으로써, 또는 은을 증착하고, 다른 것을 증착함으로써 3 개의 성분 각각을 순차적으로 증착할 수 있다.
칩 또는 웨이퍼는 전기도금전에, 스퍼터링 층 또는 확산 배리어, 산화, 부착, 및 도금 콘택트층 (전기적 접속) 에 대한 배리어로서 작용하는 금속의 층이 제공될 수도 있다. 25 ~ 200 ㎛ 의 두께를 갖는 포토레지스트 (네거티브 또는 포지티브 톤) 또는 건조막과 같은 두꺼운 감광성 폴리머 재료의 층이 도금되는 솔더 범프의 위치 및 체적을 정하는데 사용된다. 두꺼운 포토레지스트 또는 건조막의 영역은 다음 인접한 범프에 모자라지 않도록 하여 충분한 높이 및 체적의 도금솔더 범프를 확보하고, 칩과 기판의 확장의 열적 계수의 차이를 보상하기 위해서 또한 플립칩 접착 후 칩과 기판 사이에 언더필 재료가 플로우하는데 충분한 갭을 제공하기 위해서 칩과 기판 사이의 필요한 스탠드오프 높이를 유지하는데 중요하다.
솔더 범프의 전기도금을 직류 (DC) 또는 펄스형 교류 중의 하나를 사용하여 실행할 수 있다. 전류치 및 전압치는 웨이퍼의 크기 및 전체 노출면 면적에 따라 달라진다. 바람직한 DC 도금 파라미터는 0.05 ~ 0.1 A 사이의 전류로 3 ~ 5 V 사이의 범위이다. 바람직한 펄스형 도금 사이클 전압은 약 1 ㎳ 동안 +5 V, 약 1 ㎳ 미만 동안 0 V 부근, 1 ㎳ 동안 -5 내지 -10 V 사이, 약 1 ㎳ 동안 0 V 이다.
랙 또는 파운틴 도금 장비는 웨이퍼상의 솔더의 도금에 사용될 수도 있다.
본 발명의 다른 태양에 따르면 플립칩 응용분야용 칩 또는 웨이퍼상에의 솔더범프의 형성 방법은, (a) 패시베이션층 및 복수의 노출된 금속성 접착 패드를 갖는 칩 또는 웨이퍼를 제공하는 단계, (b) 적어도 일층의 솔더 습식 금속층을 금속성 접착 패드에 형성하는 단계, (c) 감광성층을 금속성 접착 패드의 일부에 개구부를 갖는 칩 또는 웨이퍼에 형성하는 단계, (d) 순주석, 또는 주석-구리, 주석-은, 주석-비스무트 또는 주석-은-구리중에서 선택된 주석 합금을 포함하는 솔더를 전기도금법에 의해 도포하는 단계, (e) 감광성층을 제거하는 단계, 및 (f) 솔더 범프를 용융시켜 리플로우를 형성하는 단계를 포함한다.
본 발명은 상술한 방법에 따라 형성되는 칩 또는 웨이퍼에 포함한다.
바람직한 실시예의 상세한 설명
도면을 참조하면, 도 1 은 관련 기술분야에서 "범프" 라고 일컫는 솔더의 금속화 콘택트 (6) 에 의해 기판에 접착된 "플립칩" 인 집적 회로 (2) 를 나타낸다. 기판 (4) 은 추가 솔더 볼 (7) 또는 리드를 통해 인쇄 회로 기판 (9) 에 접착된 볼 그리드 어레이 (BGA; Ball Grid Array) 또는 칩스케일 패키지 (CSP; Chip-Scale-Package) 인쇄 회로 기판 또는 중간 패키지일 수 있다. 패키지는 유기, 세라믹 또는 금속 재료로 형성될 수 있다.
본 발명은 거의 납이 없는 금속 솔더를 사용한다 (통상 10 ppm 정도의 불순물 레벨에서 납이 존재하는 경우는 제외). 순주석, 또는 구리, 은 또는 비스므트 또는 은 및 구리를 모두와 같은 합금 요소의 소량을 포함하는 주석을 포함하는 것이 특히 이점있는 조성이라는 것을 확인되었다. 이러한 합금 요소를 흡수하는 것이 순주석의 용융점을 낮추고, 도금 증착의 위스커의 형성을 방지하고, 주석의 표면 장력을 낮추어 주석의 기계적 특성 (예, 연성) 을 향상시키고, β로부터 순주석의 위상 변화를 방지하여 13℃ 이하에서 발생하도록 형성하는 효과가 있다는 것이 확인되었다. 이 위상 변화는 접착 집적도 및 강도를 포함할 뿐만 아니라, 기계적 강도의 감소를 유발하는 체적 변화에 수반된다. 솔더 범프 재료를 다음과 같이 더욱 자세히 설명한다.
도 2 및 도 3 은 전기도금법을 사용하여 상술한 조성의 금속 솔더 범프 배선을 형성하는 제조 공정을 나타낸다.
도 2 의 (a) 는 종래 Al:Si (1~2중량%Si) 또는 Al:Si:Cu (1~2중량%Si 및 1~5중량%Cu), 더욱 최근에는 순구리로 만들어진 적당한 위치 접착 패드에 미리 사용된 반도체 웨이퍼 (8), 및 웨이퍼 위로 연장하지만 적당한 위치에서 제거되어 접착 패드 (10) 를 노출시키는 유리 패시베이션층 (12) 을 나타낸다. 접착 패드는 칩의 활성 영역에 전기적으로 접속하게 한다.
제 1 단계는 보드 패드상에 자연적으로 형성된 산화층을 제거하기 위해서 진공하에서 수행된 백스퍼터링 공정에 의한 웨이퍼 (8) 의 세척 단계를 포함한다. 세척 단계는 단일 또는 연속의 금속층 (14) 의 스퍼터 증착 및 도 2 의 (b) 에 나타낸 바와 같은 통상 2 개의 단계가 후속된다. 통상 크롬으로 만들어진 제 1 금속층은 500 ~ 1000 Å 의 두께를 갖고, 세척된 접착 패드 및 글래스 패시베이션에 부착을 증가시키고, 금속 패드의 재산화를 방지하고, 배리어 확산층을 솔더에 형성하는 것을 포함하는 복수의 기능을 수행한다. Ti/W, NiV 또는 Ti 는 제 1 층에 사용될 수도 있다. 제 2 금속층은 2500 ~ 10000 Å 두께의 구리로 형성되어 범프 금속에 대한 시드층을 형성하고 콘택트 도금 (전기적 버스) 층을 제공한다. 니켈은 제 2 층의 구리 대신에 사용될 수도 있다.
다음 단계는 도 2 의 (c) 에 나타낸 바와 같이, 웨이퍼의 표면상에 스핀잉하고 베이킹하여 층을 견고하게 함으로써, 또는 건조막을 적층함으로써 증착되는 액체 포토레지스트 또는 건조막과 같은 자외선에 민감한 포토이미져블 유기막 (16) 의 두꺼운 (바람직하게는 50 ~ 200 ㎛) 층으로 웨이퍼를 패터닝하는 단계로 이루어진다. 액체 레지스트를 이러한 두께로 만들기 위해서, 2 단계 응용 및 베이킹이 요구될 수도 있다. 금속층에 선택적으로 에칭된 개구부를 갖는 금속 코팅된유리 포토마스크를 통해 노출시킴으로써 감광층을 패터닝함으로써 범프되는 영역을 정한다. 이러한 개구부는 자외선을 통과하도록 하고 감광층을 노출시키도록 한다. 감광층의 두께 및 개구부의 크기는 부분적으로는 최종 체적 및 솔더 범프의 형태를 결정한다. 두께는 충분한 범프 높이를 확보하는데 중요하고 범프가 리플로우되고 플립칩이 접착된 후 기판으로부터 충분한 칩 스탠드오프를 확보하는 것이 중요하다. 포지티브 또는 네거티브 톤 감광성 폴리머는 이러한 공정에 사용될 수도 있다. 감광층을 현상한 후, 도금되지 않는 영역에 보호층을 제공하고, 전기적 콘택트점이 하부 스퍼터링 구리층으로 웨이퍼의 에지에서 개방되고 웨이퍼는 구리 (또는 니켈) 로 도금되어 하부 범프 금속 (UBM; under-bump-metal) 을 형성한다. 통상 3 ~ 7 ㎛ 두께인 층은 솔더 범프로 "습식" 기초로서 작용한다.
웨이퍼는 적당한 형태의 도금액을 선택함으로써 솔더 (도 3 의 (a)) 로 전기도금되고, 도금 처리조내의 애노드, 순주석의 납 없는 증착, 또는 주석-구리, 주석-은, 또는 주석-비스무트 범프 (20) 를 포함하는 합금이 원하는 스토이키오메트리의 각각의 성분의 동시적인 공동 증착으로 단일 도금액으로부터 형성될 수 있다. 예를 들어 Shipley Ronal 의 도금액과 같은 다양한 제공자로부터의 도금액이 채택될 수 있다. 순주석 전기도금을 하는데는 Shipley Ronal 의 "Tinglo Culmo" 제품은 특히 적당하지만, 주석-비스무트에 대해서는 "솔더론 BI" 제품은 적당하지 않다. 음전압이 웨이퍼가 통상 인가되어 캐소드로 효과적으로 만든다. 원하는 합금의 각각에 대해서 순주석 애노드 또는 주석-구리 애노드가 용해가능한애노드법이 경우에 사용되거나, 또는 주석-비스무트 증착에 대해서는 용해불가능한 백금도금된 티타늄 애노드가 바람직하다. 주석-구리, 주석-비스무트 및 주석-은 도금 증착이 단일 도금액으로부터 원하는 스토이키오메트릭량의 각각의 성분의 동시적인 공동 증착으로 형성되거나 또는 순수 성분 (원하는 양만큼) 의 순차적인 도금으로 원하는 조성으로 합금을 얻을 수 있다. 3 ~ 5 A.S.D (amps per square decimetre) 의 인가 전류 밀도가 적당하다고 확인되었다. 직류 (DC) 또는 펄스 도금법이 랙 또는 파운틴 (컵) 도금 장치와 결합하여 사용될 수 있다. D.C 도금에 대해 0.05 내지 0.1A 사이의 전류 및 3 ~ 5 V 가 바람직하다. 펄스형 교류에 대해, 약 1 ㎳ 동안 +5 V, 약 1 ㎳ 미만 동안 0 V 부근, 약 1 ㎳ 동안 -5 내지 -10 V 사이, 약 1 ㎳ 동안 0 V 인 펄스가 범프 균일성 및 증착의 조성 면에서 이점이 있다는 것이 확인되었다.
단일 도금액으로부터 각각의 성분을 동시에 증착하는 대신에, 각각의 도금액으로부터 순차적으로 도금함으로써 또한 도금 시간을 제어하여 각각의 성분의 상대적인 양을 제어함으로써 순수 성분을 증착할 수 있다. 이는 순수 성분의 적층 구조를 유발하지만, 도금 증착이 리플로우될 때 결과적인 범프는 원하는 스토이키오메트릭 합금이다. 이 순차적인 도금 기술은 논의한 2원합금중의 어떤 것에도 적용될 수 있다. 어떤 성분을 먼저 도금하는지 나중에 도금하는지는 중요하지 않다.
주석-은-구리의 경우, 결과적인 합금조성을 정확히 제어하는데 어려움이 있기 때문에 단일 도금액으로부터 3원합금의 도금으로서, 이 순차적인 도금 기술이특히 유용하다는 것이 확인되었다. 우선 2원 도금액으로부터 주석-구리를 동시에 공동 증착함으로써, 주석-구리 증착은 은과는 별개로 바람직하게 형성되고, 또한 순은을 도금한다. 도금 증착의 리플로우시 원하는 3원합금이 형성된다. 대안으로서, 은은 우선 증착되고, 주석-구리가 나중에 증착될 수도 있다. 다른 대안으로서, 3 개의 성분을 순차적으로 증착할 수도 있다. 이 대안적인 증착은, 상대적으로 큰 범프의 증착에 대해 실행할 수 있지만, 구리의 비율이 작다는 사실 (2% 미만, 바람직하게는 약 0.7%) 때문에 소형 범프로는 어려움이 있고 증착된 구리의 양의 정확한 제어가 더욱 어려워진다.
도금 공정이 솔더가 패터닝된 감광층의 상부에 도달하기 전에 중단되면, 범프는 필러형 (도 3 의 (a1)) 을 형성한다. 도금 공정이 포토레지스트의 높이 위로 계속되면, "버섯" 형을 형성한다 (도 3 의 (a)). 감광층을 원하는 높이까지 패터닝할 수 없는 경우 솔더의 체적을 증가시키기 위해 필요하다면 버섯형화가 사용될 수 있다.
범프 제조 공정을 종료하는 단계는 도 3 의 (b) 에 나타낸 보호감광층의 제거, 및 도 3 의 (c) 에 나타낸 화학 수단을 사용하여 스퍼터링 구리 및 크롬층을 백에칭하는 단계를 포함한다.
플럭스가 도금 범프에 가해지고, 그 도금 범프는 오븐내에서 리플로우되어 구형 솔더형 (20') 를 형성한다. 대안으로서, 감소되는 질소 및 수소 분위기의 조합을 사용할 때는 플럭스 없이도 범프의 리플로우를 얻을 수 있다.
소정의 선택된 범프 솔더 재료는 다음과 같다.
a) 순주석
납-주석 범프에 대한 납 없는 대체물로서 제조하기에 가장 간단하고, 최저가이고, 가장 손쉽기 때문에 선택되지만, 납-주석 솔더와 상당히 유사한 물리적, 전기적 및 열적 특성을 갖는다. 낮은 독성 및 양호한 솔더성을 갖는다.
주석 위스커 (수명 단축 및 장치 고장을 일으킬 수 있음) 의 형성 시간 과도의 체계화된 효과 때문에 마이크로전자 패키지에서 순주석을 사용하는 것에 대한 강한 편견이 있다는 사실에도 불구하고, 플립칩 응용분야용 솔더 범프로서 사용하는 것은 위스커 형성의 문제를 발생하지 않는다. 위스커 형성은 스트레스 시간 종속 효과이고 리플로우 공정이 이 스트레스를 완화시킨다.
b) 주석-구리
구리의 백분률는 2중량% 미만이고 바람직하게는 공융점을 나타내는 약 0.7중량% 의 영역에서 227℃ 의 용융점을 나타낸다. 약 2% 보다 훨씬 높은 구리의 농도는 증가된 용융점 (제조상의 문제점을 증가시킴) 을 갖기 때문에 구리는 깨지기 쉬운 주석을 갖는 금속간 화합물을 형성함으로써 기계적으로 불안정하다. 227℃ 의 용융점을 갖고 99.3중량%Sn/0.7중량%Cu 의 조성을 갖는 주석-구리 합금 시스템은 300℃ 초과의 용융점을 갖는 높은 비율의 납 (95중량%Pb/5중량%Sn 또는 97중량%Pb/3중량%Sn) 합금에 대한 납 없는 대체물로서 고려될 수 있다. 기판이 약 260℃ 의 리플로우 온도를 견딜 수 있다면 주석-구리 합금 시스템은 또한 공융 납-주석 범프에 대한 대체물로서 고려될 수 있다.
c) 주석-은
대부분의 응용분야에서 은의 백분률은 5중량% 미만이고 바람직하게는 합금 시스템의 공융점인 3.5중량%이다. 범프가 스트레스 및 다중 열적 순환을 거칠 수도 있는 경우 바람직할 수도 있는 순주석의 연성을 상당히 증가시키도록 나타나기 때문에 은의 소량 첨가는 바람직할 수도 있다. 3.5중량% 보다 높은 은의 농도는 은의 고비용 때문에 통상 바람직하지 못하다. 또한, Sn-Ag 시스템의 용융점은 증가하는 은 함유와 함께 급속도로 증가한다. 예를 들어, 3.5중량% 은의 공융점에서 용융점은 221℃이다. 10중량% 의 은에서 용융점은 최저비용 유기 기판 또는 패키징 재료에 대해 너무 높은 300℃ 이다. 그런데, 납 없는 솔더 범프가 바람직한 높은 용융점 (300℃ 초과) 의 경우, 세라믹 기판상으로 플립칩 접착에 대하여, 20% 미만의 은 조성 및 더욱 바람직하게는 약 10% 가 바람직하다. 20% 은에서는 용융점은 일정 고온 응용에서 잠재적으로 유용한 375℃ 이지만, 10% 은에서는 용융점은 95중량%Pb/5중량%Sn 및 97중량%Pb/3중량%Sn 합금 용융점에 견줄 수 있는 약 300℃ 이다. 따라서, 공융 (96.5중량%Sn/3.5중량%Ag) 및 높은 비율의 은(90중량%Sn/10중량%Ag) 함유 합금이 공융 (37중량%Pb/63중량%Sn) 및 높은 비율의 납 (95중량%Pb/5중량%Sn 또는 97중량%Pb/3중량%Sn) 합금의 납 없는 대체물로서 각각 고려될 수 있다.
d) 주석-비스무트
비스무트의 백분률이 10 ~ 25 중량% 의 범위에 있도록 선택된다. 주석-비스무트 시스템은 조성의 넓은 범위에 대해 허용가능한 용융점, 즉, 10% Bi 에서 225℃ 및 60% 에서 138.5℃ (공융점을 나타냄) 을 나타낸다. 약 20중량% 비스무트에서, Sn-Bi 합금의 용융점은 공융 납-주석의 용융점인 183℃ 와 유사한 185℃ 임으로써 특정의 Sn-Bi 합금이 공융 납-주석 솔더에 대한 "드롭인" 대체물로서 사용될 수 있다.
e) 주석-은-구리
주석-은-구리 합금은 5중량% 미만의 은, 바람직하게는 약 3.5중량%Ag, 및 2중량% 미만의 구리, 바람직하게는 약 0.7중량%Cu 의 조성을 갖고, 나머지는 주석이다. 이 합금은 공융 납-주석 솔더에 대한 대체물로서 적당하게 하는 216℃ 내지 217℃ 사이의 용융점을 갖는다.
전기도금에 의해 채택된 상술한 성분 주석 및 주석 합금 성분은 납 없는 솔더 범프를 만듬과 동시에 종래의 납-주석 솔더 범프의 특성과 견줄 수 있는 특성을 갖는다는 것이 확인되었다.
도 4 의 (a) 는 공융 주석-구리 범프 도금의 주사 전자 현미경 사진이고, 도 4 의 (b) 는 매우 규칙적으로 잘 형성된 솔더 범프를 나타낸다.
도 5 는 90중량%Sn:10중량%Bi 에 대한 주석-비스무트 솔더 범프의 주사 전자 현미경 사진, 및 기판에 접착하기 위해 적당한 높이의 규칙적으로 잘 형성된 솔더 범프를 나타낸다.
도 6 는 순주석 솔더 범프 도금 및 리플로우 후의 주사 전자 현미경 사진이다.
도 7 는 규칙적으로 형성된 솔더 범프를 나타내는 96.5중량%Sn:3.5중량%Ag 에 대한 주석-은 솔더 범프의 도금 및 리플로우 후의 주사 전자 현미경 사진이다.
도 8 는 주석-구리 다음으로 주석-은의 순차적인 도금의 방법을 사용하여 제조된 95.7중량%Sn:3.5중량%Ag:0.8중량%Cu 에 대한 주석-은-구리 솔더 범프 도금 및 리플로우 후의 주사 전자 현미경 사진이다.
본 발명에 따른 납 없는 솔더 범프는 납이 함유된 솔더 범프를 대체할 수 있으며 종래의 솔더 범프와 거의 동일한 특성을 나타낸다.

Claims (21)

  1. 플립칩 응용분야용 칩 또는 웨이퍼상에의 솔더 범프의 형성 방법으로서,
    칩 또는 웨이퍼에 전기적 접속을 제공하는 복수의 금속 접착 패드를 갖는 상기 칩 또는 웨이퍼를 제공하는 단계, 순주석 또는 주석-구리, 주석-은, 주석-비스무트, 또는 주석-은-구리중에서 선택된 주석 합금을 포함하는 솔더 범프를 전기도금법으로 도포하는 단계, 및 범프 용융점 이상의 온도로 가열함으로써 솔더 범프를 용융시켜 리플로우를 형성하는 단계를 포함하는 것을 특징으로 하는 솔더 범프의 형성 방법.
  2. 제 1 항에 있어서, 상기 솔더는 2중량% 미만의 구리를 갖고 나머지는 주석을 갖는 주석-구리 합금인 것을 특징으로 하는 솔더 범프의 형성 방법.
  3. 제 2 항에 있어서, 상기 솔더는 약 0.7중량% 의 구리를 갖고 나머지는 주석을 갖는 주석-구리합금인 것을 특징으로 하는 솔더 범프의 형성 방법.
  4. 제 1 항에 있어서, 상기 솔더는 20중량% 미만의 은을 갖고 나머지는 주석을 갖는 주석-은 합금인 것을 특징으로 하는 솔더 범프의 형성 방법.
  5. 제 4 항에 있어서, 상기 주석-은 합금은 약 3.5중량% 의 은을 갖고 나머지는주석을 갖는 것을 특징으로 하는 솔더 범프의 형성 방법.
  6. 제 4 항에 있어서, 상기 주석-은 합금은 약 10중량% 의 은을 갖고 나머지는 주석을 갖는 것을 특징으로 하는 솔더 범프의 형성 방법.
  7. 제 1 항에 있어서, 상기 솔더는 5 내지 25중량% 사이의 비스무트를 갖고 나머지는 주석을 갖는 주석-비스무트인 것을 특징으로 하는 솔더 범프의 형성 방법.
  8. 제 7 항에 있어서, 상기 주석-비트무트 합금은 20중량% 의 비스무트를 갖고 나머지는 주석을 갖는 것을 특징으로 하는 솔더 범프의 형성 방법.
  9. 제 1 항에 있어서, 상기 솔더는 5중량% 미만의 은을 갖고 2중량% 미만의 구리를 갖고 나머지는 주석을 갖는 주석-은-구리 합금인 것을 특징으로 하는 솔더 범프의 형성 방법.
  10. 제 9 항에 있어서, 상기 주석-은-구리 합금은 3.5중량% 의 은을 갖는 것을 특징으로 하는 솔더 범프의 형성 방법.
  11. 제 9 항에 있어서, 상기 주석-은-구리 합금은 0.7중량% 의 구리를 갖는 것을 특징으로 하는 솔더 범프의 형성 방법.
  12. 제 1 항에 있어서, 단일 도금액으로부터의 합금으로서 상기 주석-구리, 주석-은 또는 주석-비스무트 합금의 성분들을 동시에 공동증착하는 것을 특징으로 하는 솔더 범프의 형성 방법.
  13. 제 1 항에 있어서, 상기 주석-구리, 주석-은, 주석-비스무트 또는 주석-은-구리 합금을 순차적으로 순수 성분을 도금함으로써 증착하고, 가열하여 요구되는 합금을 형성하는 것을 특징으로 하는 솔더 범프의 형성 방법.
  14. 제 1 항에 있어서, 단일 도금액으로부터 주석-구리 합금중의 하나 또는 다른 금속을 증착함으로써, 또는 은을 증착하고 나머지를 증착함으로써 상기 주석-은-구리 합금을 증착하고, 가열하여 3원합금을 형성하는 것을 특징으로 하는 솔더 범프의 형성 방법.
  15. 제 1 항에 있어서, 상기 칩 또는 웨이퍼는 상기 솔더 범프의 위치를 정하도록 패터닝된 두꺼운 감광성 재료의 층을 제공하고, 상기 감광성 재료는 25 내지 200 ㎛ 사이의 두께인 것을 특징으로 하는 솔더 범프의 형성 방법.
  16. 제 1 항에 있어서, 상기 전기도금을 직류를 사용하여 실행하는 것을 특징으로 하는 솔더 범프의 형성 방법.
  17. 제 1 항에 있어서, 상기 전기도금을 펄스형 교류를 사용하여 실행하는 것을 특징으로 하는 솔더 범프의 형성 방법.
  18. 제 17 항에 있어서, 각각의 펄스는 약 1 ㎳ 동안 약 +5 V, 약 1 ㎳ 동안 0 V, 약 1 ㎳ 동안 약 -5V, 및 약 1 ㎳ 동안 약 0 V 를 포함하는 것을 특징으로 하는 솔더 범프의 형성 방법.
  19. 플립칩 응용분야용 칩 또는 웨이퍼상에의 솔더 범프의 형성 방법으로서,
    (a) 패시베이션층 및 복수의 노출된 금속성 접착 패드를 갖는 칩 또는 웨이퍼를 제공하는 단계;
    (b) 적어도 일층의 솔더 습식 금속층을 상기 금속성 접착 패드에 형성하는 단계;
    (c) 감광성층을 상기 금속성 접착 패드의 일부에 개구부를 갖는 상기 칩 또는 웨이퍼에 형성하는 단계;
    (d) 순주석, 또는 주석-구리, 주석-은, 주석-비스무트 또는 주석-은-구리중에서 선택된 주석 합금을 포함하는 솔더를 전기도금법에 의해 도포하는 단계;
    (e) 상기 감광성층을 제거하는 단계; 및
    (f) 상기 솔더 범프를 용융시켜 리플로우를 형성하는 단계를 포함하는 것을 특징으로 하는 솔더 범프의 형성 방법.
  20. 제 1 항의 방법으로 형성된 상기 솔더 범프를 갖는 것을 특징으로 하는 칩 또는 웨이퍼.
  21. 제 19 항의 방법으로 형성된 상기 솔더 범프를 갖는 것을 특징으로 하는 칩 또는 웨이퍼.
KR1020010020765A 2000-04-19 2001-04-18 납 없는 범프 배선의 형성 방법 KR20010098699A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/552,560 2000-04-19
US09/552,560 US6638847B1 (en) 2000-04-19 2000-04-19 Method of forming lead-free bump interconnections

Publications (1)

Publication Number Publication Date
KR20010098699A true KR20010098699A (ko) 2001-11-08

Family

ID=24205862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010020765A KR20010098699A (ko) 2000-04-19 2001-04-18 납 없는 범프 배선의 형성 방법

Country Status (8)

Country Link
US (1) US6638847B1 (ko)
EP (1) EP1148548A3 (ko)
JP (1) JP3748785B2 (ko)
KR (1) KR20010098699A (ko)
CN (1) CN100416784C (ko)
GB (1) GB2361450B (ko)
HK (1) HK1043245B (ko)
SG (1) SG94808A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6959856B2 (en) 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
US7015590B2 (en) 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
KR100719905B1 (ko) * 2005-12-29 2007-05-18 삼성전자주식회사 Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
KR100843632B1 (ko) * 2006-01-04 2008-07-03 한양대학교 산학협력단 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법
KR100871067B1 (ko) * 2007-07-13 2008-11-27 성균관대학교산학협력단 구리 포스트 형성을 통한 고강도 솔더범프 제조방법
KR100894869B1 (ko) * 2007-09-27 2009-04-24 한국생산기술연구원 나노 입자를 포함한 2원계 합금도금을 이용한 3원계 무연 솔더 미세범프와 그 형성방법
KR101025418B1 (ko) * 2008-05-09 2011-03-28 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10123280A1 (de) * 2001-05-14 2002-12-05 Infineon Technologies Ag Verfahren zum Herstellen eines Kontakthügels
JP3813497B2 (ja) * 2001-11-12 2006-08-23 株式会社ルネサステクノロジ バンプ形成方法および半導体装置の実装構造体
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
TW521361B (en) * 2002-02-27 2003-02-21 Advanced Semiconductor Eng Bump process
US6933505B2 (en) * 2002-03-13 2005-08-23 Oy Ajat Ltd Low temperature, bump-bonded radiation imaging device
US7344970B2 (en) * 2002-04-11 2008-03-18 Shipley Company, L.L.C. Plating method
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
JP3888210B2 (ja) * 2002-04-17 2007-02-28 凸版印刷株式会社 フィルムキャリアの製造方法
DE10237495A1 (de) * 2002-04-22 2003-11-13 Siemens Ag Lotmaterial und Verfahren zum Ausbilden einer Weichlötverbindung
JP4052868B2 (ja) 2002-04-26 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6596621B1 (en) * 2002-05-17 2003-07-22 International Business Machines Corporation Method of forming a lead-free tin-silver-copper based solder alloy on an electronic substrate
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US6960828B2 (en) 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
TWI281718B (en) * 2002-09-10 2007-05-21 Advanced Semiconductor Eng Bump and process thereof
US6892925B2 (en) * 2002-09-18 2005-05-17 International Business Machines Corporation Solder hierarchy for lead free solder joint
US6780751B2 (en) * 2002-10-09 2004-08-24 Freescale Semiconductor, Inc. Method for eliminating voiding in plated solder
US20040112474A1 (en) * 2002-10-17 2004-06-17 Rikiya Kato Lead-free solder ball
US6790758B2 (en) * 2002-11-25 2004-09-14 Silicon Integrated Systems Corp. Method for fabricating conductive bumps and substrate with metal bumps for flip chip packaging
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
JP2004207685A (ja) * 2002-12-23 2004-07-22 Samsung Electronics Co Ltd 無鉛ソルダバンプの製造方法
TW571411B (en) * 2002-12-25 2004-01-11 Advanced Semiconductor Eng Bumping process
JP2004204308A (ja) * 2002-12-25 2004-07-22 Nec Semiconductors Kyushu Ltd 鉛フリー錫合金めっき方法
US7012333B2 (en) * 2002-12-26 2006-03-14 Ebara Corporation Lead free bump and method of forming the same
US20040155097A1 (en) * 2003-02-04 2004-08-12 Matsushita Electric Industrial Co., Ltd. Soldering method and method for manufacturing component mounting board
TW591780B (en) * 2003-03-21 2004-06-11 Univ Nat Central Flip chip Au bump structure and method of manufacturing the same
US6917113B2 (en) * 2003-04-24 2005-07-12 International Business Machines Corporatiion Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
US7081372B2 (en) * 2003-07-09 2006-07-25 Chartered Semiconductor Manufacturing Ltd. Aluminum cap with electroless nickel/immersion gold
US20050026416A1 (en) * 2003-07-31 2005-02-03 International Business Machines Corporation Encapsulated pin structure for improved reliability of wafer
TWI242866B (en) * 2003-08-21 2005-11-01 Siliconware Precision Industries Co Ltd Process of forming lead-free bumps on electronic component
JP2005085857A (ja) * 2003-09-05 2005-03-31 Denso Corp バンプを用いた電極構造
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
KR101025844B1 (ko) * 2003-10-01 2011-03-30 삼성전자주식회사 ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
CN1319129C (zh) * 2003-11-28 2007-05-30 悠立半导体股份有限公司 焊锡凸块的形成方法
DE10355953B4 (de) * 2003-11-29 2005-10-20 Infineon Technologies Ag Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
KR100698662B1 (ko) * 2003-12-02 2007-03-23 에프씨엠 가부시끼가이샤 주석-은-구리 3원합금으로 이루어지는 표면을 형성한단자, 그것을 갖는 부품 및 제품
US7410833B2 (en) * 2004-03-31 2008-08-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers
US20050275096A1 (en) * 2004-06-11 2005-12-15 Kejun Zeng Pre-doped reflow interconnections for copper pads
US7179738B2 (en) * 2004-06-17 2007-02-20 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
US7494041B2 (en) * 2004-06-23 2009-02-24 Intel Corporation In-situ alloyed solders, articles made thereby, and processes of making same
WO2006004809A1 (en) * 2004-06-30 2006-01-12 Unitive International Limited Methods of forming lead free solder bumps and related structures
US20060043603A1 (en) * 2004-08-31 2006-03-02 Lsi Logic Corporation Low temperature PB-free processing for semiconductor devices
CN100336215C (zh) * 2004-09-30 2007-09-05 江阴长电先进封装有限公司 微米级芯片封装结构
TWI242253B (en) * 2004-10-22 2005-10-21 Advanced Semiconductor Eng Bumping process and structure thereof
US7411303B2 (en) * 2004-11-09 2008-08-12 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
CN100424842C (zh) * 2004-11-17 2008-10-08 日本特殊陶业株式会社 布线基板的制造方法
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
GB0507887D0 (en) * 2005-04-20 2005-05-25 Rohm & Haas Elect Mat Immersion method
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7713859B2 (en) * 2005-08-15 2010-05-11 Enthone Inc. Tin-silver solder bumping in electronics manufacture
CN1933106B (zh) * 2005-09-12 2010-04-28 中芯国际集成电路制造(上海)有限公司 表面更平整的金凸点的制造方法
JP4890835B2 (ja) * 2005-10-28 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
KR100722645B1 (ko) * 2006-01-23 2007-05-28 삼성전기주식회사 반도체 패키지용 인쇄회로기판 및 그 제조방법
TW200731430A (en) * 2006-02-08 2007-08-16 Jung-Tang Huang Controllable method for manufacturing uniform planarity of plating-based solder bumps on multi-layer flip chip used in the three-dimensional packaging
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
JP5162851B2 (ja) * 2006-07-14 2013-03-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4354469B2 (ja) * 2006-08-11 2009-10-28 シャープ株式会社 半導体装置および半導体装置の製造方法
DE102007021009A1 (de) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
DE102006051491A1 (de) * 2006-10-31 2008-05-15 Advanced Micro Devices, Inc., Sunnyvale Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
JP5260094B2 (ja) 2007-03-12 2013-08-14 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． フェノール系ポリマー及びこれを含有するフォトレジスト
US8404160B2 (en) 2007-05-18 2013-03-26 Applied Nanotech Holdings, Inc. Metallic ink
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
JP4708399B2 (ja) * 2007-06-21 2011-06-22 新光電気工業株式会社 電子装置の製造方法及び電子装置
US20090008764A1 (en) * 2007-07-02 2009-01-08 Hsin-Hui Lee Ultra-Thin Wafer-Level Contact Grid Array
SG152101A1 (en) * 2007-11-06 2009-05-29 Agency Science Tech & Res An interconnect structure and a method of fabricating the same
US7847399B2 (en) * 2007-12-07 2010-12-07 Texas Instruments Incorporated Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
US7807572B2 (en) * 2008-01-04 2010-10-05 Freescale Semiconductor, Inc. Micropad formation for a semiconductor
JP4724192B2 (ja) * 2008-02-28 2011-07-13 株式会社東芝 電子部品の製造方法
US8506849B2 (en) 2008-03-05 2013-08-13 Applied Nanotech Holdings, Inc. Additives and modifiers for solvent- and water-based metallic conductive inks
DE102008020924A1 (de) * 2008-04-25 2009-11-05 Siemens Aktiengesellschaft Modul mit Niedertemperatur-Lötverbindung und dazugehöriges Verfahren zur Herstellung
US8197612B2 (en) * 2008-04-29 2012-06-12 International Business Machines Corporation Optimization of metallurgical properties of a solder joint
US9730333B2 (en) 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
US8143158B2 (en) * 2008-09-29 2012-03-27 Intel Corporation Method and device of preventing delamination of semiconductor layers
CN101740420B (zh) * 2008-11-05 2011-11-09 中芯国际集成电路制造(上海)有限公司 铜支柱制作工艺
US7915741B2 (en) * 2009-02-24 2011-03-29 Unisem Advanced Technologies Sdn. Bhd. Solder bump UBM structure
EP2412007B1 (en) 2009-03-27 2020-07-22 Ishihara Chemical Co., Ltd. Buffer layer to enhance photo and/or laser sintering
CN101908516B (zh) * 2009-06-04 2011-12-28 中芯国际集成电路制造(上海)有限公司 倒装芯片锡银凸块结构及其制造方法
US8422197B2 (en) 2009-07-15 2013-04-16 Applied Nanotech Holdings, Inc. Applying optical energy to nanoparticles to produce a specified nanostructure
CN102005396B (zh) * 2009-08-28 2012-12-05 中芯国际集成电路制造(上海)有限公司 凸点制作方法以及凸点结构
TWI605310B (zh) 2009-12-15 2017-11-11 羅門哈斯電子材料有限公司 光阻劑及其使用方法
JP2011186432A (ja) 2009-12-15 2011-09-22 Rohm & Haas Electronic Materials Llc フォトレジストおよびその使用方法
US8815754B2 (en) 2009-12-15 2014-08-26 Rohm And Haas Electronics Materials Llc Photoresists and methods for use thereof
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
KR101125603B1 (ko) * 2010-02-23 2012-03-27 한국과학기술연구원 미세전극 어레이 제조방법
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
EP2405469B1 (en) * 2010-07-05 2016-09-21 ATOTECH Deutschland GmbH Method to form solder alloy deposits on substrates
CN102339767A (zh) * 2010-07-26 2012-02-01 矽品精密工业股份有限公司 半导体元件及其制造方法
US8410604B2 (en) 2010-10-26 2013-04-02 Xilinx, Inc. Lead-free structures in a semiconductor device
US20120325671A2 (en) * 2010-12-17 2012-12-27 Tel Nexx, Inc. Electroplated lead-free bump deposition
EP2472327A1 (en) 2010-12-30 2012-07-04 Rohm and Haas Electronic Materials LLC Photoresists and methods for use thereof
JP5659821B2 (ja) * 2011-01-26 2015-01-28 三菱マテリアル株式会社 Ｓｎ合金バンプの製造方法
US8496159B2 (en) 2011-06-06 2013-07-30 International Business Machines Corporation Injection molded solder process for forming solder bumps on substrates
ES2418279B1 (es) * 2011-10-10 2014-11-07 Genaro Barange Sala Soldadura sin el empleo del plomo de terminales para auriculares
JP6054612B2 (ja) * 2012-03-06 2016-12-27 ラピスセミコンダクタ株式会社 半導体集積装置
KR101932727B1 (ko) 2012-05-07 2018-12-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 이의 제조 방법
WO2014011578A1 (en) 2012-07-09 2014-01-16 Applied Nanotech Holdings, Inc. Photosintering of micron-sized copper particles
KR101574135B1 (ko) * 2013-10-10 2015-12-03 (주)포인트엔지니어링 칩 실장 방법 및 칩 패키지
CN103887276B (zh) * 2014-04-04 2016-06-01 华进半导体封装先导技术研发中心有限公司 防止凸点侧向刻蚀的凸点结构及成型方法
JPWO2016056656A1 (ja) * 2014-10-10 2017-09-14 石原ケミカル株式会社 合金バンプの製造方法
US9359687B1 (en) 2015-11-24 2016-06-07 International Business Machines Corporation Separation of alpha emitting species from plating baths
US9425164B1 (en) 2015-11-24 2016-08-23 International Business Machines Corporation Low alpha tin
US9546433B1 (en) 2015-11-24 2017-01-17 International Business Machines Corporation Separation of alpha emitting species from plating baths
CN106112162B (zh) * 2016-07-25 2018-04-17 江苏科技大学 一种用于减少锡铋焊点金属间化合物形成的方法
KR102198850B1 (ko) 2018-11-29 2021-01-05 덕산하이메탈(주) 저융점 솔더 합금 및 이를 이용하여 제조된 솔더볼
JP7336258B2 (ja) * 2019-05-15 2023-08-31 イビデン株式会社 プリント配線板およびその製造方法
JP7378247B2 (ja) * 2019-09-05 2023-11-13 イビデン株式会社 プリント配線板およびその製造方法
CN112045329B (zh) * 2020-09-07 2022-03-11 中国电子科技集团公司第二十四研究所 一种金属基板上植球的倒装焊工艺方法
CN114645243A (zh) * 2022-03-04 2022-06-21 微智医疗器械有限公司 电子元件的焊盘的处理方法和电路板组件、电子设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4159231A (en) * 1978-08-04 1979-06-26 The United States Of America As Represented By The Secretary Of The Interior Method of producing a lead dioxide coated cathode
US4721551A (en) * 1986-11-06 1988-01-26 The Regents Of The University Of California Iridium treatment of neuro-stimulating electrodes
US4922322A (en) 1989-02-09 1990-05-01 National Semiconductor Corporation Bump structure for reflow bonding of IC devices
US5039576A (en) 1989-05-22 1991-08-13 Atochem North America, Inc. Electrodeposited eutectic tin-bismuth alloy on a conductive substrate
US5229016A (en) * 1991-08-08 1993-07-20 Microfab Technologies, Inc. Method and apparatus for dispensing spherical-shaped quantities of liquid solder
US5316205A (en) 1993-04-05 1994-05-31 Motorola, Inc. Method for forming gold bump connection using tin-bismuth solder
US5410184A (en) * 1993-10-04 1995-04-25 Motorola Microelectronic package comprising tin-copper solder bump interconnections, and method for forming same
US5818699A (en) 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
WO1997028296A1 (en) 1996-01-30 1997-08-07 Naganoken Aqueous solution for forming metal complexes, tin-silver alloy plating bath, and process for producing plated object using the plating bath
US5851482A (en) 1996-03-22 1998-12-22 Korea Institute Of Machinery & Metals Tin-bismuth based lead-free solder for copper and copper alloys
US5949654A (en) 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
US5873161A (en) * 1996-07-23 1999-02-23 Minnesota Mining And Manufacturing Company Method of making a Z axis interconnect circuit
US5750017A (en) 1996-08-21 1998-05-12 Lucent Technologies Inc. Tin electroplating process
CA2214130C (en) * 1996-09-19 2003-12-02 Northern Telecom Limited Assemblies of substrates and electronic components
US6179935B1 (en) 1997-04-16 2001-01-30 Fuji Electric Co., Ltd. Solder alloys
US6117299A (en) 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
IL133091A0 (en) 1997-05-23 2001-03-19 Alpine Microsystems Inc A system and method for packaging integrated circuits
KR100219806B1 (ko) 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
JP3592486B2 (ja) 1997-06-18 2004-11-24 株式会社東芝 ハンダ付け装置
JP3296289B2 (ja) * 1997-07-16 2002-06-24 富士電機株式会社 はんだ合金
US5937320A (en) 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
JP2000054189A (ja) 1998-08-10 2000-02-22 Furukawa Electric Co Ltd:The Ｓｎ−Ｂｉ系はんだを接合して用いられる電気・電子部品用材料、それを用いた電気・電子部品、電気・電子部品実装基板、それを用いたはんだ接合または実装方法
JP2000068410A (ja) 1998-08-20 2000-03-03 Nishihara Riko Kk Ｐｂに代わる接合材料で接合端子部にバンプメッキを施した ＢＧＡ又は ＣＳＰ等のＩＣパッケ−ジ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6959856B2 (en) 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
US7015590B2 (en) 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
US7271084B2 (en) 2003-01-10 2007-09-18 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
KR100719905B1 (ko) * 2005-12-29 2007-05-18 삼성전자주식회사 Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
US7554201B2 (en) 2005-12-29 2009-06-30 Samsung Electronics Co., Ltd. Tin-bismuth (Sn-Bi) family alloy solder and semiconductor device using the same
KR100843632B1 (ko) * 2006-01-04 2008-07-03 한양대학교 산학협력단 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법
KR100871067B1 (ko) * 2007-07-13 2008-11-27 성균관대학교산학협력단 구리 포스트 형성을 통한 고강도 솔더범프 제조방법
KR100894869B1 (ko) * 2007-09-27 2009-04-24 한국생산기술연구원 나노 입자를 포함한 2원계 합금도금을 이용한 3원계 무연 솔더 미세범프와 그 형성방법
KR101025418B1 (ko) * 2008-05-09 2011-03-28 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Also Published As

Publication number Publication date
GB2361450A (en) 2001-10-24
HK1043245A1 (en) 2002-09-06
GB0030870D0 (en) 2001-01-31
US6638847B1 (en) 2003-10-28
CN100416784C (zh) 2008-09-03
JP3748785B2 (ja) 2006-02-22
EP1148548A3 (en) 2002-01-30
JP2001308129A (ja) 2001-11-02
HK1043245B (zh) 2003-04-11
CN1320960A (zh) 2001-11-07
GB2361450B (en) 2002-06-26
EP1148548A2 (en) 2001-10-24
SG94808A1 (en) 2003-03-18

Similar Documents

Publication Publication Date Title
US6638847B1 (en) Method of forming lead-free bump interconnections
KR100334593B1 (ko) 반도체 소자 및 그 제조 방법
US8026613B2 (en) Interconnections for flip-chip using lead-free solders and having reaction barrier layers
US7932169B2 (en) Interconnection for flip-chip using lead-free solders and having improved reaction barrier layers
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
EP0690504B1 (en) Solder terminal and method of fabricating it
US5937320A (en) Barrier layers for electroplated SnPb eutectic solder joints
KR100319813B1 (ko) 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
US6476494B1 (en) Silver-tin alloy solder bumps
US6774495B2 (en) Solder terminal and fabricating method thereof
US6258703B1 (en) Reflow of low melt solder tip C4's
US6095397A (en) Solder deposit support
US6897141B2 (en) Solder terminal and fabricating method thereof
JP3412969B2 (ja) 半導体装置及びその製造方法
KR100534108B1 (ko) 무연 솔더범프 제조 방법
EP1322146A1 (en) Method of electroplating solder bumps on an organic circuit board
JP3916850B2 (ja) 半導体装置
KR100726059B1 (ko) 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성
TW502424B (en) Method of forming lead-free bump interconnections
JPH04236469A (ja) 超伝導集積回路実装用半田バンプ形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application