JP2000068410A - Ｐｂに代わる接合材料で接合端子部にバンプメッキを施した ＢＧＡ又は ＣＳＰ等のＩＣパッケ−ジ - Google Patents
Ｐｂに代わる接合材料で接合端子部にバンプメッキを施した ＢＧＡ又は ＣＳＰ等のＩＣパッケ−ジInfo
- Publication number
- JP2000068410A JP2000068410A JP10249090A JP24909098A JP2000068410A JP 2000068410 A JP2000068410 A JP 2000068410A JP 10249090 A JP10249090 A JP 10249090A JP 24909098 A JP24909098 A JP 24909098A JP 2000068410 A JP2000068410 A JP 2000068410A
- Authority
- JP
- Japan
- Prior art keywords
- csp
- bga
- alloy
- plating
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【目的】 本発明はPbに代わる接合材料で接合端子部に
バンプメッキを施した BGA又はCSP 等のICパッケ−ジに
関するもので、電子機器に使用する各種の電子部品から
有害なメッキ材料を除去して環境保護に役立つようにす
る。 【構成】 Pbに代わる接合材料で接合端子部にバンプメ
ッキを施した BGA又はCSP 等のICパッケ−ジにおいて、
BGA又はCSP の接続端子部分にSn（錫）をベ−スとし、
In（インジウム）、Zn（亜鉛），Bi（ビスマス），Ag
（銀）のいずれか１種類を選択し、前記Snに対するInの
含有率を３〜５％、Snに対するZnの含有率を10〜20％，
Snに対するBiの含有率を５〜10％、Snに対するAg含有率
を５〜７％に設定し、 220°C 前後の融点で合金メッキ
を施したことを特徴とするPbに代わる接合材料で接合端
子部にバンプメッキを施した BGA又はCSP 等のICパッケ
−ジ。
バンプメッキを施した BGA又はCSP 等のICパッケ−ジに
関するもので、電子機器に使用する各種の電子部品から
有害なメッキ材料を除去して環境保護に役立つようにす
る。 【構成】 Pbに代わる接合材料で接合端子部にバンプメ
ッキを施した BGA又はCSP 等のICパッケ−ジにおいて、
BGA又はCSP の接続端子部分にSn（錫）をベ−スとし、
In（インジウム）、Zn（亜鉛），Bi（ビスマス），Ag
（銀）のいずれか１種類を選択し、前記Snに対するInの
含有率を３〜５％、Snに対するZnの含有率を10〜20％，
Snに対するBiの含有率を５〜10％、Snに対するAg含有率
を５〜７％に設定し、 220°C 前後の融点で合金メッキ
を施したことを特徴とするPbに代わる接合材料で接合端
子部にバンプメッキを施した BGA又はCSP 等のICパッケ
−ジ。
Description
【０００１】
【産業上の利用分野】本発明は、Sn（錫）とPb（鉛）か
ら成る合金半田からPbを除き、これに代わる接合材料を
用いて接合端子部にバンプメッキを施した BGA（ボ−ル
グリッドアレイ）又はCSP （チップスケ−ルパッケ−
ジ）等のIC（集積回路）パッケ−ジに関するもので、電
子機器に使用する各種の電子部品から有害なメッキ材料
を除去して環境保護に役立つようにすることを目的とす
る。
ら成る合金半田からPbを除き、これに代わる接合材料を
用いて接合端子部にバンプメッキを施した BGA（ボ−ル
グリッドアレイ）又はCSP （チップスケ−ルパッケ−
ジ）等のIC（集積回路）パッケ−ジに関するもので、電
子機器に使用する各種の電子部品から有害なメッキ材料
を除去して環境保護に役立つようにすることを目的とす
る。
【０００２】
【従来の技術】近年、アメリカやヨ−ロッパを中心に電
子機器からPbの排除が進んでいる。すなわち、電子機器
において、配線基板やリ−ドフレ−ムに対するICの各種
電子部品の接続やそれ自体が導線として用いられている
合金半田からPbを排除しようとする動きが活発化してい
る。国内においても、エレクトロニクス業界を中心に自
主的に撤廃する動きが始まっている。在来は、エレクト
ロニクス業界での半田は絶対に必要な存在であり、接合
材料としては欠かせない金属である。
子機器からPbの排除が進んでいる。すなわち、電子機器
において、配線基板やリ−ドフレ−ムに対するICの各種
電子部品の接続やそれ自体が導線として用いられている
合金半田からPbを排除しようとする動きが活発化してい
る。国内においても、エレクトロニクス業界を中心に自
主的に撤廃する動きが始まっている。在来は、エレクト
ロニクス業界での半田は絶対に必要な存在であり、接合
材料としては欠かせない金属である。
【０００３】
【発明が解決しようとする課題】ところが、上記の電子
部品に欠かすことができない接合材料としての半田はSn
とPbの合金であるために電子機器類が廃棄された場合、
半田によって固定されている被実装物を搭載している電
子部品を外さない限り、廃棄場所からPbが流出して地下
水に滲入して公害問題が発生する。
部品に欠かすことができない接合材料としての半田はSn
とPbの合金であるために電子機器類が廃棄された場合、
半田によって固定されている被実装物を搭載している電
子部品を外さない限り、廃棄場所からPbが流出して地下
水に滲入して公害問題が発生する。
【０００４】
【課題を解決するための手段】そこで、本発明は従来技
術の課題を解決すると共に、発明の目的を達成するため
に、電子部品の実装にあたって、Pb以外の接合材料を用
いて、Cn-Pb と同等又はそれ以上の合金メッキを施した
ICパッケ−ジを提供するものである。
術の課題を解決すると共に、発明の目的を達成するため
に、電子部品の実装にあたって、Pb以外の接合材料を用
いて、Cn-Pb と同等又はそれ以上の合金メッキを施した
ICパッケ−ジを提供するものである。
【０００５】本発明の第１は、Pbに代わる接合材料で接
合端子部にバンプメッキを施した BGA又はCSP 等のICパ
ッケ−ジにおいて、Pbに代わる接合材料で接合端子部に
バンプメッキを施した BGA又はCSP 等のICパッケ−ジに
おいて、 BGA又はCSP の接続端子部分にSn（錫）をベ−
スとし、In（インジウム）、Zn（亜鉛），Bi（ビスマ
ス），Ag（銀）のいずれか１種類を選択し、前記Snに対
するInの含有率を３〜５％、Snに対するZnの含有率を10
〜20％，Snに対するBiの含有率を５〜10％、Snに対する
Ag含有率を５〜７％に設定し、 220°C 前後の融点で合
金メッキを施したものである。
合端子部にバンプメッキを施した BGA又はCSP 等のICパ
ッケ−ジにおいて、Pbに代わる接合材料で接合端子部に
バンプメッキを施した BGA又はCSP 等のICパッケ−ジに
おいて、 BGA又はCSP の接続端子部分にSn（錫）をベ−
スとし、In（インジウム）、Zn（亜鉛），Bi（ビスマ
ス），Ag（銀）のいずれか１種類を選択し、前記Snに対
するInの含有率を３〜５％、Snに対するZnの含有率を10
〜20％，Snに対するBiの含有率を５〜10％、Snに対する
Ag含有率を５〜７％に設定し、 220°C 前後の融点で合
金メッキを施したものである。
【０００６】本発明の第２は、Pbに代わる接合材料で接
合端子部にバンプメッキを施した BGA又はCSP 等のICパ
ッケ−ジにおいて、 BGA又はCSP の接続端子部分にSnが
97〜95％に対してIn（インジウム）が３〜５％の含有率
からなり、 220°C 前後の融点で合金メッキを施したも
のである。
合端子部にバンプメッキを施した BGA又はCSP 等のICパ
ッケ−ジにおいて、 BGA又はCSP の接続端子部分にSnが
97〜95％に対してIn（インジウム）が３〜５％の含有率
からなり、 220°C 前後の融点で合金メッキを施したも
のである。
【０００７】本発明の第３は、Pbに代わる接合材料で接
合端子部にバンプメッキを施した BGA又は CSP等のICパ
ッケ−ジにおいて、 BGA又はCSP の接続端子部分にSnが
80〜90％に対してZn（亜鉛）が20〜10％の含有率からな
り、 220°C 前後の融点で合金メッキを施したものであ
る。
合端子部にバンプメッキを施した BGA又は CSP等のICパ
ッケ−ジにおいて、 BGA又はCSP の接続端子部分にSnが
80〜90％に対してZn（亜鉛）が20〜10％の含有率からな
り、 220°C 前後の融点で合金メッキを施したものであ
る。
【０００８】本発明の第４は、Pbに代わる接合材料で接
合端子部にバンプメッキを施した BGA又はCSP 等のICパ
ッケ−ジにおいて、 BGAまたはCSP の接続端子部分にSn
が95〜90％に対してBi（ビスマス）が５〜10％の含有率
からなり、 220°C 前後の融点で合金でメッキを施した
ものである。
合端子部にバンプメッキを施した BGA又はCSP 等のICパ
ッケ−ジにおいて、 BGAまたはCSP の接続端子部分にSn
が95〜90％に対してBi（ビスマス）が５〜10％の含有率
からなり、 220°C 前後の融点で合金でメッキを施した
ものである。
【０００９】本発明の第５は、Pbに代わる接合材料で接
合端子部にバンプメッキを施した BGA又はCSP 等のICパ
ッケ−ジにおいて、 BGA又はCSP の接続端子部分にSnが
90〜93％に対してAg（銀）が５〜７％の含有率からな
り、 220°C 前後の融点で合金メッキを施したものであ
る。
合端子部にバンプメッキを施した BGA又はCSP 等のICパ
ッケ−ジにおいて、 BGA又はCSP の接続端子部分にSnが
90〜93％に対してAg（銀）が５〜７％の含有率からな
り、 220°C 前後の融点で合金メッキを施したものであ
る。
【００１０】
【作用】上記手段に基づく作用を説明する。すなわち、
BGA又はCSP のボ−ルリ−ドICパッケ−ジタイプにおい
ては、LSI チップまたはICチップをプリント配線基板に
モ−ルディング（樹脂封止）し、そのプリント配線基板
の下面の電極パタ−ンにPbを除くメッキ材料から成るボ
−ルリ−ドを設け、これに対峙する基台となるプリント
配線基板の電極パタ−ンに接合して固着する。この場合
の合金メッキ材料は、ICパッケ−ジのアウタ−リ−ドの
それと同じものを用いる。
BGA又はCSP のボ−ルリ−ドICパッケ−ジタイプにおい
ては、LSI チップまたはICチップをプリント配線基板に
モ−ルディング（樹脂封止）し、そのプリント配線基板
の下面の電極パタ−ンにPbを除くメッキ材料から成るボ
−ルリ−ドを設け、これに対峙する基台となるプリント
配線基板の電極パタ−ンに接合して固着する。この場合
の合金メッキ材料は、ICパッケ−ジのアウタ−リ−ドの
それと同じものを用いる。
【００１１】この場合、SnとInの合金メッキにあって
は、そのSnとInの合金の共晶組成はSn＝47.2％であり、
共晶点は 117°C ときわめて低いが、本発明にあって
は、Inの含有率を３〜５％にして 220°C 前後の融点で
前記のメッキを施す。
は、そのSnとInの合金の共晶組成はSn＝47.2％であり、
共晶点は 117°C ときわめて低いが、本発明にあって
は、Inの含有率を３〜５％にして 220°C 前後の融点で
前記のメッキを施す。
【００１２】次に、SnとZnの合金メッキにあっては、そ
のSnとZnの合金の共晶組成はSn＝85％であり、共晶点は
198°C を示すが、本発明にあっては、Znの含有率を10
〜20％にして 220°C 前後の融点で前記のメッキを施
す。
のSnとZnの合金の共晶組成はSn＝85％であり、共晶点は
198°C を示すが、本発明にあっては、Znの含有率を10
〜20％にして 220°C 前後の融点で前記のメッキを施
す。
【００１３】また、SnとBiの合金メッキにあっては、そ
のSnとBiの合金の共晶組成はSn＝40％であり、共晶点は
140°C となるが、本発明にあっては、Biの含有率を５
〜10％にして融点が 220°C 前後で前記のメッキを施す
ようにする。
のSnとBiの合金の共晶組成はSn＝40％であり、共晶点は
140°C となるが、本発明にあっては、Biの含有率を５
〜10％にして融点が 220°C 前後で前記のメッキを施す
ようにする。
【００１４】そして、SnとAgの合金メッキにあっては、
そのSnとAgの合金の共晶組成はSn＝96.5％であり、共晶
点は 221°C であり、Agの含有量が 3.5％において、 2
21°C の融点になるが、本発明にあっては、Agの含有量
を 3.5％として 220°C 前後でメッキを行う。
そのSnとAgの合金の共晶組成はSn＝96.5％であり、共晶
点は 221°C であり、Agの含有量が 3.5％において、 2
21°C の融点になるが、本発明にあっては、Agの含有量
を 3.5％として 220°C 前後でメッキを行う。
【００１５】
【実施例】以下、本発明の実施例を図面を以て説明す
る。図において、１はICチップ又はLSIチップを実装し
た BGA又はCSP パッケ−ジ、２はそのチップの下面に設
けたBGA又はCSP の外部接続端子となる半田ボ−ルバン
プメッキ、３はプリント配線基板、４はそのプリント配
線基板の電極である。５はICチップ又は LSIチップ１を
保持するパッケ−ジ側のプリント配線基板、６は接続ワ
イヤ−、７はそのパッケ−ジ側のプリント配線基板平面
のヒ−トシンク、８はパッケ−ジ側のプリント配線基板
の底面側から詰めてある樹脂封止である。
る。図において、１はICチップ又はLSIチップを実装し
た BGA又はCSP パッケ−ジ、２はそのチップの下面に設
けたBGA又はCSP の外部接続端子となる半田ボ−ルバン
プメッキ、３はプリント配線基板、４はそのプリント配
線基板の電極である。５はICチップ又は LSIチップ１を
保持するパッケ−ジ側のプリント配線基板、６は接続ワ
イヤ−、７はそのパッケ−ジ側のプリント配線基板平面
のヒ−トシンク、８はパッケ−ジ側のプリント配線基板
の底面側から詰めてある樹脂封止である。
【００１６】前記の被メッキ部位に施す合金メッキとし
ては、半田の成分SnとPbのうち、Pb以外のメッキ材質で
あるが、その成分は次の通りである。第１の例は、Sn＝
97〜95％に対してIn＝３〜５％、第２の例は、Sn＝90〜
80％に対してZn＝10〜20％、第３の例は、Sn＝95〜90％
に対してBi＝５〜10％、第４の例は、Sn＝95〜93％に対
してAg＝５〜７％の割合に設定してある。
ては、半田の成分SnとPbのうち、Pb以外のメッキ材質で
あるが、その成分は次の通りである。第１の例は、Sn＝
97〜95％に対してIn＝３〜５％、第２の例は、Sn＝90〜
80％に対してZn＝10〜20％、第３の例は、Sn＝95〜90％
に対してBi＝５〜10％、第４の例は、Sn＝95〜93％に対
してAg＝５〜７％の割合に設定してある。
【００１７】
【具体的な工程例】（１）ICの組立工程 基台となる PWB３の下面に半田ボ−ルバンプメッキ
２を施す。 ICチップ又は LSIチップ１をプリント配線基板３に
ダイヤボンディングする。 ICチップ又は LSIチップ１とプリント配線基板３に
接続ワイヤ−６を接続する。 プリント配線基板３にICチップ又は LSIチップチッ
プ１及び接続ワイヤ−６に樹脂封止８を行う。 必要に応じてICチップ又は LSIチップ１の直上に位
置する樹脂封止の表面にシ−トシンク７を施す。
２を施す。 ICチップ又は LSIチップ１をプリント配線基板３に
ダイヤボンディングする。 ICチップ又は LSIチップ１とプリント配線基板３に
接続ワイヤ−６を接続する。 プリント配線基板３にICチップ又は LSIチップチッ
プ１及び接続ワイヤ−６に樹脂封止８を行う。 必要に応じてICチップ又は LSIチップ１の直上に位
置する樹脂封止の表面にシ−トシンク７を施す。
【００１８】
【発明の効果】本発明は、上記の構成であるから、Pbに
代わる接合材料で接合端子部にバンプメッキを施した B
GA又はCSP の生産において、電子部品に欠かすことがで
きない接合材料としての半田付け材料から、Pbを除去す
ることによって、不用となった電子機器を廃棄した場合
に、Pbが流出して地下水に滲入して公害問題が発生する
おそれをなくすことができる。そして、電子部品の実装
にあたって半田の成分Sn-Pb のうち、Pbを使用しなくて
も、そのPb以外の接合材料を用いて、その半田と同等ま
たはそれ以上の合金メッキを得ることがてきる。
代わる接合材料で接合端子部にバンプメッキを施した B
GA又はCSP の生産において、電子部品に欠かすことがで
きない接合材料としての半田付け材料から、Pbを除去す
ることによって、不用となった電子機器を廃棄した場合
に、Pbが流出して地下水に滲入して公害問題が発生する
おそれをなくすことができる。そして、電子部品の実装
にあたって半田の成分Sn-Pb のうち、Pbを使用しなくて
も、そのPb以外の接合材料を用いて、その半田と同等ま
たはそれ以上の合金メッキを得ることがてきる。
【図１】 本発明に係るPbに代わる接合材料で接合端子
部にバンプメッキを施した BGA又はCSP 等のICパッケ−
ジの縦断面図である。
部にバンプメッキを施した BGA又はCSP 等のICパッケ−
ジの縦断面図である。
１ ICチップ又は LSIチップ ２ 半田ボ−ルバンプメッキ ３ プリント配線基板 ４ プリント配線基板の電極 ５ ICチップ又は LSIチップを保持するパッケ−ジ側の
プリント配線基板 ６ 接続ワイヤ− ７ ヒ−トシンク ８ 樹脂封止
プリント配線基板 ６ 接続ワイヤ− ７ ヒ−トシンク ８ 樹脂封止
Claims (5)
- 【請求項１】 Pbに代わる接合材料で接合端子部にバン
プメッキを施した BGA又はCSP 等のICパッケ−ジにおい
て、 BGA又はCSP の接続端子部分にSn（錫）をベ−スと
し、In（インジウム）、Zn（亜鉛），Bi（ビスマス），
Ag（銀）のいずれか１種類を選択し、前記Snに対するIn
の含有率を３〜５％、Snに対するZnの含有率を10〜20
％，Snに対するBiの含有率を５〜10％、Snに対するAg含
有率を５〜７％に設定し、 220°C 前後の融点で合金メ
ッキを施したことを特徴とするPbに代わる接合材料で接
合端子部にバンプメッキを施した BGA又はCSP 等のICパ
ッケ−ジ。 - 【請求項２】 BGA又はCSP の接続端子部分にSnが97〜
95％に対してInが３〜５％の含有率からなり、融点が 2
20°C 前後の合金でメッキを施したことを特徴とするPb
に代わる接合材料で接合端子部にバンプメッキを施した
BGA又はCSP等のICパッケ−ジ。 - 【請求項３】 BGA又はCSP の接続端子部分にSnが80〜
90％に対してZnが20〜10％の含有率からなり、融点が 2
20°C 前後の合金でメッキを施したことを特徴とするPb
に代わる接合材料で接合端子部にバンプメッキを施した
BGA又はCSP等のICパッケ−ジ。 - 【請求項４】 BGA又はCSP の接続端子部分にSnが95〜
90％に対してBiが５〜10％の含有率からなり、融点が 2
20°C 前後の合金でメッキを施したことを特徴とするPb
に代わる接合材料で接合端子部にバンプメッキを施した
BGA又はCSP等のICパッケ−ジ。 - 【請求項５】 BGA又はCSP の接続端子部分にSnが90〜
93％に対してAgが５〜７％の含有率からなり、融点が 2
20°C 前後の合金でメッキを施したことを特徴とするPb
に代わる接合材料で接合端子部にバンプメッキを施した
BGA又はCSP等のICパッケ−ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10249090A JP2000068410A (ja) | 1998-08-20 | 1998-08-20 | Ｐｂに代わる接合材料で接合端子部にバンプメッキを施した ＢＧＡ又は ＣＳＰ等のＩＣパッケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10249090A JP2000068410A (ja) | 1998-08-20 | 1998-08-20 | Ｐｂに代わる接合材料で接合端子部にバンプメッキを施した ＢＧＡ又は ＣＳＰ等のＩＣパッケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068410A true JP2000068410A (ja) | 2000-03-03 |
Family
ID=17187845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10249090A Pending JP2000068410A (ja) | 1998-08-20 | 1998-08-20 | Ｐｂに代わる接合材料で接合端子部にバンプメッキを施した ＢＧＡ又は ＣＳＰ等のＩＣパッケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068410A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1148548A3 (en) * | 2000-04-19 | 2002-01-30 | Advanced Interconnect Technology Ltd. | Method of forming lead-free bump interconnections |
| WO2017199680A1 (ja) * | 2016-05-19 | 2017-11-23 | 株式会社デンソー | 電子部品、電子装置、電子部品の製造方法および電子装置の製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62287647A (ja) * | 1986-06-06 | 1987-12-14 | Matsushita Electric Ind Co Ltd | 半導体チツプの接続バンプ |
| JPH08132279A (ja) * | 1994-11-01 | 1996-05-28 | Mitsui Mining & Smelting Co Ltd | 熱交換器用はんだ合金 |
| JPH08224689A (ja) * | 1994-12-07 | 1996-09-03 | Wieland Werke Ag | 無鉛半田およびその使用 |
| JPH08243782A (ja) * | 1995-03-08 | 1996-09-24 | Toshiba Corp | はんだ合金およびそれを用いたはんだ付け方法 |
| JPH09181125A (ja) * | 1995-12-22 | 1997-07-11 | Internatl Business Mach Corp <Ibm> | 無鉛はんだを使用する相互接続構造 |
| JPH09260427A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | 半導体装置、回路基板及び電子回路装置 |
-
1998
- 1998-08-20 JP JP10249090A patent/JP2000068410A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62287647A (ja) * | 1986-06-06 | 1987-12-14 | Matsushita Electric Ind Co Ltd | 半導体チツプの接続バンプ |
| JPH08132279A (ja) * | 1994-11-01 | 1996-05-28 | Mitsui Mining & Smelting Co Ltd | 熱交換器用はんだ合金 |
| JPH08224689A (ja) * | 1994-12-07 | 1996-09-03 | Wieland Werke Ag | 無鉛半田およびその使用 |
| JPH08243782A (ja) * | 1995-03-08 | 1996-09-24 | Toshiba Corp | はんだ合金およびそれを用いたはんだ付け方法 |
| JPH09181125A (ja) * | 1995-12-22 | 1997-07-11 | Internatl Business Mach Corp <Ibm> | 無鉛はんだを使用する相互接続構造 |
| JPH09260427A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | 半導体装置、回路基板及び電子回路装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1148548A3 (en) * | 2000-04-19 | 2002-01-30 | Advanced Interconnect Technology Ltd. | Method of forming lead-free bump interconnections |
| US6638847B1 (en) | 2000-04-19 | 2003-10-28 | Advanced Interconnect Technology Ltd. | Method of forming lead-free bump interconnections |
| CN100416784C (zh) * | 2000-04-19 | 2008-09-03 | 卓联科技有限公司 | 形成无铅凸点互连的方法 |
| WO2017199680A1 (ja) * | 2016-05-19 | 2017-11-23 | 株式会社デンソー | 電子部品、電子装置、電子部品の製造方法および電子装置の製造方法 |
| JP2017208489A (ja) * | 2016-05-19 | 2017-11-24 | 株式会社デンソー | 電子部品、電子装置、電子部品の製造方法および電子装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4799997B2 (ja) | 電子機器用プリント板の製造方法およびこれを用いた電子機器 | |
| JP2002280396A (ja) | 電子機器および半導体装置および半導体モジュール | |
| JP4096992B2 (ja) | 半導体モジュールの製造方法 | |
| EP2092560B1 (en) | Lead-free solder alloy for printed circuit board assemblies for high-temperature environments | |
| KR20160148726A (ko) | 면 실장 부품의 솔더링 방법 및 면 실장 부품 | |
| KR20080066552A (ko) | 전자부품 땜납 방법 및 전자부품 땜납 구조 | |
| JP3827322B2 (ja) | 鉛フリーはんだ合金 | |
| JP2004141910A (ja) | 鉛フリーはんだ合金 | |
| US4731130A (en) | Soldering composition | |
| JP3849842B2 (ja) | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 | |
| US20060242825A1 (en) | Method of making a circuitized substrate | |
| JP2002261104A (ja) | 半導体装置および電子機器 | |
| JP2002359462A (ja) | 電子部品の実装方法および実装構造体、メタルマスク | |
| JP4366838B2 (ja) | 電子回路モジュールの製造方法 | |
| US20090301760A1 (en) | Method of Soldering a Module Board | |
| JP2000068410A (ja) | Ｐｂに代わる接合材料で接合端子部にバンプメッキを施した ＢＧＡ又は ＣＳＰ等のＩＣパッケ−ジ | |
| JP4339723B2 (ja) | 半導体装置およびその製造方法、電子装置ならびに実装構造体 | |
| Yang et al. | The impact of lead‐free soldering on electronics packages | |
| JP2006152312A (ja) | 封止材料、はんだ付け用フラックス、はんだぺースト、電子部品装置、電子回路モジュール及び電子回路装置 | |
| JP2000332403A (ja) | 電子部品の実装構造及び電子部品の実装方法 | |
| JP2000101014A (ja) | 半導体装置 | |
| JP4071049B2 (ja) | 鉛フリー半田ペースト | |
| JP3812800B2 (ja) | 封止材料、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール及び電子回路装置 | |
| JPH11320176A (ja) | はんだペースト | |
| JP3852377B2 (ja) | 鉛フリーはんだ合金 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |