JP2017208489A - 電子部品、電子装置、電子部品の製造方法および電子装置の製造方法 - Google Patents
電子部品、電子装置、電子部品の製造方法および電子装置の製造方法 Download PDFInfo
- Publication number
- JP2017208489A JP2017208489A JP2016100856A JP2016100856A JP2017208489A JP 2017208489 A JP2017208489 A JP 2017208489A JP 2016100856 A JP2016100856 A JP 2016100856A JP 2016100856 A JP2016100856 A JP 2016100856A JP 2017208489 A JP2017208489 A JP 2017208489A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- main surface
- hole
- electronic component
- pad portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000007769 metal material Substances 0.000 claims abstract description 45
- 238000002844 melting Methods 0.000 claims abstract description 44
- 230000008018 melting Effects 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims description 61
- 239000002184 metal Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 23
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 239000007790 solid phase Substances 0.000 claims description 5
- 239000000470 constituent Substances 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000011148 porous material Substances 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
第1実施形態について図面を参照しつつ説明する。まず、本実施形態の電子装置の構造について説明する。本実施形態の電子装置は、図1に示されるように、電子部品10が被実装部材50に搭載されて構成されている。
第2実施形態について説明する。本実施形態は、第1実施形態に対して、蓋部60の形成方法を変更したものであり、その他に関しては第1実施形態と同様であるため、説明を省略する。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
11 基板
12 構成部材
11a 第1主面
11b 第2主面
41 孔部
42 電極
50 被実装部材
51 被実装基板
51a 一面
60 蓋部
Claims (10)
- 電極(42)を有し、当該電極が被実装部材(50)に形成されたパッド部(54)と電気的に接続される電子部品において、
第1主面(11a)および前記第1主面と反対側の第2主面(11b)を有する主基板(11)を備える構成部材(12)と、
前記構成部材に形成された、前記主基板の第2主面側が開口部とされていると共に前記第1主面側が底部とされた孔部(40)に配置され、金属材料で構成されている前記電極と、を備え、
前記主基板の第2主面側には、前記孔部における開口部を閉塞すると共に前記電極と電気的に接続され、前記電極を構成する金属材料よりも融点の高い金属材料で構成された蓋部(60)が形成されており、
前記電極は、前記蓋部を介して前記パッド部と電気的に接続される電子部品。 - 前記電極は、はんだで構成されている請求項1に記載の電子部品。
- 電極(42)を有する電子部品(10)と、前記電極と電気的に接続されるパッド部(54)が形成された被実装部材(50)とを備える電子装置において、
前記電子部品は、第1主面(11a)および前記第1主面と反対側の第2主面(11b)を有する主基板(11)を備える構成部材(12)と、前記構成部材に形成された、前記主基板の第2主面側が開口部とされていると共に前記第1主面側が底部とされた孔部(40)に配置され、金属材料で構成されている前記電極と、を備え、
前記被実装部材は、前記パッド部が前記基板の第2主面と対向する一面(51a)側に形成された被実装基板(51)を有し、
前記電極と前記パッド部との間には、前記孔部における開口部を閉塞すると共に前記電極と電気的に接続され、かつ前記電極を構成する金属材料よりも融点の高い金属材料で構成された蓋部(60)が形成され、
前記電極と前記パッド部とは、前記蓋部を介して電気的に接続されている電子装置。 - 前記電極は、はんだで構成されている請求項3に記載の電子装置。
- 電極(42)を有し、当該電極が被実装部材(50)に形成されたパッド部(54)と電気的に接続される電子部品の製造方法において、
第1主面(11a)および前記第1主面と反対側の第2主面(11b)を有する主基板(11)を備える構成部材(12)を用意することと、
前記構成部材に対し、前記主基板の第2主面側が開口部となると共に前記主基板の第1主面側が底部となる孔部(40)を形成することと、
前記孔部に溶融金属を充填し、当該溶融金属を冷却することで前記孔部に前記電極を形成することと、
前記電極を構成する金属材料の融点未満の温度条件下において、前記主基板の第2主面側に、前記孔部における開口部を閉塞すると共に前記電極と電気的に接続され、前記電極を構成する金属材料よりも融点の高い金属材料で構成される金属膜(60)を形成することと、
前記孔部における前記第2主面側の開口部の閉塞が維持されるように、前記金属膜をパターニングすることと、を行う電子部品の製造方法。 - 前記孔部に前記電極を形成することでは、はんだを溶融した溶融金属を充填する請求項5に記載の電子部品の製造方法。
- 電極(42)を有する電子部品(10)と、前記電極と電気的に接続されるパッド部(54)が形成された被実装部材(50)とを備える電子装置の製造方法において、
第1主面(11a)および前記第1主面と反対側の第2主面(11b)を有する主基板(11)を備える構成部材(12)を用意することと、
前記構成部材に対し、前記主基板の第2主面側が開口部となると共に前記主基板の第1主面側が底部となる孔部(40)を形成することと、
前記孔部に溶融金属を充填し、当該溶融金属を冷却することで前記孔部に前記電極を形成することと、
一面(51a)を有し、当該一面側に前記パッド部が形成された被実装基板(51)を有する前記被実装部材を用意することと、
前記電極と前記パッド部とが電気的に接続されるように、前記被実装部材上に前記電子部品を搭載することと、を行い、
前記被実装部材に前記電子部品を搭載することでは、前記電極のうちの前記主基板の第2主面側から露出する部分と前記パッド部とが当接するように、前記被実装部材上に前記電子部品を搭載して積層体(70)を構成することと、前記電極を構成する金属材料の融点未満の温度に維持しつつ、前記被実装部材と前記電子部品との積層方向に前記積層体を加圧することにより、前記電極を構成する金属原子と前記パッド部を構成する金属原子とを固相拡散させて前記孔部における前記第2主面側の開口部を閉塞する蓋部(60)を形成しつつ、当該蓋部を介して前記電極と前記パッド部とを電気的、機械的に接続することを行う電子装置の製造方法。 - 前記電極を形成すること、および前記被実装部材を用意することでは、前記被実装部材上に前記電子部品を搭載することの際、前記積層方向から視たとき、前記パッド部の平面形状が前記電極の平面形状より大きくなるように、前記パッド部および前記電極を形成する請求項7に記載の電子装置の製造方法。
- 前記孔部を形成することの後であって、前記電極を形成することの前に、前記基板の第2主面側に絶縁膜(30)を形成することを行い、
前記電極を形成することの後であって、前記被実装部材上に前記電子部品を搭載することの前に、前記絶縁膜を薄くすることにより、前記電極の一部を前記絶縁膜から突出させることを行う請求項7または8に記載の電子装置の製造方法。 - 前記孔部に前記電極を形成することでは、はんだを溶融した溶融金属を充填する請求項7ないし9のいずれか1つに記載の電子装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016100856A JP6551301B2 (ja) | 2016-05-19 | 2016-05-19 | 電子装置、および電子装置の製造方法 |
PCT/JP2017/015875 WO2017199680A1 (ja) | 2016-05-19 | 2017-04-20 | 電子部品、電子装置、電子部品の製造方法および電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016100856A JP6551301B2 (ja) | 2016-05-19 | 2016-05-19 | 電子装置、および電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017208489A true JP2017208489A (ja) | 2017-11-24 |
JP6551301B2 JP6551301B2 (ja) | 2019-07-31 |
Family
ID=60325129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016100856A Active JP6551301B2 (ja) | 2016-05-19 | 2016-05-19 | 電子装置、および電子装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6551301B2 (ja) |
WO (1) | WO2017199680A1 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068410A (ja) * | 1998-08-20 | 2000-03-03 | Nishihara Riko Kk | Pbに代わる接合材料で接合端子部にバンプメッキを施した BGA又は CSP等のICパッケ−ジ |
JP2001102475A (ja) * | 1999-09-29 | 2001-04-13 | Kyocera Corp | 半導体素子用パッケージおよびその実装構造 |
JP2001298111A (ja) * | 2000-04-12 | 2001-10-26 | Sharp Corp | 半導体装置、その実装構造およびその実装方法 |
JP2002043751A (ja) * | 2000-07-21 | 2002-02-08 | Toshiba Chem Corp | 多層プリント配線板 |
JP2003110243A (ja) * | 2000-12-26 | 2003-04-11 | Denso Corp | プリント基板およびその製造方法 |
WO2005093827A1 (ja) * | 2004-03-26 | 2005-10-06 | Fujikura Ltd. | 貫通配線基板及びその製造方法 |
JP2007201188A (ja) * | 2006-01-26 | 2007-08-09 | Fujitsu Ltd | 構造体および配線基板並びに配線付き構造体の製造方法 |
JP2008153366A (ja) * | 2006-12-15 | 2008-07-03 | Omron Corp | 接合装置による接合方法 |
JP2015153805A (ja) * | 2014-02-12 | 2015-08-24 | セイコーエプソン株式会社 | 配線基板の製造方法、配線基板、電子デバイス、電子機器および移動体 |
-
2016
- 2016-05-19 JP JP2016100856A patent/JP6551301B2/ja active Active
-
2017
- 2017-04-20 WO PCT/JP2017/015875 patent/WO2017199680A1/ja active Application Filing
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068410A (ja) * | 1998-08-20 | 2000-03-03 | Nishihara Riko Kk | Pbに代わる接合材料で接合端子部にバンプメッキを施した BGA又は CSP等のICパッケ−ジ |
JP2001102475A (ja) * | 1999-09-29 | 2001-04-13 | Kyocera Corp | 半導体素子用パッケージおよびその実装構造 |
JP2001298111A (ja) * | 2000-04-12 | 2001-10-26 | Sharp Corp | 半導体装置、その実装構造およびその実装方法 |
JP2002043751A (ja) * | 2000-07-21 | 2002-02-08 | Toshiba Chem Corp | 多層プリント配線板 |
JP2003110243A (ja) * | 2000-12-26 | 2003-04-11 | Denso Corp | プリント基板およびその製造方法 |
WO2005093827A1 (ja) * | 2004-03-26 | 2005-10-06 | Fujikura Ltd. | 貫通配線基板及びその製造方法 |
JP2007201188A (ja) * | 2006-01-26 | 2007-08-09 | Fujitsu Ltd | 構造体および配線基板並びに配線付き構造体の製造方法 |
JP2008153366A (ja) * | 2006-12-15 | 2008-07-03 | Omron Corp | 接合装置による接合方法 |
JP2015153805A (ja) * | 2014-02-12 | 2015-08-24 | セイコーエプソン株式会社 | 配線基板の製造方法、配線基板、電子デバイス、電子機器および移動体 |
Also Published As
Publication number | Publication date |
---|---|
WO2017199680A1 (ja) | 2017-11-23 |
JP6551301B2 (ja) | 2019-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9837382B2 (en) | Semiconductor package and manufacturing method thereof | |
JP6606331B2 (ja) | 電子装置 | |
WO2010067610A1 (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
JP2005217225A (ja) | 半導体装置及びその製造方法 | |
JP6813314B2 (ja) | 半導体装置およびその製造方法 | |
JP5183045B2 (ja) | 回路装置 | |
US8349736B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2019050302A (ja) | 半導体装置 | |
JP2008060372A (ja) | 回路装置およびその製造方法、配線基板およびその製造方法 | |
WO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
JP4712449B2 (ja) | メタルコア回路基板 | |
JP6533066B2 (ja) | 電子装置 | |
JP2018067571A (ja) | 半導体装置およびその製造方法 | |
JP6551301B2 (ja) | 電子装置、および電子装置の製造方法 | |
JP2016157901A (ja) | 電子装置 | |
JP2008198916A (ja) | 半導体装置及びその製造方法 | |
JP2018088505A (ja) | 半導体装置およびその製造方法 | |
JP2009094230A (ja) | 半導体装置及びその製造方法 | |
JP6571446B2 (ja) | 半導体装置 | |
JP6580889B2 (ja) | 半導体装置 | |
JP6730495B2 (ja) | 電子装置 | |
JP2019140343A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6557481B2 (ja) | 電子装置 | |
JP6822038B2 (ja) | 半導体装置の製造方法 | |
JP2018093074A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190617 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6551301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |