JP2017208489A - 電子部品、電子装置、電子部品の製造方法および電子装置の製造方法 - Google Patents

電子部品、電子装置、電子部品の製造方法および電子装置の製造方法 Download PDF

Info

Publication number
JP2017208489A
JP2017208489A JP2016100856A JP2016100856A JP2017208489A JP 2017208489 A JP2017208489 A JP 2017208489A JP 2016100856 A JP2016100856 A JP 2016100856A JP 2016100856 A JP2016100856 A JP 2016100856A JP 2017208489 A JP2017208489 A JP 2017208489A
Authority
JP
Japan
Prior art keywords
electrode
main surface
hole
electronic component
pad portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016100856A
Other languages
English (en)
Other versions
JP6551301B2 (ja
Inventor
優輝 稲垣
Yuuki Inagaki
優輝 稲垣
一志 浅海
Kazushi Asami
一志 浅海
悠希 大原
Yuki Ohara
悠希 大原
松井 正樹
Masaki Matsui
正樹 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016100856A priority Critical patent/JP6551301B2/ja
Priority to PCT/JP2017/015875 priority patent/WO2017199680A1/ja
Publication of JP2017208489A publication Critical patent/JP2017208489A/ja
Application granted granted Critical
Publication of JP6551301B2 publication Critical patent/JP6551301B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】孔部から電極を構成する金属材料が流出することを抑制する。【解決手段】電極42が配置された孔部40の開口部が閉塞されるように、電極42よりも融点の高い金属材料で構成された蓋部60を配置する。そして、蓋部60を介して電極42と被実装部材50のパッド部54とが電気的に接続されるようにする。これによれば、電極42よりも融点の高い金属材料で構成された蓋部60が配置されているため、電極42が溶融して孔部40から流出することを抑制できる。【選択図】図1

Description

本発明は、電子部品、電子装置、電子部品の製造方法および電子装置の製造方法に関するものである。
従来より、例えば、電子部品として、基板に孔部が形成され、当該孔部に電極が埋め込まれたものが提案されている(例えば、特許文献1参照)。なお、電極は、少なくとも一部が孔部から露出するように配置され、露出されている部分にて外部回路との電気的な接続が図れるようになっている。
このような電子部品は、基板に孔部を形成した後、孔部内に電極を構成する金属材料を溶融した溶融金属を充填し、当該溶融金属を固化して電極を形成することで構成される。なお、電極は、溶融金属を充填して固化することで形成されるため、融点の低いはんだ等の金属材料で構成される。
特開2007−208296号公報
ところで、このような電子部品は、パッド部が形成された被実装部材上に、パッド部と電極とが電気的に接続されるように搭載されて用いられる。しかしながら、上記電子部品は、電極が融点の低い金属材料で構成されているため、電子部品を被実装部材に搭載する際や使用環境等により、電極を構成する金属材料が再び溶融して孔部から流出してしまう可能性がある。
本発明は上記点に鑑み、孔部から電極を構成する金属材料が流出することを抑制できる電子部品、電子装置、電子部品の製造方法、および電子装置の製造方法を提供することを目的とする。
上記目的を達成するための請求項1では、電極(42)を有し、当該電極が被実装部材(50)に形成されたパッド部(54)と電気的に接続される電子部品において、第1主面(11a)および第1主面と反対側の第2主面(11b)を有する主基板(11)を備える構成部材(12)と、構成部材に形成された、主基板の第2主面側が開口部とされていると共に第1主面側が底部とされた孔部(40)に配置され、金属材料で構成されている電極と、を備え、主基板の第2主面側には、孔部における開口部を閉塞すると共に電極と電気的に接続され、電極を構成する金属材料よりも融点の高い金属材料で構成された蓋部(60)が形成されており、電極は、蓋部を介してパッド部と電気的に接続されている。
これによれば、孔部を閉塞する蓋部が形成されており、当該蓋部が電極よりも融点の高い金属材料で構成されているため、電子部品を被実装部材に搭載する際において、電極が溶融して孔部から流出することを抑制できる。また、この電子部品を被実装部材に搭載して電子装置を構成した後は、電子装置が電極を構成する金属材料の融点以上の温度で使用される場合等において、電極が溶融して孔部から流出することを抑制できる。
また、請求項3では、電極(42)を有する電子部品(10)と、電極と電気的に接続されるパッド部(54)が形成された被実装部材(50)とを備える電子装置において、電子部品は、第1主面(11a)および第1主面と反対側の第2主面(11b)を有する主基板(11)を備える構成部材(12)と、構成部材に形成された、主基板の第2主面側が開口部とされていると共に第1主面側が底部とされた孔部(40)に配置され、金属材料で構成されている電極と、を備え、被実装部材は、パッド部が基板の第2主面と対向する一面(51a)側に形成された被実装基板(51)を有し、電極とパッド部との間には、孔部における開口部を閉塞すると共に電極と電気的に接続され、かつ電極を構成する金属材料よりも融点の高い金属材料で構成された蓋部(60)が形成され、電極とパッド部とは、蓋部を介して電気的に接続されている。
これによれば、電子装置が電極を構成する金属材料の融点以上の温度で使用される場合等において、電極が溶融して孔部から流出することを抑制できる。
さらに、請求項5では、電極(42)を有し、当該電極が被実装部材(50)に形成されたパッド部(54)と電気的に接続される電子部品の製造方法において、第1主面(11a)および第1主面と反対側の第2主面(11b)を有する主基板(11)を有する構成部材(12)を用意することと、構成部材に対し、主基板の第2主面側が開口部となると共に主基板の第1主面側が底部となる孔部(40)を形成することと、孔部に溶融金属を充填し、当該溶融金属を冷却することで孔部に電極を形成することと、電極を構成する金属材料の融点未満の温度条件下において、主基板の第2主面側に、孔部における開口部を閉塞すると共に電極と電気的に接続され、電極を構成する金属材料よりも融点の高い金属材料で構成される金属膜(60)を形成することと、孔部における第2主面側の開口部の閉塞が維持されるように、金属膜をパターニングすることと、を行うこととしている。
これによれば、電極よりも融点の高い金属材料で蓋部を形成しているため、電子部品を被実装部材に搭載する際において、電極が溶融して孔部から流出することを抑制できる。また、電極を構成する金属材料の融点未満の温度条件下において当該蓋部を形成するため、蓋部を形成する際に電極が溶融して孔部から流出することも抑制できる。
そして、請求項7では、電極(42)を有する電子部品(10)と、電極と電気的に接続されるパッド部(54)が形成された被実装部材(50)とを備える電子装置の製造方法において、第1主面(11a)および第1主面と反対側の第2主面(11b)を有する主基板(11)を備える構成部材(12)を用意することと、構成部材に対し、主基板の第2主面側が開口部となると共に主基板の第1主面側が底部となる孔部(40)を形成することと、孔部に溶融金属を充填し、当該溶融金属を冷却することで孔部に電極を形成することと、一面(51a)を有し、当該一面側にパッド部が形成された被実装基板(51)を有する被実装部材を用意することと、電極とパッド部とが電気的に接続されるように、被実装部材上に電子部品を搭載することと、を行い、被実装部材に電子部品を搭載することでは、電極のうちの主基板の第2主面側から露出する部分とパッド部とが当接するように、被実装部材上に電子部品を搭載して積層体(70)を構成することと、電極を構成する金属材料の融点未満の温度に維持しつつ、被実装部材と電子部品との積層方向に積層体を加圧することにより、電極を構成する金属原子とパッド部を構成する金属原子とを固相拡散させて孔部における第2主面側の開口部を閉塞する蓋部(70)を形成しつつ、当該蓋部を介して電極とパッド部とを電気的、機械的に接続することを行うこととしている。
これによれば、電極よりも融点の高い金属材料で蓋部を形成しているため、電子装置が電極を構成する金属材料の融点以上の温度で使用される場合等において、電極が溶融して孔部から流出することを抑制できる。さらに、電極を構成する金属材料の融点未満の温度条件下において当該蓋部を形成するため、蓋部を形成する際に電極が溶融して孔部から流出することも抑制できる。また、電極を構成する金属材料の融点未満の温度に維持しつつ、被実装部材と電子部品との積層方向に積層体を加圧することにより、蓋部を形成することと、電極とパッド部とを電気的、機械的に接続することとを同一工程で行っているため、製造工程数が増加することを抑制できる。
なお、上記および特許請求の範囲における括弧内の符号は、特許請求の範囲に記載された用語と後述の実施形態に記載される当該用語を例示する具体物等との対応関係を示すものである。
第1実施形態における電子装置の断面図である。 図1に示す電子装置の製造工程を示す断面図である。 図2に続く電子装置の製造工程を示す断面図である。 第2実施形態における電子部品の断面図である。 図4に示す電子部品を被実装部材に搭載してなる電子装置の断面図である。 図4に示す電子部品の製造工程を示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
第1実施形態について図面を参照しつつ説明する。まず、本実施形態の電子装置の構造について説明する。本実施形態の電子装置は、図1に示されるように、電子部品10が被実装部材50に搭載されて構成されている。
電子部品10は、第1主面11aおよび当該第1主面11aと反対側の第2主面11bを有し、図示しないトランジスタ等の半導体素子が形成された主基板11を備えている。なお、本実施形態では、主基板11としてシリコン基板や炭化珪素基板等が用いられる。
そして、主基板11の第1主面11aには、配線層20が備えられている。本実施形態では、配線層20は、層間絶縁膜21内において、配線部22が主基板11の第1主面11aに対する法線方向に沿って積層された多層配線とされている。
なお、図1では、層間絶縁膜21を簡略して示しているが、実際には層間絶縁膜21は複数層の絶縁膜が積層されて構成されている。また、図1とは別断面において、各配線部22は、適宜貫通ビア電極等を介して互いに電気的に接続されていると共に、主基板11に形成された半導体素子と適宜貫通ビア電極等を介して電気的に接続されている。そして、本実施形態では、主基板11および配線層20にて構成部材12が構成されている。
主基板11の第2主面11b側には、主面絶縁膜30が形成されている。なお、主面絶縁膜30は、TEOS(すなわち、Tetra ethyl ortho silicate)等で構成されている。
そして、電子部品10には、主面絶縁膜30および主基板11を貫通して配線部22を露出させる孔部40が形成されている。つまり、構成部材12には、主基板11の第2主面11b側が開口部とされていると共に第1主面11a側が底部とされた孔部40が形成されている。以下では、配線部22のうちの孔部40にて露出される配線部22を接続配線部22aとして説明する。そして、孔部40には、側面に側面絶縁膜41が形成されている共に、側面絶縁膜41を介して電極42が埋め込まれている。本実施形態では、側面絶縁膜41は、TEOS等で構成され、電極42は、はんだで構成されている。
被実装部材50は、一面51aを有し、当該一面51a側に配線部52が形成された被実装基板51を有している。なお、本実施形態では、被実装基板51としてシリコン基板や炭化珪素基板等が用いられる。そして、被実装基板51の一面51a上には、配線部52を露出させるコンタクトホール53aが形成された一面絶縁膜53が配置されていると共に、コンタクトホール53aを介して配線部52と電気的に接続されるパッド部54が形成されている。
パッド部54は、電子部品10に備えられた電極42を構成する金属材料より融点が高い金属材料を用いて構成され、例えば、Ni膜、Ti膜、TiW膜、Cu膜のいずれか1つの金属膜、またはこれらの金属膜が複数積層されることで構成されている。
そして、電子部品10は、電極42のうちの接続配線部22aと反対側の一端部(以下では、電極42の一端部という)が被実装部材50のパッド部54と電気的、機械的に接続されるように、被実装部材50に搭載されている。具体的には、電極42とパッド部54と界面には、孔部40を閉塞するように蓋部60が形成されている。言い換えると、電極42とパッド部54との界面には、電極42を孔部40から露出させないように蓋部60が形成されている。この蓋部60は、具体的には後述するが、電極42を構成する金属原子と、パッド部54を構成する金属原子とが固相拡散することで構成される合金層である。そして、電極42とパッド部54とは、当該蓋部60を介して電気的、機械的に接続されている。
なお、蓋部60は、電極42を構成する金属原子とパッド部54を構成する金属原子とが固相拡散することで構成されるため、電極42より融点が高く、パッド部54より融点が低い合金層となる。
また、パッド部54は、被実装部材50と電子部品10との積層方向(以下では、単に積層方向という)から視たとき、当該パッド部54の外周に沿った長さが電極42の外周に沿った長さより長くされている。つまり、積層方向から視たとき、パッド部54は、電極42より平面形状(すなわち、面積)が大きくされている。言い換えると、積層方向から視たとき、パッド部54は電極42から突出している。
以上が本実施形態における電子装置の構成である。次に、上記電子装置の製造方法について説明する。
まず、図2(a)に示されるように、半導体素子が形成されている主基板11を用意した後、第1主面11a側に配線層20を形成することで構成部材12を用意する。なお、半導体素子および配線層20は、周知の半導体製造プロセスによって形成される。
次に、図2(b)に示されるように、主基板11の第2主面11b側に図示しないマスクを配置し、ドライエッチング等により、主基板11を貫通して接続配線部22aに達する孔部40を形成する。つまり、構成部材12に対し、主基板11の第2主面11b側が開口部となると共に、主基板11の第1主面11a側が底部となる孔部40を形成する。続いて、主基板11の第2主面11b側からTEOS等の絶縁膜を成膜する。これにより、孔部40の側面に側面絶縁膜41が形成されると共に、主基板11の第2主面11bに主面絶縁膜30が形成される。その後、絶縁膜は孔部40の底部にも成膜されるため、孔部40の底部に成膜された絶縁膜をドライエッチング等により除去し、再び孔部40から接続配線部22aを露出させる。
続いて、図2(c)に示されるように、孔部40に、接続配線部22aと電気的に接続される電極42を形成する。本実施形態では、電極42を次のように形成する。すなわち、まず、はんだを溶融した溶融金属中に図3(b)の工程まで行ったものを浸漬させ、孔部40内に溶融金属を流入させて充填する。その後、このものを引き上げて冷却し、孔部40内に充填された溶融金属を固化することで電極42を形成する。
なお、図2(c)の工程を行う前に、側面絶縁膜41上に溶融金属(すなわち、はんだ)の濡れ性が高い金属膜を形成し、溶融金属が孔部40内に流入し易くなるようにしてもよい。また、孔部40に電極42を形成する工程では、図3(b)の工程まで行ったものを溶融金属中に浸漬させる代わりに、溶融金属を孔部40に直接流し込み、その後に冷却することで電極42を形成するようにしてもよい。
次に、図3(a)に示されるように、ドライエッチング等により、主面絶縁膜30の厚さを全体的に薄くし、電極42の一端部を主面絶縁膜30から突出させる。
続いて、図3(b)に示されるように、上記パッド部54等を有する被実装部材50を用意する。そして、電子部品10における主基板11の第2主面11bと被実装基板51の一面51aとが対向し、電極42の一端部とパッド部54とが当接するように、被実装部材50上に電子部品10を積層して積層体70を構成する。この際、上記のように、電極42の一端部を主面絶縁膜30から突出させているため、主面絶縁膜30が一面絶縁膜53と当接することにより、電極42とパッド部54とが当接しないことが抑制される。また、電極42およびパッド部54は、積層方向から視たとき、パッド部54の平面形状が電極42の平面形状より大きくされているため、位置ずれが発生したとしても電極42の一端部における先端部がパッド部54と当接しないことが抑制される。
その後、図3(c)に示されるように、電極42とパッド部54との界面に孔部40を閉塞する蓋部60を形成しつつ、蓋部60を介して電極42とパッド部54とを電気的、機械的に接続することにより、図1に示す電子装置が製造される。
具体的には、この工程では、電極42を構成する金属材料(すなわち、はんだ)における融点未満の温度に維持しつつ、積層方向に積層体70を加圧する。これにより、電極42を構成する金属原子とパッド部54を構成する金属原子とが固相拡散されて蓋部60が形成され、蓋部60を介して電極42とパッド部54とが電気的、機械的に接続される。なお、図3(c)の工程では、孔部40を閉塞する蓋部60が形成されるように、加圧条件等が調整される。言い換えると、上記各工程では、図3(c)の工程にて孔部40を閉塞する蓋部60が形成されるように、電極42の平面形状や突出量等も調整される。
以上説明したように、本実施形態では、孔部40を閉塞するように蓋部60が配置され、電極42とパッド部54とは蓋部60を介して電気的、機械的に接続されている。また、蓋部60は、電極42よりも融点の高い材料で構成されている。このため、電子装置が電極42を構成する金属材料の融点以上の温度で使用される場合等において、電極42が溶融して孔部40から流出することを抑制でき、電子装置に不具合が発生することを抑制できる。
また、本実施形態では、電極42を構成する金属材料における融点未満の温度で積層体70を積層方向に加圧することにより、蓋部60を形成しつつ、当該蓋部60を介して電極42とパッド部54とを電気的、機械的に接続している。つまり、蓋部60を形成する工程と、電極42とパッド部54とを電気的、機械的に接続する工程とを同一の工程にて行っている。このため、製造工程数が増加することを抑制することができる。
さらに、蓋部60を形成する際、電極42を構成する金属材料における融点未満の温度に維持しているため、蓋部60を形成する際に電極42を構成する金属材料が溶融し、蓋部60が形成されないという不具合が発生することを抑制できる。
また、被実装部材50上に電子部品10を搭載する前に、主面絶縁膜30の厚さを薄くし、電極42の一部を主面絶縁膜30から突出するようにしている。このため、主面絶縁膜30が一面絶縁膜53と当接することにより、電極42とパッド部54とが当接しないことを抑制できる。つまり、積層体70を加圧しても蓋部60が適切に形成されないという不具合が発生することを抑制できる。
さらに、電極42およびパッド部54は、積層方向から視たとき、電極42の平面形状がパッド部54の平面形状より大きくなるようにしている。このため、被実装部材50に電子部品10を搭載する際に位置ずれが発生したとしても、電極42の一端部における先端部がパッド部54と当接しないことが抑制される。つまり、積層体70を加圧しても蓋部60が適切に形成されないという不具合が発生することを抑制できる。
(第2実施形態)
第2実施形態について説明する。本実施形態は、第1実施形態に対して、蓋部60の形成方法を変更したものであり、その他に関しては第1実施形態と同様であるため、説明を省略する。
まず、本実施形態の電子部品10について説明する。本実施形態では、図4に示されるように、電子部品10には、主基板11の第2主面11b側に孔部40を閉塞するように蓋部60が形成されている。言い換えると、電極42を孔部40から露出させないように蓋部60が形成されている。つまり、電子部品10には、被実装部材50に搭載される前に、予め蓋部60が形成されている。なお、蓋部60は、上記のように、電極42より融点が高い金属材料で構成されている。
そして、電子装置は、図5に示されるように、電子部品10の電極42が被実装部材50に形成されたパッド部54と電気的、機械的に接続されるように、導電性接着剤等の接合部材80を介して搭載されることで構成される。
次に、上記電子部品10の製造方法、およびこの電子部品10を被実装部材50に搭載した電子装置の製造方法について説明する。
まず、電子部品10は、上記図2(a)〜(c)の工程と同様の工程を行った後、蓋部60を形成することで製造される。具体的には、図2(c)の工程の後、図6(a)に示されるように、電極42の融点未満の温度で低温スパッタを行うことにより、主基板11の第2主面11b側に金属膜60aを成膜する。なお、この工程では、電極42を構成する金属材料の融点より高い融点を有する金属膜60aが成膜される。例えば、金属膜60aとして、Ni膜、TiW膜、Ti膜、Cu膜等のいずれか1つの金属膜、またはこれらの金属膜が複数積層される。
続いて、図6(b)に示されるように、金属膜60aをパターニングして孔部40を閉塞する蓋部60を形成することにより、上記図4に示す電子部品10が製造される。
その後、上記被実装部材50を用意し、被実装部材50のパッド部54と電子部品10の電極42とを導電性接着剤等の接合部材80を介して電気的、機械的に接続することにより、上記図5に示す電子装置が製造される。なお、この工程では、電子部品10には予め蓋部60が形成されているため、蓋部60の融点より低い温度であれば電極42が溶融したとしても孔部40から流出することはない。
以上説明したように、電子部品10に孔部40を閉塞する蓋部60を予め形成するようにしても、電極42が溶融して孔部40から流出することを抑制でき、上記第1実施形態と同様の効果を得ることができる。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記各実施形態において、積層方向から視たとき、パッド部54の平面形状と電極42の平面形状とが同一であってもよい。このような構成としても、孔部40が蓋部60にて閉塞されることにより、上記各実施形態と同様の効果を得ることができる。
また、上記第1実施形態において、図3(a)において、主面絶縁膜30を薄くする工程を行わず、図2(c)の工程まで行ったものを被実装部材50に搭載してもよい。
10 電子部品
11 基板
12 構成部材
11a 第1主面
11b 第2主面
41 孔部
42 電極
50 被実装部材
51 被実装基板
51a 一面
60 蓋部

Claims (10)

  1. 電極(42)を有し、当該電極が被実装部材(50)に形成されたパッド部(54)と電気的に接続される電子部品において、
    第1主面(11a)および前記第1主面と反対側の第2主面(11b)を有する主基板(11)を備える構成部材(12)と、
    前記構成部材に形成された、前記主基板の第2主面側が開口部とされていると共に前記第1主面側が底部とされた孔部(40)に配置され、金属材料で構成されている前記電極と、を備え、
    前記主基板の第2主面側には、前記孔部における開口部を閉塞すると共に前記電極と電気的に接続され、前記電極を構成する金属材料よりも融点の高い金属材料で構成された蓋部(60)が形成されており、
    前記電極は、前記蓋部を介して前記パッド部と電気的に接続される電子部品。
  2. 前記電極は、はんだで構成されている請求項1に記載の電子部品。
  3. 電極(42)を有する電子部品(10)と、前記電極と電気的に接続されるパッド部(54)が形成された被実装部材(50)とを備える電子装置において、
    前記電子部品は、第1主面(11a)および前記第1主面と反対側の第2主面(11b)を有する主基板(11)を備える構成部材(12)と、前記構成部材に形成された、前記主基板の第2主面側が開口部とされていると共に前記第1主面側が底部とされた孔部(40)に配置され、金属材料で構成されている前記電極と、を備え、
    前記被実装部材は、前記パッド部が前記基板の第2主面と対向する一面(51a)側に形成された被実装基板(51)を有し、
    前記電極と前記パッド部との間には、前記孔部における開口部を閉塞すると共に前記電極と電気的に接続され、かつ前記電極を構成する金属材料よりも融点の高い金属材料で構成された蓋部(60)が形成され、
    前記電極と前記パッド部とは、前記蓋部を介して電気的に接続されている電子装置。
  4. 前記電極は、はんだで構成されている請求項3に記載の電子装置。
  5. 電極(42)を有し、当該電極が被実装部材(50)に形成されたパッド部(54)と電気的に接続される電子部品の製造方法において、
    第1主面(11a)および前記第1主面と反対側の第2主面(11b)を有する主基板(11)を備える構成部材(12)を用意することと、
    前記構成部材に対し、前記主基板の第2主面側が開口部となると共に前記主基板の第1主面側が底部となる孔部(40)を形成することと、
    前記孔部に溶融金属を充填し、当該溶融金属を冷却することで前記孔部に前記電極を形成することと、
    前記電極を構成する金属材料の融点未満の温度条件下において、前記主基板の第2主面側に、前記孔部における開口部を閉塞すると共に前記電極と電気的に接続され、前記電極を構成する金属材料よりも融点の高い金属材料で構成される金属膜(60)を形成することと、
    前記孔部における前記第2主面側の開口部の閉塞が維持されるように、前記金属膜をパターニングすることと、を行う電子部品の製造方法。
  6. 前記孔部に前記電極を形成することでは、はんだを溶融した溶融金属を充填する請求項5に記載の電子部品の製造方法。
  7. 電極(42)を有する電子部品(10)と、前記電極と電気的に接続されるパッド部(54)が形成された被実装部材(50)とを備える電子装置の製造方法において、
    第1主面(11a)および前記第1主面と反対側の第2主面(11b)を有する主基板(11)を備える構成部材(12)を用意することと、
    前記構成部材に対し、前記主基板の第2主面側が開口部となると共に前記主基板の第1主面側が底部となる孔部(40)を形成することと、
    前記孔部に溶融金属を充填し、当該溶融金属を冷却することで前記孔部に前記電極を形成することと、
    一面(51a)を有し、当該一面側に前記パッド部が形成された被実装基板(51)を有する前記被実装部材を用意することと、
    前記電極と前記パッド部とが電気的に接続されるように、前記被実装部材上に前記電子部品を搭載することと、を行い、
    前記被実装部材に前記電子部品を搭載することでは、前記電極のうちの前記主基板の第2主面側から露出する部分と前記パッド部とが当接するように、前記被実装部材上に前記電子部品を搭載して積層体(70)を構成することと、前記電極を構成する金属材料の融点未満の温度に維持しつつ、前記被実装部材と前記電子部品との積層方向に前記積層体を加圧することにより、前記電極を構成する金属原子と前記パッド部を構成する金属原子とを固相拡散させて前記孔部における前記第2主面側の開口部を閉塞する蓋部(60)を形成しつつ、当該蓋部を介して前記電極と前記パッド部とを電気的、機械的に接続することを行う電子装置の製造方法。
  8. 前記電極を形成すること、および前記被実装部材を用意することでは、前記被実装部材上に前記電子部品を搭載することの際、前記積層方向から視たとき、前記パッド部の平面形状が前記電極の平面形状より大きくなるように、前記パッド部および前記電極を形成する請求項7に記載の電子装置の製造方法。
  9. 前記孔部を形成することの後であって、前記電極を形成することの前に、前記基板の第2主面側に絶縁膜(30)を形成することを行い、
    前記電極を形成することの後であって、前記被実装部材上に前記電子部品を搭載することの前に、前記絶縁膜を薄くすることにより、前記電極の一部を前記絶縁膜から突出させることを行う請求項7または8に記載の電子装置の製造方法。
  10. 前記孔部に前記電極を形成することでは、はんだを溶融した溶融金属を充填する請求項7ないし9のいずれか1つに記載の電子装置の製造方法。

JP2016100856A 2016-05-19 2016-05-19 電子装置、および電子装置の製造方法 Active JP6551301B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016100856A JP6551301B2 (ja) 2016-05-19 2016-05-19 電子装置、および電子装置の製造方法
PCT/JP2017/015875 WO2017199680A1 (ja) 2016-05-19 2017-04-20 電子部品、電子装置、電子部品の製造方法および電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016100856A JP6551301B2 (ja) 2016-05-19 2016-05-19 電子装置、および電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017208489A true JP2017208489A (ja) 2017-11-24
JP6551301B2 JP6551301B2 (ja) 2019-07-31

Family

ID=60325129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016100856A Active JP6551301B2 (ja) 2016-05-19 2016-05-19 電子装置、および電子装置の製造方法

Country Status (2)

Country Link
JP (1) JP6551301B2 (ja)
WO (1) WO2017199680A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068410A (ja) * 1998-08-20 2000-03-03 Nishihara Riko Kk Pbに代わる接合材料で接合端子部にバンプメッキを施した BGA又は CSP等のICパッケ−ジ
JP2001102475A (ja) * 1999-09-29 2001-04-13 Kyocera Corp 半導体素子用パッケージおよびその実装構造
JP2001298111A (ja) * 2000-04-12 2001-10-26 Sharp Corp 半導体装置、その実装構造およびその実装方法
JP2002043751A (ja) * 2000-07-21 2002-02-08 Toshiba Chem Corp 多層プリント配線板
JP2003110243A (ja) * 2000-12-26 2003-04-11 Denso Corp プリント基板およびその製造方法
WO2005093827A1 (ja) * 2004-03-26 2005-10-06 Fujikura Ltd. 貫通配線基板及びその製造方法
JP2007201188A (ja) * 2006-01-26 2007-08-09 Fujitsu Ltd 構造体および配線基板並びに配線付き構造体の製造方法
JP2008153366A (ja) * 2006-12-15 2008-07-03 Omron Corp 接合装置による接合方法
JP2015153805A (ja) * 2014-02-12 2015-08-24 セイコーエプソン株式会社 配線基板の製造方法、配線基板、電子デバイス、電子機器および移動体

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068410A (ja) * 1998-08-20 2000-03-03 Nishihara Riko Kk Pbに代わる接合材料で接合端子部にバンプメッキを施した BGA又は CSP等のICパッケ−ジ
JP2001102475A (ja) * 1999-09-29 2001-04-13 Kyocera Corp 半導体素子用パッケージおよびその実装構造
JP2001298111A (ja) * 2000-04-12 2001-10-26 Sharp Corp 半導体装置、その実装構造およびその実装方法
JP2002043751A (ja) * 2000-07-21 2002-02-08 Toshiba Chem Corp 多層プリント配線板
JP2003110243A (ja) * 2000-12-26 2003-04-11 Denso Corp プリント基板およびその製造方法
WO2005093827A1 (ja) * 2004-03-26 2005-10-06 Fujikura Ltd. 貫通配線基板及びその製造方法
JP2007201188A (ja) * 2006-01-26 2007-08-09 Fujitsu Ltd 構造体および配線基板並びに配線付き構造体の製造方法
JP2008153366A (ja) * 2006-12-15 2008-07-03 Omron Corp 接合装置による接合方法
JP2015153805A (ja) * 2014-02-12 2015-08-24 セイコーエプソン株式会社 配線基板の製造方法、配線基板、電子デバイス、電子機器および移動体

Also Published As

Publication number Publication date
WO2017199680A1 (ja) 2017-11-23
JP6551301B2 (ja) 2019-07-31

Similar Documents

Publication Publication Date Title
US9837382B2 (en) Semiconductor package and manufacturing method thereof
JP6606331B2 (ja) 電子装置
WO2010067610A1 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2005217225A (ja) 半導体装置及びその製造方法
JP6813314B2 (ja) 半導体装置およびその製造方法
JP5183045B2 (ja) 回路装置
US8349736B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2019050302A (ja) 半導体装置
JP2008060372A (ja) 回路装置およびその製造方法、配線基板およびその製造方法
WO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP4712449B2 (ja) メタルコア回路基板
JP6533066B2 (ja) 電子装置
JP2018067571A (ja) 半導体装置およびその製造方法
JP6551301B2 (ja) 電子装置、および電子装置の製造方法
JP2016157901A (ja) 電子装置
JP2008198916A (ja) 半導体装置及びその製造方法
JP2018088505A (ja) 半導体装置およびその製造方法
JP2009094230A (ja) 半導体装置及びその製造方法
JP6571446B2 (ja) 半導体装置
JP6580889B2 (ja) 半導体装置
JP6730495B2 (ja) 電子装置
JP2019140343A (ja) 半導体装置および半導体装置の製造方法
JP6557481B2 (ja) 電子装置
JP6822038B2 (ja) 半導体装置の製造方法
JP2018093074A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190617

R151 Written notification of patent or utility model registration

Ref document number: 6551301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250