JP2007201188A - 構造体および配線基板並びに配線付き構造体の製造方法 - Google Patents

構造体および配線基板並びに配線付き構造体の製造方法 Download PDF

Info

Publication number
JP2007201188A
JP2007201188A JP2006018128A JP2006018128A JP2007201188A JP 2007201188 A JP2007201188 A JP 2007201188A JP 2006018128 A JP2006018128 A JP 2006018128A JP 2006018128 A JP2006018128 A JP 2006018128A JP 2007201188 A JP2007201188 A JP 2007201188A
Authority
JP
Japan
Prior art keywords
zinc
aluminum alloy
substrate
conductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006018128A
Other languages
English (en)
Other versions
JP4647505B2 (ja
Inventor
Masayuki Kitajima
雅之 北嶋
Ryoji Matsuyama
良二 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006018128A priority Critical patent/JP4647505B2/ja
Priority to US11/430,052 priority patent/US7565739B2/en
Priority to DE102006025219A priority patent/DE102006025219A1/de
Publication of JP2007201188A publication Critical patent/JP2007201188A/ja
Application granted granted Critical
Publication of JP4647505B2 publication Critical patent/JP4647505B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/128—Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】基体の孔の充填に大いに役立つ導体を提供する。
【解決手段】基体１２の孔１４には亜鉛もしくは亜鉛アルミニウム合金から構成される導体１５が充填される。亜鉛もしくは亜鉛アルミニウム合金は摂氏３７５度以上の温度で溶融する。溶融した亜鉛もしくは亜鉛アルミニウム合金は基体１２の孔１４に確実に充填されることができる。亜鉛もしくは亜鉛アルミニウム合金は導電性を有することから、孔１４は確実に導体１５で塞がれることができる。こういった構造体は、例えば二次的にはんだ合金の溶融温度に曝されても固体状態を維持することができる。
【選択図】図２

Description

本発明は、基体と、基体の孔に充填される導体とを備える構造体に関する。特に、本発明は、そういった構造体で構成される配線基板に関する。
いわゆる小型のパッケージ基板でスルーホールの形成が模索される。パッケージ基板では、一般の大型プリント基板に比べてスルーホールのアスペクト比が大きいだけでなくスルーホールの内径が小さい。スルーホールの内側に導体が充填されなければ、電気抵抗が著しく増大してしまう。
特開平１１−３４０６１０号公報 特開２００２−４３７５１号公報 特開２００３−１１０２４３号公報
例えば特許文献２では、スルーホールにはんだ合金が充填される。しかしながら、はんだ合金の融点は比較的に低いことから、その後のパッケージ基板の実装時などにはんだ合金は溶融してしまう。溶融したはんだ合金はスルーホールから漏れ出てしまう。例えば特許文献３では、スルーホールに導電ペーストが充填される。しかしながら、こういった導電ペーストは２程度を越えるアスペクト比のスルーホールには充填されることはできない。その他、スルーホールの充填にあたって例えば銅の無電解めっきが考えられる。しかしながら、スルーホールの充填には相当程度の処理時間が要求される。生産効率が著しく低い。
本発明は、上記実状に鑑みてなされたもので、基体の孔の充填に大いに役立つ導体を提供することを目的とする。本発明は、そういった導体に基づき実現される構造体や配線基板、それらの製造方法を提供することを目的とする。
上記目的を達成するために、第１発明によれば、基体と、基体の孔に充填されて、亜鉛もしくは亜鉛アルミニウム合金から構成される導体とを備えることを特徴とする構造体が提供される。
亜鉛もしくは亜鉛アルミニウム合金は摂氏３７５度以上の温度で溶融する。溶融した亜鉛もしくは亜鉛アルミニウム合金は基体の孔に確実に充填されることができる。亜鉛もしくは亜鉛アルミニウム合金は導電性を有することから、孔は確実に導体で塞がれることができる。こういった構造体は、例えば二次的にはんだ合金の溶融温度に曝されても固体状態を維持することができる。
亜鉛アルミニウム合金が用いられる場合には、亜鉛アルミニウム合金は１．０重量％以下のアルミニウムを含むことが望まれる。こうした亜鉛アルミニウム合金によれば、融点は摂氏４００度以上に維持されることができる。したがって、例えば陽極接合といった高温処理にあたって固体状態を維持することができる。亜鉛アルミニウム合金は２０．０重量％以下のアルミニウムを含んでもよい。こういった亜鉛アルミニウム合金によれば、融点は摂氏３７０度〜摂氏４４０度の範囲に維持されることができる。アルミニウムの含有量は曝される温度に応じて２０．０重量％以下の範囲で適宜に設定されればよい。
構造体の孔は基体を貫通する貫通孔であればよい。貫通孔であれば、確実に溶融状態の亜鉛もしくは亜鉛アルミニウム合金は孔に充填されることができる。孔のアスペクト比は３以上に設定されればよい。こういったアスペクト比の孔に対して溶融状態の亜鉛もしくは亜鉛アルミニウム合金は確実に充填されることができる。
基体はガラス基板またはシリコン基板から構成されてもよい。ガラス基板やシリコン基板のビッカーズ硬度は例えば５５０［Ｈｖ］程度に達する。その一方で、亜鉛や、２０．０重量％以下でアルミニウムを含む亜鉛アルミニウム合金は１１０［Ｈｖ］以下のビッカーズ硬度を有する。したがって、ガラス基板やシリコン基板の孔に亜鉛や亜鉛アルミニウム合金が充填されても、温度変化に応じて孔中の亜鉛や亜鉛アルミニウム合金の導体の破壊は確実に回避されることができる。
第２発明によれば、基板と、基板の孔に充填されて、亜鉛もしくは亜鉛アルミニウム合金から構成される導体とを備えることを特徴とする配線基板が提供される。
亜鉛もしくは亜鉛アルミニウム合金は摂氏３７５度以上の温度で溶融する。溶融した亜鉛もしくは亜鉛アルミニウム合金は基板の孔に確実に充填されることができる。亜鉛もしくは亜鉛アルミニウム合金は導電性を有することから、孔は確実に導体で塞がれることができる。こういった配線基板は、例えば二次的にはんだ合金の溶融温度に曝されても固体状態を維持することができる。前述と同様に、孔は基板を貫通する貫通孔であればよい。
孔の内壁には少なくともニッケルめっき膜および金めっき膜のいずれかが形成されてもよい。こういっためっき膜によれば、溶融した亜鉛や亜鉛アルミニウム合金は孔内に確実に進入することができる。
こういった配線基板では、アルミニウムまたは銅から構成されて、導体に接続される配線パターンが基板の表面に形成されてもよい。例えば亜鉛アルミニウム合金では、亜鉛単体に比べて表面酸化膜の成長が抑制される。その結果、導体と配線パターンとの間で確実に電気導通は確保されることができる。基板はガラス、シリコンおよびセラミックのいずれかから構成されればよい。こういった基板は特に小型のパッケージ基板に利用されることができる。
第３発明によれば、少なくとも部分的に基体の表面に露出する亜鉛アルミニウム合金の導体に接続される配線を形成する工程と、少なくとも導体および配線に加熱処理を施す工程とを備えることを特徴とする配線付き構造体の製造方法が提供される。
こういった製造方法によれば、加熱処理に基づき導体および配線の間で化学反応が促進される。その結果、導体中および配線中の酸素が解放される。こうして導体および配線の接合面では酸化が解消される。電気抵抗は減少する。導体および配線の間で電気導通が確立される。
前述と同様に、亜鉛アルミニウム合金は１．０重量％以下のアルミニウムを含むことが望まれる。その他、亜鉛アルミニウム合金は２０．０重量％以下のアルミニウムを含んでもよい。孔は基体を貫通する貫通孔であることが望まれる。孔のアスペクト比は３以上に設定されればよい。基体はガラス、シリコンおよびセラミックのいずれかから構成されればよい。基体はガラス基板、シリコン基板およびセラミック基板のいずれかから構成されてもよい。配線はアルミニウムまたは銅から構成されればよい。配線は、基体の表面に積層される配線パターンであってもよい。
第４発明によれば、無酸素雰囲気下で、少なくとも部分的に基体の表面に露出する亜鉛アルミニウム合金の導体に接続される配線を形成する工程を備えることを特徴とする配線付き構造体の製造方法が提供される。
こういった製造方法では、亜鉛アルミニウム合金の導体ではアルミニウムの添加に基づき表面酸化層の成長が抑制される。その結果、無酸素雰囲気下で導体に配線が接続されると、導体および配線の間で電気導通が確立される。
以上のように本発明によれば、基体の孔の充填に大いに役立つ導体は提供されることができる。そういった導体に基づき、有用な構造体や配線基板、構造体の製造方法は実現されることができる。
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
図１は本発明の第１実施形態に係るパッケージ基板１１を概略的に示す。このパッケージ基板１１はガラス基板１２を備える。ガラス基板１２の表面には配線パターン１３が形成される。配線パターン１３は例えばアルミニウムや銅といった導電材料から形成される。配線パターン１３には例えば複数のパッド１３ａ、１３ｂが区画される。パッド１３ａはガラス基板１２の周縁に沿って配置される。パッド１３ｂはパッド１３ａよりも内側に配置される。パッケージ基板１１ではガラス基板１２に代えてシリコン基板やセラミック基板といった無機材料基板が用いられてもよい。ここでは、ガラス基板１２の厚みは例えば４００μｍ程度に設定される。ただし、こういった厚みに限定されるわけではない。
図２に示されるように、ガラス基板１２には複数の貫通孔１４が穿たれる。貫通孔１４は、ガラス基板１２の表面に直交する垂直方向に延びる。貫通孔１４はガラス基板１２の表面から裏面に突き抜ける。貫通孔１４の内径は２０μｍ〜１００μｍ程度に設定される。その結果、貫通孔１４のアスペクト比Ｌ／ｄは４〜２０程度に設定される。
個々の貫通孔１４内には柱状導体１５が埋め込まれる。柱状導体１５は完全に貫通孔１４を塞ぐ。この柱状導体１５は亜鉛もしくは亜鉛アルミニウム合金から構成される。後述されるように、柱状導体１５には亜鉛アルミニウム合金が用いられることが望まれる。ここでは、貫通孔１４の内面にはニッケルめっき膜１６および金めっき膜１７が順番に積層される。柱状導体１５はガラス基板１２の表面で配線パターン１３のパッド１３ｂに接続される。亜鉛アルミニウム合金の採用によれば、パッド１３ｂと柱状導体１５との間で確実に電気導通は確立されることができる。
ガラス基板１２の裏面にはボールグリッドアレイ１８が形成される。ボールグリッドアレイ１８は複数個のボール端子１９、１９…を備える。ボール端子１９は例えばはんだで形成されればよい。個々のボール端子１９は、例えばガラス基板１２の裏面に形成される金属パッド２１上に受け止められる。金属パッド２１は例えばアルミニウムや銅といった導電材料から形成されればよい。個々の金属パッド２１はガラス基板１２の裏面で対応の柱状導体１５に接続される。こうして配線パターン１３からボール端子１９まで信号経路は確立されることができる。
パッケージ基板１１の製造にあたって、例えば図３に示されるように、ガラス基板１２は用意される。ガラス基板１２には任意の行列に従って貫通孔１４が穿たれる。貫通孔１４の内径は例えば２０μｍ〜１００μｍ程度に設定される。こういった貫通孔１４の形成にあたって例えばレーザビームやディープリアクティブイオンエッチング（ＲＩＥ）、サンドブラストが用いられればよい。
続いてガラス基板１２にはニッケルおよび金の無電解めっきが相次いで施される。こうして貫通孔１４の内面には、図４に示されるように、ニッケルめっき膜１６および金めっき膜１７が相次いで積層される。その後、ガラス基板１２は超音波洗浄機中でフラックスに浸される。例えば１分間にわたって超音波は適用される。こうして貫通孔１４にフラックスは充填される。
続いて貫通孔１４には亜鉛アルミニウム合金が充填される。図５に示されるように、ガラス基板１２は溶融状態の亜鉛アルミニウム合金２２に浸される。こうした浸漬にあたって噴流はんだ槽が用いられる。このとき、ガラス基板１２の裏面は噴流の向きに直交する。浸漬は大気中で実施されればよい。浸漬に先立ってガラス基板１２は常温に維持されればよい。１０秒程度の浸漬で亜鉛アルミニウム合金２２は貫通孔１４に十分に充填される。毛細管現象の働きで亜鉛アルミニウム合金２２はガラス基板１２の裏面から表面に到達する。その後、ガラス基板１２は常温まで冷却される。こうして柱状導体１５は形成される。
ガラス基板１２の表面および裏面にはラッピング処理すなわち研磨処理が施される。この研磨処理に基づきガラス基板１２の表面や裏面で貫通孔１４から盛り上がる柱状導体１５は除去される。同時に、ガラス基板１２の表面や裏面に付着するニッケルめっき膜１６や金めっき膜１７は除去される。ガラス基板１２の表面および裏面では平坦面が確立される。図６に示されるように、平坦面で柱状導体１５は露出する。
その後、ガラス基板１２の表面には配線パターン１３が形成される。大気中でアルミニウムの蒸着が実施される。蒸着に先立ってガラス基板１２の表面には例えばレジスト膜が形成されればよい。レジスト膜は配線パターン１３の形状を象る。同様に、ガラス基板１２の裏面には金属パッド２１が形成される。配線パターン１３や金属パッド２１の形成後にレジスト膜は除去されればよい。
配線パターン１３や金属パッド２１が形成されると、ガラス基板１２には加熱処理が施される。例えばガラス基板１２は摂氏１５０度の雰囲気中で２時間にわたって放置されればよい。こういった加熱処理に応じて柱状導体１５中の亜鉛が配線パターン１３のパッド１３ｂや金属パッド２１に拡散する。配線パターン１３と柱状導体１５との接合面で金属間接合が促進される。同様に金属パッド２１と柱状導体１５との接合面で金属間接合が促進される。こうして配線パターン１３と柱状導体１５との間および金属パッド２１および柱状導体１５との間で電気導通は確立される。
本発明者は亜鉛と亜鉛アルミニウム合金との相違を検証した。検証にあたって、本発明者は、前述の研磨処理後にガラス基板１２の表面で露出する柱状導体１５の酸化具合を観察した。観察にあたって、亜鉛単体の柱状導体１５、０．６５重量％のアルミニウムを含む亜鉛アルミニウム合金Ｚｎ−０．６５Ａｌの柱状導体１５、および２．０重量％のアルミニウムを含む亜鉛アルミニウム合金Ｚｎ−２．０Ａｌの柱状導体１５が用意された。柱状導体１５の露出面で酸素の含有量が測定された。オージェ電子分光装置（ＡＥＳ）が用いられた。測定にあたって柱状導体１５はエッチング処理に曝された。エッチング処理の進行に伴い柱状導体１５はエッチング前の露出面から徐々に削られた。こうして最初の露出面からの深さごとに柱状導体１５中の酸素濃度は特定された。その結果、図７に示されるように、アルミニウムの添加に応じて表面酸化膜の薄型化が達成された。表面酸化膜の膜厚は２分の１未満に抑制された。本発明者の観察によれば、１０ｐｐｍ以上の含有量でＺｎ−０．６５ＡｌおよびＺｎ−２．０Ａｌと同等な表面酸化膜は確保されることが確認された。
続いて本発明者はアルミニウム製の配線パターン１３とＺｎ−０．６５Ａｌの柱状導体１５との間で電気導通状態を観察した。加熱処理の前後で信号の導通が観察された。その結果、加熱処理以前には配線パターン１３および柱状導体１５の間で信号の導通は確認されることができなかった。その一方で、前述の加熱処理後には配線パターン１３および柱状導体１５の間で電気導通が確認された。ここで、本発明者は加熱処理の前後で配線パターン１３および柱状導体１５の組成を観察した。観察にあたって、前述と同様に、オージェ電子分光装置が用いられた。図８に示されるように、柱状導体１５ではガラス基板１２の表面すなわち配線パターン１３との接合面に向かってアルミニウムの偏析が確認された。同時に、柱状導体１５から配線パターン１３に向かって亜鉛の拡散が確認された。図９に示されるように、加熱処理後には接合面で酸素の減少が確認された。酸素の減少すなわち酸化の解消が電気導通の確立に寄与することが確認された。同時に、加熱処理に基づき亜鉛の拡散が促進されたことが確認された。アルミナ（Ａｌ２Ｏ３）中のアルミニウムと酸化亜鉛（ＺｎＯ）中の亜鉛とが加熱に基づき化合物ＺｎｎＡｌｍを形成した結果、アルミナ中および産酸化亜鉛中の酸素が解放されたことが予想される。こういった化学反応は銅製の配線パターン１３にも同様に当てはめられることができると容易に予想される。その他、配線パターン１３の形成にあたって例えばＲＦ（高周波）プラズマ処理が用いられると、常温のままで配線パターン１３および柱状導体１５の間に電気導通が確認された。この場合には、ＲＦプラズマ処理の実施にあたって所定の真空状態が確立された。こうして無酸素状態で配線パターン１３の形成が実施されると、前述の加熱処理は省略されることができる。
次に本発明者は亜鉛アルミニウム合金の融点を測定した。その結果、図１０に示されるように、アルミニウムの含有量が０．００１重量％〜２０．０重量％の範囲で設定されると、融点は確実に摂氏３７０度〜摂氏４４０度の間に留まることが確認された。こういった温度範囲であれば、亜鉛アルミニウム合金の充填時にガラス基板１２の負荷は十分に軽減されることができる。しかも、アルミニウムの含有量が１．０重量％以下に設定されると、融点は摂氏４００度以上に維持されることが確認された。アルミニウムの含有量が８０．０重量％を越えると、融点は摂氏５７０度を越えてしまった。
次に本発明者は亜鉛アルミニウム合金の硬度を測定した。その結果、図１１に示されるように、アルミニウムの含有量が０．００１重量％〜２０．０重量％の範囲で設定されると、硬度は確実に１１０［Ｈｖ］以下に留まることが確認された。しかも、アルミニウムの含有量が１６．０重量％から減少するにつれて、硬度は減少することが確認された。アルミニウムの含有量が０．００１重量％に設定されると、３７．８６［ＨＶ］の硬度が得られた。
図１２は本発明の第２実施形態に係るパッケージ基板１１ａを概略的に示す。このパッケージ基板１１ａではガラス基板１２上にシリコン基板２３が接合される。この接合にあたった例えば陽極接合が用いられる。シリコン基板２３上の信号線は例えばパッド１３ａに接続される。その結果、シリコン基板２３上で周縁に沿って配置される信号線はガラス基板１２のボール端子１９、１９…から集中的に取り出されることができる。その他、前述の第１実施形態と均等な構成や構造には同一の参照符号が付される。
こういったパッケージ基板１１ａの実現にあたって柱状導体１５には亜鉛アルミニウム合金が用いられる。ここでは、陽極接合の温度に応じて亜鉛アルミニウム合金中でアルミニウムの含有量が設定されればよい。例えばアルミニウムの含有量が０．００１重量％〜１．０重量％の範囲で設定されれば、前述のように融点は摂氏４００度以上に維持される。その結果、たいていの陽極接合では柱状導体１５の再溶融は確実に回避されることができる。
なお、前述の亜鉛アルミニウム合金２２の浸漬は例えば無酸素雰囲気下で実施されてもよい。こういった場合には、微細な貫通孔１４に確実に溶融状態の亜鉛アルミニウム合金２２は充填されることができる。確実に良好な柱状導体１５は確立されることができる。
（付記１） 基体と、基体の孔に充填されて、亜鉛もしくは亜鉛アルミニウム合金から構成される導体とを備えることを特徴とする構造体。
（付記２） 付記１に記載の構造体において、前記亜鉛アルミニウム合金は１．０重量％以下のアルミニウムを含むことを特徴とする構造体。
（付記３） 付記１に記載の構造体において、前記亜鉛アルミニウム合金は２０．０重量％以下のアルミニウムを含むことを特徴とする構造体。
（付記４） 付記１に記載の構造体において、前記孔は基体を貫通する貫通孔であることを特徴とする構造体。
（付記５） 付記１に記載の構造体において、前記孔のアスペクト比は３以上に設定されることを特徴とする構造体。
（付記６） 付記１に記載の構造体において、前記基体はガラス基板またはシリコン基板から構成されることを特徴とする構造体。
（付記７） 基板と、基板の孔に充填されて、亜鉛もしくは亜鉛アルミニウム合金から構成される導体とを備えることを特徴とする配線基板。
（付記８） 付記７に記載の配線基板において、前記孔は基板を貫通する貫通孔であることを特徴とする配線基板。
（付記９） 付記７に記載の配線基板において、前記孔の内壁には少なくともニッケルめっき膜および金めっき膜のいずれかが形成されることを特徴とする配線基板。
（付記１０） 付記７に記載の配線基板において、前記基板の表面には、アルミニウムまたは銅から構成されて、前記導体に接続される配線パターンが形成されることを特徴とする配線基板。
（付記１１） 付記７に記載の配線基板において、前記基板はガラス、シリコンおよびセラミックのいずれかから構成されることを特徴とする配線基板。
（付記１２） 少なくとも部分的に基体の表面に露出する亜鉛アルミニウム合金の導体に接続される配線を形成する工程と、少なくとも導体および配線に加熱処理を施す工程とを備えることを特徴とする配線付き構造体の製造方法。
（付記１３） 付記１２に記載の配線付き構造体の製造方法において、前記亜鉛アルミニウム合金は１．０重量％以下のアルミニウムを含むことを特徴とする配線付き構造体の製造方法。
（付記１４） 付記１２に記載の配線付き構造体の製造方法において、前記亜鉛アルミニウム合金は２０．０重量％以下のアルミニウムを含むことを特徴とする配線付き構造体の製造方法。
（付記１５） 付記１２に記載の配線付き構造体の製造方法において、前記孔は基体を貫通する貫通孔であることを特徴とする配線付き構造体の製造方法。
（付記１６） 付記１２に記載の配線付き構造体の製造方法において、前記孔のアスペクト比は３以上に設定されることを特徴とする配線付き構造体の製造方法。
（付記１７） 付記１２に記載の配線付き構造体の製造方法において、前記基体はガラス、シリコンおよびセラミックのいずれかから構成されることを特徴とする配線付き構造体の製造方法。
（付記１８） 付記１２に記載の配線付き構造体の製造方法において、前記基体はガラス基板、シリコン基板およびセラミック基板のいずれかから構成されることを特徴とする配線付き構造体の製造方法。
（付記１９） 付記１２に記載の配線付き構造体の製造方法において、前記配線はアルミニウムまたは銅から構成されることを特徴とする配線付き構造体の製造方法。
（付記２０） 付記１２に記載の配線付き構造体の製造方法において、前記配線は、前記基体の表面に積層される配線パターンであることを特徴とする配線付き構造体の製造方法。
（付記２１）
無酸素雰囲気下で、少なくとも部分的に基体の表面に露出する亜鉛アルミニウム合金の導体に接続される配線を形成する工程を備えることを特徴とする配線付き構造体の製造方法。
本発明の第１実施形態に係るパッケージ基板の外観を概略的に示す斜視図である。 パッケージ基板の構造を詳細に示す拡大部分垂直断面図である。 図２に対応し、ガラス基板に形成された貫通孔を示すガラス基板の拡大部分垂直断面図である。 貫通孔に形成されたニッケルめっき膜および金めっき膜を概略的に示すガラス基板の拡大部分垂直断面図である。 図２に対応し、貫通孔に充填される溶融状態の亜鉛アルミニウム合金を概略的に示すガラス基板の拡大部分垂直断面図である。 図２に対応し、研磨処理後のガラス基板を示すガラス基板の拡大部分垂直断面図である。 柱状導体で露出面からの距離に応じて酸素の含有量を示すグラフである。 加熱処理前の柱状導体で接合面からの距離に応じて組成の変化を示すグラフである。 加熱処理後の柱状導体で接合面からの距離に応じて組成の変化を示すグラフである。 亜鉛アルミニウム合金の組成と融点との関係を示すグラフである。 亜鉛アルミニウム合金の組成とビッカーズ硬度との関係を示すグラフである。 本発明の第２実施形態に係るパッケージ基板の構造を概略的に示す拡大部分垂直断面図である。
符号の説明
１１ 構造体（配線基板すなわちパッケージ基板）、１２ 基体（ガラス基板）、１３ 配線すなわち配線パターン、１４ 孔（貫通孔）、１５ 導体（柱状導体）、１６ ニッケルめっき膜、１７ 金めっき膜。

Claims (10)

  1. 基体と、基体の孔に充填されて、亜鉛もしくは亜鉛アルミニウム合金から構成される導体とを備えることを特徴とする構造体。
  2. 請求項１に記載の構造体において、前記亜鉛アルミニウム合金は１．０重量％以下のアルミニウムを含むことを特徴とする構造体。
  3. 請求項１に記載の構造体において、前記亜鉛アルミニウム合金は２０．０重量％以下のアルミニウムを含むことを特徴とする構造体。
  4. 請求項１に記載の構造体において、前記孔は基体を貫通する貫通孔であることを特徴とする構造体。
  5. 請求項１に記載の構造体において、前記孔のアスペクト比は３以上に設定されることを特徴とする構造体。
  6. 請求項１に記載の構造体において、前記基体はガラス基板またはシリコン基板から構成されることを特徴とする構造体。
  7. 基板と、基板の孔に充填されて、亜鉛もしくは亜鉛アルミニウム合金から構成される導体とを備えることを特徴とする配線基板。
  8. 請求項７に記載の配線基板において、前記基板の表面には、アルミニウムまたは銅から構成されて、前記導体に接続される配線パターンが形成されることを特徴とする配線基板。
  9. 少なくとも部分的に基体の表面に露出する亜鉛アルミニウム合金の導体に接続される配線を形成する工程と、少なくとも導体および配線に加熱処理を施す工程とを備えることを特徴とする配線付き構造体の製造方法。
  10. 無酸素雰囲気下で、少なくとも部分的に基体の表面に露出する亜鉛アルミニウム合金の導体に接続される配線を形成する工程を備えることを特徴とする配線付き構造体の製造方法。
JP2006018128A 2006-01-26 2006-01-26 構造体および配線基板並びに配線付き構造体の製造方法 Expired - Fee Related JP4647505B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006018128A JP4647505B2 (ja) 2006-01-26 2006-01-26 構造体および配線基板並びに配線付き構造体の製造方法
US11/430,052 US7565739B2 (en) 2006-01-26 2006-05-09 Method of making zinc-aluminum alloy connection
DE102006025219A DE102006025219A1 (de) 2006-01-26 2006-05-29 Produkt mit Leiter aus Zink oder einer Zink-Aluminium-Legierung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006018128A JP4647505B2 (ja) 2006-01-26 2006-01-26 構造体および配線基板並びに配線付き構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2007201188A true JP2007201188A (ja) 2007-08-09
JP4647505B2 JP4647505B2 (ja) 2011-03-09

Family

ID=38282307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006018128A Expired - Fee Related JP4647505B2 (ja) 2006-01-26 2006-01-26 構造体および配線基板並びに配線付き構造体の製造方法

Country Status (3)

Country Link
US (1) US7565739B2 (ja)
JP (1) JP4647505B2 (ja)
DE (1) DE102006025219A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056482A (ja) * 2008-08-29 2010-03-11 Fujitsu Ltd プリント配線板および導電材料
WO2013172060A1 (ja) * 2012-05-14 2013-11-21 株式会社野田スクリーン 半導体装置
JP5531122B1 (ja) * 2013-01-25 2014-06-25 株式会社野田スクリーン 半導体装置
WO2017199680A1 (ja) * 2016-05-19 2017-11-23 株式会社デンソー 電子部品、電子装置、電子部品の製造方法および電子装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569632B2 (en) * 2006-10-16 2013-10-29 Napra Co., Ltd. Wiring board having through hole or non-through hole, and method for producing the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
TWI578451B (zh) * 2013-05-22 2017-04-11 Noda Screen Co Ltd Semiconductor device
JP6833818B2 (ja) * 2016-03-29 2021-02-24 株式会社東芝 セラミック回路基板およびそれを用いた半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160573A (ja) * 1991-12-06 1993-06-25 Dainippon Printing Co Ltd 多層回路基板及びその製造方法
JP2001024339A (ja) * 1999-07-12 2001-01-26 Sharp Corp フレキシブル多層配線基板、及びその製造方法
JP2001024330A (ja) * 1999-07-12 2001-01-26 Sharp Corp 多層配線基板及びその製造方法及び電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956821A (en) * 1975-04-28 1976-05-18 Fairchild Camera And Instrument Corporation Method of attaching semiconductor die to package substrates
JP3116130B2 (ja) * 1995-12-19 2000-12-11 住友金属工業株式会社 Ｂｇａ接続構造の形成方法
US6098283A (en) * 1996-12-19 2000-08-08 Intel Corporation Method for filling vias in organic, multi-layer packages
JPH11312860A (ja) * 1998-04-27 1999-11-09 Jsr Corp 電極の製造方法および転写フィルム
JPH11340610A (ja) 1998-05-26 1999-12-10 Ibiden Co Ltd スルーホール充填用樹脂組成物及び多層プリント配線板
US6949464B1 (en) 1998-09-03 2005-09-27 Micron Technology, Inc. Contact/via force fill techniques
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
JP3619395B2 (ja) 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP2002043751A (ja) 2000-07-21 2002-02-08 Toshiba Chem Corp 多層プリント配線板
JP3867523B2 (ja) 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
JP3473601B2 (ja) 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
JP4051893B2 (ja) * 2001-04-18 2008-02-27 株式会社日立製作所 電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160573A (ja) * 1991-12-06 1993-06-25 Dainippon Printing Co Ltd 多層回路基板及びその製造方法
JP2001024339A (ja) * 1999-07-12 2001-01-26 Sharp Corp フレキシブル多層配線基板、及びその製造方法
JP2001024330A (ja) * 1999-07-12 2001-01-26 Sharp Corp 多層配線基板及びその製造方法及び電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056482A (ja) * 2008-08-29 2010-03-11 Fujitsu Ltd プリント配線板および導電材料
WO2013172060A1 (ja) * 2012-05-14 2013-11-21 株式会社野田スクリーン 半導体装置
KR101531552B1 (ko) * 2012-05-14 2015-06-26 가부시키가이샤 노다스크린 반도체 장치
US9153549B2 (en) 2012-05-14 2015-10-06 Noda Screen Co., Ltd. Semiconductor device
JP5531122B1 (ja) * 2013-01-25 2014-06-25 株式会社野田スクリーン 半導体装置
WO2017199680A1 (ja) * 2016-05-19 2017-11-23 株式会社デンソー 電子部品、電子装置、電子部品の製造方法および電子装置の製造方法
JP2017208489A (ja) * 2016-05-19 2017-11-24 株式会社デンソー 電子部品、電子装置、電子部品の製造方法および電子装置の製造方法

Also Published As

Publication number Publication date
JP4647505B2 (ja) 2011-03-09
DE102006025219A1 (de) 2007-08-09
US20070170593A1 (en) 2007-07-26
US7565739B2 (en) 2009-07-28

Similar Documents

Publication Publication Date Title
JP4647505B2 (ja) 構造体および配線基板並びに配線付き構造体の製造方法
JP6213143B2 (ja) 半導体基板、及び、半導体基板の製造方法
WO2006057174A1 (ja) 多層配線基板およびその製造方法
JP2007031826A (ja) 接続用端子、およびこれを有する半導体搭載用基板
US20140096380A1 (en) Hybrid heat-radiating substrate and method of manufacturing the same
JP4713602B2 (ja) 基板モジュールおよびその製造方法ならびに電子機器
KR20140094006A (ko) 세라믹 기판들에 임베딩된 금속 구조물들
US10759714B2 (en) Method for producing a metal-ceramic substrate
JP2011216842A (ja) 放熱基板及びその製造方法
WO2011002031A1 (ja) 素子搭載用基板および半導体モジュール
KR20140020114A (ko) 금속 방열기판 및 그 제조방법
JP2006161124A (ja) 貫通電極の形成方法
JP2007324301A (ja) 窒化物セラミックス回路基板の製造方法。
JP5231733B2 (ja) 貫通孔配線構造およびその形成方法
JP2006196599A (ja) 基板両面の導通方法及び配線基板
JP5004792B2 (ja) Ｃｕ−Ｍｏ基板およびその製造方法
JP2006127939A (ja) 電気導体部品及びその製造方法
JP2013106015A (ja) 半導体装置、及びその製造方法
JP2004119606A (ja) 半導体基板の貫通孔埋め込み方法および半導体基板
JP2006196619A (ja) 電子装置及びその製造方法
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
JP4264091B2 (ja) 配線基板の製造方法
JP2007305715A (ja) 配線基板の製造方法
CN110870394A (zh) 在陶瓷制成的载体层中制造过孔的方法和含过孔的载体层
US20090283305A1 (en) Tin-silver compound coating on printed circuit boards

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees